CN102891672B - 具有低导通电阻的栅压自举开关及其衬偏效应消除方法 - Google Patents

Abstract

本发明涉及集成电路领域，公开了一种具有低导通电阻的栅压自举开关及其衬偏效应消除方法。本发明中，起开关作用的M1的衬底并不直接与其源端短接，而是通过一个控制开关与其源端相连。该控制开关在栅压自举电路处于预充电模式时，处于关断状态；在栅压自举电路处于自举模式时，处于打开状态。因此，当栅压自举电路处于预充电模式时，M1的衬底相当于接地，保证了M1的彻底关断；而当栅压自举电路处于自举模式时，M1的衬底将通过该控制开关与其漏端连通，消除衬偏效应，使得无论输入信号为多少，开关M1的导通电阻都保持不变。

Description

具有低导通电阻的栅压自举开关及其衬偏效应消除方法

技术领域

本发明涉及集成电路领域，特别涉及栅压自举开关的衬偏效应消除技术。

背景技术

在模拟电路中，通常用MOS（金属氧化物半导体）晶体管来实现开关的功能。以N型MOS开关为例，MOS管的导通电阻与栅极到源极的电压有关，该电压越小则导通电阻越大。一般在开关导通时，栅极电压固定在一个高电平，源极接输入信号。因而，导通电阻会随着输入信号的变化而变化，尤其是当信号电压接近栅极电压的时候，N型MOS管近似关断。为了能处理较高电压的信号，通常将栅极接最高电平，也就是电源电压，前提是要保证MOS管不被击穿。

为了能处理接近甚至高于电源电压的信号，栅压自举技术通过抬高栅极电压使其高于电源电压，从而实现更高的可处理信号电压，图1所示为一种典型的栅压自举开关电路。图1中，M1为实现开关功能的NMOS管，其余部分为栅压自举电路，在两相时钟phi和phib的控制下将N2抬至电源电压以上。该电路分为两个工作状态，当phi为低电平，phib为高电平时，电路处于预充电状态。假设电源电压为Vdd，此时N4=2*Vdd，M4打开，同时M13也打开，C3被充至Vdd。另一方面，M6打开，N1充至Vdd，使得M9关断。并且M12打开，N2被拉到零，M1，M8，M10都关断。该状态下，开关处于关断状态。当phi为高电平phib为低电平时，电路进入自举工作状态。此时N4=Vdd，M4关断，且M12也关断。另一方面，M7打开，N1被拉低，故M9打开，N2拉高，从而把M1，M10打开。M10打开后，N3被抬高至接近输入信号Vin，由于N6，N2节点没有额外的直流通路，故N6，N2也被抬高相同的电压。由于N6，N2节点之前的电压为Vdd，故自举之后的电压接近Vdd+Vin。最终实现了一个高于电源电压且随输入信号变化的开启电压，无论输入信号为多少，M1的栅极到源极的电压恒定在Vdd。

然而，NMOS管的导通电压除了跟栅极到源极电压有关还跟源极到衬底的电压有关，源极比衬底电压高出越多，衬偏效应就越明显，阈值电压也就越高，使得导通电阻越大。为了消除衬偏效应，通常将M1的衬底和源端短接，但是在图1电路中，这会导致M1无法有效关断，因为当输入信号较高时，输入信号会通过衬底和漏端的PN结和开关的另一端导通。

发明内容

本发明的目的在于提供一种具有低导通电阻的栅压自举开关及其衬偏效应消除方法，不但能消除栅压自举开关电路中起开关作用的MOS晶体管的衬偏效应，而且能确保该MOS晶体管的有效关断。

为解决上述技术问题，本发明提供了一种具有低导通电阻的栅压自举开关，包含：作为开关的金属氧化物半导体MOS晶体管M1、与该MOS晶体管M1相连的栅压自举电路，MOS晶体管M1的衬底通过一控制开关与本MOS晶体管M1的源端相连；

其中，控制开关在所述栅压自举电路处于预充电模式时，处于关断状态；在所述栅压自举电路处于自举模式时，处于打开状态。

本发明还提供了一种具有低导通电阻的栅压自举开关的衬偏效应消除方法，包含以下步骤：

提供一作为开关的金属氧化物半导体MOS晶体管（M1）；

提供一栅压自举电路，该栅压自举电路与所述（M1）相连；

将所述（M1）的衬底，通过一控制开关与本MOS晶体管（M1）的源端相连；

其中，所述控制开关在所述栅压自举电路处于预充电模式时，处于关断状态；在所述栅压自举电路处于自举模式时，处于打开状态。

本发明还提供了一种具有低导通电阻的栅压自举开关，包含：由第一金属氧化物半导体MOS晶体管和第二MOS晶体管构成的开关、与该第一MOS晶体管相连的栅压自举电路；

所述第一MOS晶体管的源极接输入信号，所述第一MOS晶体管的漏极接所述第二MOS晶体管的源极；

所述第二MOS晶体管的栅极接所述第一MOS晶体管的栅极；所述第二MOS晶体管的漏极作为输出信号输出；

所述第一MOS晶体管的衬底与该第一MOS晶体管的源极短接；所述第二MOS晶体管的衬底与该第二MOS晶体管的漏极短接。

本发明实施方式相对于现有技术而言，起开关作用的M1的衬底并不直接与其源端短接，而是通过一个控制开关与其源端相连。该控制开关在栅压自举电路处于预充电模式时，处于关断状态；在栅压自举电路处于自举模式时，处于打开状态。由于该控制开关由栅压自举电路当前所处的模式决定，而起开关作用的M1的衬底与其源端是否能够连通又由该控制开关决定。因此，当栅压自举电路处于预充电模式时，由于控制开关处于关断状态，因此M1的衬底相当于接地，避免了M1因输入信号较高而导致输入信号通过衬底和漏端的PN结和开关的另一端导通，保证了M1的彻底关断；而当栅压自举电路处于自举模式时，由于控制开关处于打开状态，因此M1的衬底将通过该控制开关与其漏端连通，消除衬偏效应，使得无论输入信号为多少，开关M1的导通电阻都保持不变。通过灵活的连接开关M1的衬底与其源端，即减小了其导通阻抗，也保证了完全关断。

另外，控制开关为MOS晶体管，如可以直接将栅压自举电路中，漏端与M1的源端和输入信号相连的M10，直接作为该控制开关（M10的源端直接连接该M1的衬底）。由于在栅压自举电路中，M10在栅压自举电路处于预充电模式时，处于关断状态；在栅压自举电路处于自举模式时，处于打开状态。因此，直接将该M10作为控制开关，M1的衬底通过M10和本M1的源端相连，实现简单，而且不增加额外的电路，不牺牲电路面积，也不会增加电路的功耗。

附图说明

图1是现有技术中典型的栅压自举开关电路；

图2是根据本发明第一实施方式的具有低导通电阻的栅压自举开关结构示意图；

图3是根据本发明第二实施方式的具有低导通电阻的栅压自举开关结构示意图；

图4是根据本发明第三实施方式的具有低导通电阻的栅压自举开关的衬偏效应消除方法流程图；

图5是根据本发明第四实施方式的具有低导通电阻的栅压自举开关结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种具有低导通电阻的栅压自举开关，包含：作为开关的MOS晶体管M1、与该MOS晶体管M1相连的栅压自举电路。栅压自举电路以及栅压自举电路与作为开关的MOS晶体管M1的连接关系与现有技术相同，在此不再赘述。

在本实施方式中，该MOS晶体管M1的衬底通过一控制开关与本MOS晶体管M1的源端相连，如图2所示。该控制开关在栅压自举电路处于预充电模式时，处于关断状态；在栅压自举电路处于自举模式时，处于打开状态。该控制开关可通过MOS晶体管实现。

本领域技术人员可以理解，由于该控制开关由栅压自举电路当前所处的模式决定，而起开关作用的M1的衬底与其源端是否能够连通又由该控制开关决定。因此，当栅压自举电路处于预充电模式时，由于控制开关处于关断状态，因此M1的衬底相当于接地，避免了M1因输入信号较高而导致输入信号通过衬底和漏端的PN结和开关的另一端导通，保证了M1的彻底关断；而当栅压自举电路处于自举模式时，由于控制开关处于打开状态，因此M1的衬底将通过该控制开关与其漏端连通，消除衬偏效应，使得无论输入信号为多少，开关M1的导通电阻都保持不变。

也就是说，在本实施方式中，仅在开关M1导通的时候将衬底与源端相连，消除了衬偏效应，降低了开关的导通电阻，同时在开关关断的时候将衬底接地，以保证充分关断。除此之外，由于消除了衬偏效应，使得无论输入信号为多少，开关的导通电阻都能保持不变。

另外，值得一提的是，在本实施方式中，作为开关的M1为N型MOS晶体管，但在实际应用中，也可以是P型MOS晶体管，具体实现方式与本实施方式类似，在此不再赘述。

本发明的第二实施方式涉及一种具有低导通电阻的栅压自举开关。第二实施方式在第一实施方式的基础上做了进一步改进，主要改进之处在于：在第一实施方式中，控制开关并没有特殊的限定，只需满足“在栅压自举电路处于预充电模式时，处于关断状态；在栅压自举电路处于自举模式时，处于打开状态”的条件即可。而在本发明第二实施方式中，将栅压自举电路中，漏端与作为开关的M1的源端和输入信号相连的MOS晶体管M10，作为该控制开关。

由于在栅压自举电路中，当栅压自举电路处于预充电模式时，M10处于关断状态；当栅压自举电路处于自举模式时，M10处于打开状态。因此，只需将M1的衬底连接在M10的源端，即可实现将栅压自举电路中的M10，作为该控制开关。

如图3所示，在预充电模式，phib为高电平，N2被拉到地，M1关断。同时M10关断，N3拉到地，从而把M1的衬底接地，保证完全关断。在自举模式，M1打开，同时M10打开，M13关断，M1的衬底通过M10和其源端相连，消除衬偏效应的影响，降低了M1的导通电阻。通过仅在开关M1导通的时候将衬底与源端相连，消除了衬偏效应，同时在开关关断的时候将衬底接地，以保证充分关断。

不难发现，在本实施方式中，直接将栅压自举电路中漏端与M1的源端和输入信号相连的M10，直接作为该控制开关，实现简单，而且不增加额外的电路，不牺牲电路面积，也不会增加电路的功耗。

本发明的第三实施方式涉及一种具有低导通电阻的栅压自举开关的衬偏效应消除方法，具体流程如图4所示。

在步骤410中，提供一作为开关的MOS晶体管M1。在本实施方式中，该M1为N型MOS晶体管。当然，在实际应用中，也可以是P型MOS晶体管。

在步骤420中，提供一栅压自举电路，该栅压自举电路与该M1相连。其中，栅压自举电路以及栅压自举电路与作为开关的MOS晶体管M1的连接关系与现有技术相同，在此不再赘述。

在步骤430中，将作为开关的MOS晶体管M1的衬底，通过一控制开关与本M1的源端相连。其中，所述控制开关在所述栅压自举电路处于预充电模式时，处于关断状态；在所述栅压自举电路处于自举模式时，处于打开状态。该控制开关可为MOS晶体管。

值得一提的是，可以将栅压自举电路中，漏端与M1的源端和输入信号相连的MOS晶体管M10，作为该控制开关，如将该M10的源端直接连接该M1的衬底。

不难发现，本实施方式为与第一（或第二）实施方式相对应的方法实施例，本实施方式可与第一（或第二）实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本发明第四实施方式涉及一种具有低导通电阻的栅压自举开关，包含：由第一MOS晶体管和第二MOS晶体管构成的开关、与该第一MOS晶体管相连的栅压自举电路。第一MOS晶体管的源极接输入信号，第一MOS晶体管的漏极接所述第二MOS晶体管的源极；第二MOS晶体管的栅极接所述第一MOS晶体管的栅极；所述第二MOS晶体管的漏极作为输出信号输出。第一MOS晶体管的衬底与该第一MOS晶体管的源极短接；第二MOS晶体管的衬底与该第二MOS晶体管的漏极短接。

在本实施方式中，第一MOS晶体管和第二MOS晶体管可均为N型MOS晶体管。如图5所示，图5中的M1a即为该第一MOS晶体管，图5中的M1b即为该第二MOS晶体管。

本领域技术人员可以理解，由于M1a的衬底和输入信号相连，M1b的衬底和输出信号相连。这样即使Vin（输入信号）高于Vout（输出信号），该电压差也无法通过M1b管子，反之，Vout高于Vin也无法通过M1a管子，从而实现了完全关断。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (2)

1.一种具有低导通电阻的栅压自举开关，其特征在于，包含：作为开关的金属氧化物半导体第一MOS晶体管和第二MOS晶体管、与该第一MOS晶体管相连的栅压自举电路；

其中，所述第一MOS晶体管的源极接输入信号，第一MOS晶体管的漏极接所述第二MOS晶体管的源极；第二MOS晶体管的栅极接所述第一MOS晶体管的栅极；所述第二MOS晶体管的漏极作为输出信号输出；所述第一MOS晶体管的衬底与该第一MOS晶体管的源极短接；第二MOS晶体管的衬底与该第二MOS晶体管的漏极短接；

所述第一MOS晶体管的源极与所述栅压自举电路中一晶体管(M10)的漏极相连。

2.根据权利要求1所述的具有低导通电阻的栅压自举开关，其特征在于，

所述作为开关的第一MOS晶体管和第二MOS晶体管为N型MOS晶体管。