CN109802671A - 逻辑门电路 - Google Patents

逻辑门电路 Download PDF

Info

Publication number
CN109802671A
CN109802671A CN201910097432.1A CN201910097432A CN109802671A CN 109802671 A CN109802671 A CN 109802671A CN 201910097432 A CN201910097432 A CN 201910097432A CN 109802671 A CN109802671 A CN 109802671A
Authority
CN
China
Prior art keywords
phemt
type
connecting pin
connection end
logic gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910097432.1A
Other languages
English (en)
Inventor
陈忠学
何山暐
赵奂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Connecticut Communications Technology (shanghai) Co Ltd
Original Assignee
Connecticut Communications Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Connecticut Communications Technology (shanghai) Co Ltd filed Critical Connecticut Communications Technology (shanghai) Co Ltd
Priority to CN201910097432.1A priority Critical patent/CN109802671A/zh
Publication of CN109802671A publication Critical patent/CN109802671A/zh
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种逻辑门电路，包括：第一类型第一phemt第一连接端和第二类型第一phemt第一连接端接工作电压，第一类型第一phemt第二连接端通过电阻连接其第三连接端，第一类型第一phemt第三连接端通过电阻分别连接第二类型第一phemt第二连接端和第二类型第二phemt第一连接端，第二类型第一phemt第三连接端和第二类型第三phemt第一连接端相连作为该逻辑门电路输出端，第二类型第二phemt第二连接端和第二类型第三phemt第二连接端相连作为该逻辑门电路输入端，第二类型第二phemt第三连接端和第二类型第三phemt第三连接端连接地。本相比现有技术，本发明的功耗更低，本发明的驱动能力更强。

Description

逻辑门电路
技术领域
本发明涉及集成电路领域，特别是涉及一种数字电路中的逻辑门电路。
背景技术
在数字电路中，所谓“门”就是只能实现基本逻辑关系的电路。最基本的逻辑关系是与、或、非，最基本的逻辑门是与门、或门和非门。逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。集辑门是在集成电路上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”闸，“或”闸，“非”闸，“异或”闸(也称：互斥或)等等。逻辑门是组成数字系统的基本结构，通常组合使用实现更为复杂的逻辑运算。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路，例如可编程逻辑器件等。
与门(英语：AND gat E)是数字逻辑中实现逻辑与的逻辑门。仅当输入均为高电压(1)时，输出才为高电压(1)；若输入中至多有一个高电压时，则输出为低电压。与门的功能是得到两个二进制数的最小值，而或门的功能是得到两个二进制数的最大值。
或门(英语：OR gat E)是数字逻辑中实现逻辑或的逻辑门。只要两个输入中至少有一个为高电平(1)，则输出为高电平(1)；若两个输入均为低电平(0)，输出才为低电平(0)。或门的功能是得到两个二进制数的最大值，而与门的功能是得到两个二进制数的最小值。
反相器(英语：Invert Er)也称非门(英语：NOT gat E)，是数字逻辑中实现逻辑非的逻辑门。CMOS反相器的非理想过渡区表现使其能在模拟电路中用作A类功率放大器(如作为运算放大器的输出级)。
发明内容
本发明要解决的技术问题是提供一种基于phemt工艺的逻辑门电路。
Phemt，基于砷化镓或者氮化镓赝配高电子迁移率晶体管技术。
为解决上述技术问题，本发明提供的第一种逻辑门电路，形成逻辑电路非门，包括：第一类型第一phemt DM、第二类型的第一～第三phemt EM1～EM3和电阻R；
第一类型第一phemt DM第一连接端和第二类型第一phemt EM1第一连接端接工作电压VDD，第一类型第一phemt DM第二连接端通过电阻R连接其第三连接端，第一类型第一phemt DM第三连接端通过电阻R分别连接第二类型第一phemt EM1第二连接端和第二类型第二phemt EM2第一连接端，第二类型第一phemt EM1第三连接端和第二类型第三phemtEM3第一连接端相连作为该逻辑门电路输出端VOUT，第二类型第二phemt EM2第二连接端和第二类型第三phemt EM3第二连接端相连作为该逻辑门电路输入端VIN，第二类型第二phemt EM2第三连接端和第二类型第三phemt EM3第三连接端连接地VSS。
进一步改进所述逻辑门电路，形成第二种逻辑门电路，形成逻辑电路或非门，还包括：第二类型的第四phemt EM4和第二类型第五phemt EM5；
第一类型第一phemt DM第三连接端通过电阻R分别连接第二类型第一phemt EM1第二连接端、第二类型第三phemt EM3第一连接端和第二类型第五phemt EM5第一连接端，第二类型第一phemt EM1第三连接端、第二类型第二phemt EM2第一连接端和第二类型第四phemt EM4第一连接端相连作为该逻辑门电路输出端VOUT，第二类型第四 phemt EM4第二连接端和第二类型第五phemt EM5第二连接端相连作为该逻辑门电路第一输入端A，第二类型第二phemt EM2第二连接端和第二类型第三phemt EM3第二连接端相连作为该逻辑门电路第二输入端B，第二类型第二～第五phemt EM2～EM5第三连接端连接地VSS。
进一步改进所述第一种逻辑门电路，形成第三种逻辑门电路，形成逻辑电路与非门，还包括：第二类型的第四phemt EM4和第二类型第五phemt EM5；
第一类型第一phemt DM第三连接端通过电阻R分别连接第二类型第一phemt EM1第二连接端和第二类型第四phemt EM4第一连接端，第二类型第一phemt EM1第三连接端和第二类型第二phemt EM2第一连接端相连作为该逻辑门电路输出端VOUT，第二类型第二phemt EM2第二连接端和第二类型第四phemt EM4第二连接端相连作为该逻辑门第一电路输入端A，第二类型第二phemt EM2第三连接端连接第二类型第三phemt EM3 第一连接端，第二类型第四phemt EM4第三连接端连接第二类型第五phemt EM5第一连接端，第二类型第三phemt EM3第二连接端和第二类型第五phemt EM5第二连接端相连作为该逻辑门第一电路输入端B，第二类型第三phemt EM3第三连接端和第二类型第五 phemt EM5第三连接端连接地VSS。
其中，所述第一类型phemt是耗尽型phemt，第二类型phemt是增强型。
其中，第一类型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
其中，第二类型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
本发明至少具有以下技术效果：
1，相比现有技术，本发明的功耗更低。
逻辑单元电路输入低电平时，下方两个增强型场效应管EM2、EM3被关断，耗尽型场效应管DM打开，没有直流通路，逻辑电路功耗为0，输出拉到电源电压VDD。
输入高电平时，下方两增强型场效应管EM2、EM3打开，耗尽型场效应管DM与电阻 R所在通路有电流时，栅端电压降会低于源端，迫使耗尽型场效应管DM管趋向关断，使右上增强型场效应管EM1栅极推向低电平关断其源端漏端，功耗降低。
现有技术功耗大约为几百uA，本发明在同样电路版图面积的情况下，可降低一个数量级达到几十uA。逻辑输出电压为0电位。
2，相比现有技术，本发明的驱动能力更强。
本发明输出端上下均为增强型场效应管，逻辑输入为低电平时，输出端上端增强型场效应管EM1栅极拉到VDD，下端增强型场效应管EM2栅下拉接近0电位，驱动能力强。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明第一种逻辑门电路结构示意图。
图2是本发明第二种逻辑门电路结构示意图。
图3是本发明第三种逻辑门电路结构示意图。
附图标记说明
DM是第一类型第一phemt
EM1～EM5是第二类型的第一～第五phemt
R是电阻
VIN是逻辑门电路输入端
VOUT是逻辑门电路输出端
VDD工作电压
VSS是地
A是逻辑门电路第一输入端
B是逻辑门电路第二输入端。
具体实施方式
如图1所示，本发明提供的第一种逻辑门电路，形成逻辑电路非门，包括：第一耗尽型phemt DM、第一～第三增强型phemt EM1～EM3和电阻R；
第一耗尽型phemt DM第一连接端和第一增强型phemt EM1第一连接端接工作电压VDD，第一耗尽型phemt DM第二连接端通过电阻R连接其第三连接端，第一耗尽型phemt DM第三连接端通过电阻R分别连接第一增强型phemt EM1第二连接端和第二增强型 phemtEM2第一连接端，第一增强型phemt EM1第三连接端和第三增强型phemt EM3第一连接端相连作为该逻辑门电路输出端VOUT，第二增强型phemt EM2第二连接端和第三增强型phemtEM3第二连接端相连作为该逻辑门电路输入端VIN，第二增强型phemt EM2第三连接端和第三增强型phemt EM3第三连接端连接地VSS。
增强型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
耗尽型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
如图2所示，本发明提供的第二种逻辑门电路，形成逻辑电路或非门，在上述非门实施例的基础上，还包括：第四增强型phemt EM4和第五增强型phemt EM5；
第一耗尽型phemt DM第三连接端通过电阻R分别连接第一增强型phemt EM1第二连接端、第三增强型phemt EM3第一连接端和第二类型第五phemt EM5第一连接端，第一增强型phemt EM1第三连接端、第二增强型phemt EM2第一连接端和第二类型第四 phemt EM4第一连接端相连作为该逻辑门电路输出端VOUT，第二类型第四phemt EM4 第二连接端和第二类型第五phemt EM5第二连接端相连作为该逻辑门电路第一输入端A，第二增强型phemtEM2第二连接端和第三增强型phemt EM3第二连接端相连作为该逻辑门电路第二输入端B，第二类型第二～第五phemt EM2～EM5第三连接端连接地VSS。
增强型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
耗尽型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
如图3所示，本发明提供的第三种逻辑门电路，形成逻辑电路与非门，在上述非门实施例的基础上，还包括：第四增强型phemt EM4和第五增强型phemt EM5
第一耗尽型phemt DM第三连接端通过电阻R分别连接第一增强型phemt EM1第二连接端和第二类型第四phemt EM4第一连接端，第一增强型phemt EM1第三连接端和第二增强型phemt EM2第一连接端相连作为该逻辑门电路输出端VOUT，第二增强型phemt EM2第二连接端和第二类型第四phemt EM4第二连接端相连作为该逻辑门第一电路输入端A，第二增强型phemt EM2第三连接端连接第三增强型phemt EM3第一连接端，第二类型第四phemtEM4第三连接端连接第二类型第五phemt EM5第一连接端，第三增强型 phemt EM3第二连接端和第二类型第五phemt EM5第二连接端相连作为该逻辑门第一电路输入端B，第三增强型phemt EM3第三连接端和第二类型第五phemt EM5第三连接端连接地VSS。
增强型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
耗尽型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种逻辑门电路，其特征在于，包括：第一类型第一phemt(DM)、第二类型的第一～第三phemt(EM1～EM3)和电阻(R)；
第一类型第一phemt(DM)第一连接端和第二类型第一phemt(EM1)第一连接端接工作电压(VDD)，第一类型第一phemt(DM)第二连接端通过电阻(R)连接其第三连接端，第一类型第一phemt(DM)第三连接端通过电阻(R)分别连接第二类型第一phemt(EM1)第二连接端和第二类型第二phemt(EM2)第一连接端，第二类型第一phemt(EM1)第三连接端和第二类型第三phemt(EM3)第一连接端相连作为该逻辑门电路输出端(VOUT)，第二类型第二phemt(EM2)第二连接端和第二类型第三phemt(EM3)第二连接端相连作为该逻辑门电路输入端(VIN)，第二类型第二phemt(EM2)第三连接端和第二类型第三phemt(EM3)第三连接端连接地(VSS)。
2.如权利要求1所述逻辑门电路，其特征在于，还包括：第二类型的第四phemt(EM4)和第二类型第五phemt(EM5)；
第一类型第一phemt(DM)第三连接端通过电阻(R)分别连接第二类型第一phemt(EM1)第二连接端、第二类型第三phemt(EM3)第一连接端和第二类型第五phemt(EM5)第一连接端，第二类型第一phemt(EM1)第三连接端、第二类型第二phemt(EM2)第一连接端和第二类型第四phemt(EM4)第一连接端相连作为该逻辑门电路输出端(VOUT)，第二类型第四phemt(EM4)第二连接端和第二类型第五phemt(EM5)第二连接端相连作为该逻辑门电路第一输入端(A)，第二类型第二phemt(EM2)第二连接端和第二类型第三phemt(EM3)第二连接端相连作为该逻辑门电路第二输入端(B)，第二类型第二～第五phemt(EM2～EM5)第三连接端连接地(VSS)。
3.如权利要求1所述逻辑门电路，其特征在于，还包括：第二类型的第四phemt(EM4)和第二类型第五phemt(EM5)；
第一类型第一phemt(DM)第三连接端通过电阻(R)分别连接第二类型第一phemt(EM1)第二连接端和第二类型第四phemt(EM4)第一连接端，第二类型第一phemt(EM1)第三连接端和第二类型第二phemt(EM2)第一连接端相连作为该逻辑门电路输出端(VOUT)，第二类型第二phemt(EM2)第二连接端和第二类型第四phemt(EM4)第二连接端相连作为该逻辑门第一电路输入端(A)，第二类型第二phemt(EM2)第三连接端连接第二类型第三phemt(EM3)第一连接端，第二类型第四phemt(EM4)第三连接端连接第二类型第五phemt(EM5)第一连接端，第二类型第三phemt(EM3)第二连接端和第二类型第五phemt(EM5)第二连接端相连作为该逻辑门第一电路输入端(B)，第二类型第三phemt(EM3)第三连接端和第二类型第五phemt(EM5)第三连接端连接地(VSS)。
4.如权利要求1-3任意一项所述逻辑门电路，其特征在于：第一类型phemt是耗尽型phemt，第二类型phemt是增强型。
5.如权利要求4所述逻辑门电路，其特征在于：第一类型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
6.如权利要求4所述逻辑门电路，其特征在于：第二类型phemt为N型掺杂时，其第一连接端是漏极，其第二连接端是栅极，其第三连接端是源极。
CN201910097432.1A 2019-01-31 2019-01-31 逻辑门电路 Withdrawn CN109802671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910097432.1A CN109802671A (zh) 2019-01-31 2019-01-31 逻辑门电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910097432.1A CN109802671A (zh) 2019-01-31 2019-01-31 逻辑门电路

Publications (1)

Publication Number Publication Date
CN109802671A true CN109802671A (zh) 2019-05-24

Family

ID=66560821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910097432.1A Withdrawn CN109802671A (zh) 2019-01-31 2019-01-31 逻辑门电路

Country Status (1)

Country Link
CN (1) CN109802671A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020237632A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种驱动电路、数字逻辑电路及其相关装置
WO2022161167A1 (zh) * 2021-01-26 2022-08-04 深圳比特微电子科技有限公司 复合逻辑门电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716311A (en) * 1985-04-25 1987-12-29 Triquint Direct coupled FET logic with super buffer output stage
EP0296508A2 (en) * 1987-06-23 1988-12-28 Honeywell Inc. FET capacitance driver logic circuit
JPH05211435A (ja) * 1992-01-30 1993-08-20 Fujitsu Ltd 論理回路
US5451890A (en) * 1992-08-24 1995-09-19 California Institue Of Technology Gallium arsenide source follower FET logic family with diodes for preventing leakage currents
CN104094526A (zh) * 2012-02-07 2014-10-08 株式会社村田制作所 电平转换电路、和带电平转换功能的逻辑电路
CN104682967A (zh) * 2015-01-30 2015-06-03 陈普锋 基于差分结构的GaAs逻辑单元及其串并转换电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716311A (en) * 1985-04-25 1987-12-29 Triquint Direct coupled FET logic with super buffer output stage
EP0296508A2 (en) * 1987-06-23 1988-12-28 Honeywell Inc. FET capacitance driver logic circuit
JPH05211435A (ja) * 1992-01-30 1993-08-20 Fujitsu Ltd 論理回路
US5451890A (en) * 1992-08-24 1995-09-19 California Institue Of Technology Gallium arsenide source follower FET logic family with diodes for preventing leakage currents
CN104094526A (zh) * 2012-02-07 2014-10-08 株式会社村田制作所 电平转换电路、和带电平转换功能的逻辑电路
CN104682967A (zh) * 2015-01-30 2015-06-03 陈普锋 基于差分结构的GaAs逻辑单元及其串并转换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴洪江，高学邦等著: "雷达收发组件芯片技术", 国防工业出版社, pages: 155 - 160 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020237632A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种驱动电路、数字逻辑电路及其相关装置
CN113519123A (zh) * 2019-05-31 2021-10-19 华为技术有限公司 一种驱动电路、数字逻辑电路及其相关装置
WO2022161167A1 (zh) * 2021-01-26 2022-08-04 深圳比特微电子科技有限公司 复合逻辑门电路
US11949416B2 (en) 2021-01-26 2024-04-02 Shenzhen Microbt Electronics Technology Co., Ltd. Composite logic gate circuit

Similar Documents

Publication Publication Date Title
US10177764B2 (en) Input/output circuit
CN100555870C (zh) 电压箝位电路、开关式电源器件、半导体集成电路器件和电压电平转换电路
CN100359805C (zh) 半导体开关
CN109905111A (zh) 适用于GaN高速栅驱动电路的电平位移电路
CN109802671A (zh) 逻辑门电路
CN209462359U (zh) 逻辑门电路
CN109921779B (zh) 一种半桥电路直通保护电路
CN101552593B (zh) 驱动一输出级的驱动电路
CN101895195B (zh) 超高压信号接口电路
CN102545862B (zh) 开关电路
CN102738781B (zh) 一种过压保护电路、ic芯片及过压保护方法
CN104868894A (zh) 射频开关电路及其启闭方法
CN218276659U (zh) 一种自锁式电子开关电路
CN101394173A (zh) 基于增强型phemt的单刀双掷开关
CN102891672B (zh) 具有低导通电阻的栅压自举开关及其衬偏效应消除方法
CN103117739B (zh) 氮化镓基增强耗尽型电平转换电路
CN104811033A (zh) 适合低电压操作的电荷泵电路
CN210168022U (zh) 多输入的开漏输出电路
CN112838855A (zh) 一种自切换阱开关电路
CN206559232U (zh) 一种升压变换电路
CN101465642B (zh) 一种cmos到mcml的转换电路
CN101188418B (zh) 内含单一类型晶体管的逻辑电路及相关应用电路
US12003234B2 (en) Bootstrapped switch
CN113433998B (zh) 一种功率驱动器
CN214412699U (zh) 一种自切换阱开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190524

WW01 Invention patent application withdrawn after publication