CN104682967A - 基于差分结构的GaAs逻辑单元及其串并转换电路 - Google Patents
基于差分结构的GaAs逻辑单元及其串并转换电路 Download PDFInfo
- Publication number
- CN104682967A CN104682967A CN201510051935.7A CN201510051935A CN104682967A CN 104682967 A CN104682967 A CN 104682967A CN 201510051935 A CN201510051935 A CN 201510051935A CN 104682967 A CN104682967 A CN 104682967A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- enhancement mode
- mode field
- drain terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 34
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 31
- 230000005669 field effect Effects 0.000 claims abstract description 335
- 238000012546 transfer Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 208000012978 nondisjunction Diseases 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及GaAs逻辑电路，尤其涉及一种基于差分结构的GaAs逻辑单元及其串并转换电路。所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。本发明所述逻辑单元及串并转换电路，具有结构简单、速度快、功耗低、面积小的优势，并且不同温度和电源电压的变化对其影响较小。
Description
技术领域
本发明涉及GaAs逻辑电路，尤其涉及一种基于差分结构的GaAs逻辑单元及其串并转换电路。
背景技术
当今电子产品发展的目标之一就是把尽可能多的功能通过一个芯片来实现。得益于半导体制造工艺的不断进步，现在已经可以在一个芯片上集成多种复杂的功能，这种芯片被称之为多功能芯片。多功能芯片可以集成模拟电路、数字电路以及射频电路。在微波与毫米波系统领域，目前已经涌现出大量的采用砷化镓(GaAs)技术的多功能芯片，它们通常会集成数控移相电路、数控衰减电路、放大电路、开关电路以及负责控制串并转换的数字电路。其中串并转换电路用于完成串联输入的数字信号至并联输出的数字信号的转换，从而可以通过一位串联数字信号来实现几十位甚至上百位的内部并联数字信号的控制。
GaAs是一种化合物半导体，主要应用于微波与毫米波集成电路，具有低噪声、大功率、高频率、抗辐照等优点。在基于GaAs技术的多功能芯片中，串并转换电路是非常重要的一个组成部分：一方面，它占据较大的芯片面积（约为整个芯片面积的1/4至1/3），从而影响整个芯片的成本；另一方面，由于受到GaAs工艺的限制，它的功耗和工作速度无法与CMOS工艺下同等功能电路相媲美，通常串并转换电路功耗约为50 mA、工作速度约为10 MHz，较低的串并转换电路工作速度导致开关的驱动信号工作速度较慢，从而影响整个多功能芯片的功耗、信号转换时间等关键技术指标。
目前国内外基于GaAs技术的串并转换电路及相关研究非常少见。传统的基于GaAs技术的串并转换电路，根据负载电路的不同可以有如下两种典型的实现方法：如图1为以耗尽型场效应管为负载的逻辑单元而构建串并转换电路；如图2为以电阻为负载的逻辑单元而构建串并转换电路。
图1为以耗尽型场效应管为负载的逻辑单元，包含一个单端输入逻辑门102和一个耗尽型场效应管101。其中，单端输入逻辑门102依据不同的逻辑功能而有不同的实现方法，比如逻辑“与非”、逻辑“或非”、逻辑“非”等；耗尽型场效应管101作为负载，连接单端输入逻辑门102和“地”（GND），在正常工作时，耗尽型场效应管101有稳定的电流流过其源端和漏端。由于耗尽型场效应管101的栅端电压和源端电压相等，场效应管以二极管连接方式在工作，这使得源端看进去的输出阻抗理论上为1/g m（g m为其跨导），远小于该场效应管工作在饱和区时呈现的输出阻抗理论值r ds。较小的输出阻抗会导致在同等工作速度、同等输出幅度的前提之下，该电路将消耗更多的功耗，以及产生较小的噪声裕量和输出摆动幅度，进而导致基于这种逻辑单元的串并转换电路工作速度低、功耗大、噪声裕量小。但是，它的结构简单，仅包含两个晶体管，使得芯片面积小。
图2为以电阻为负载的逻辑单元，包含一个单端输入逻辑门202和一个电阻201。其中，单端输入逻辑门202与单端输入逻辑门102相同，依据不同的逻辑功能而有不同的实现方法，比如逻辑“与非”、逻辑“或非”、逻辑“非”等；电阻201作为负载，连接单端输入逻辑门202和“地”，在正常工作时，电阻201有稳定的电流流过其两端，它的输出阻抗就是电阻的阻抗R。在GaAs工艺中，电阻的阻值越大，电阻的尺寸也就越长，这就使得在同等工作速度、同等输出幅度的前提之下，该电路将需要较大的负载电阻并消耗较大的电流，从而导致它的功耗大、面积大，进而导致基于这种结构的串并转换电路功耗大、面积大。但是，它的电路最简单，加工工艺不复杂，工作速度快。
基于GaAs技术，采用上述两种传统的逻辑单元而构建的串并转换电路，均无法在功耗和速度方面取得明显的突破，从而影响了集成串并转换电路的多功能芯片的大规模应用，并已成为业界亟待解决的技术难题。
发明内容
本发明的目的在于克服上述技术的不足，而提供一种基于差分结构的GaAs逻辑单元及其串并转换电路，该电路结构简单、速度快、功耗低、面积小，并且不同温度和电源电压的变化对其影响较小。
本发明为实现上述目的，采用以下技术方案：
本发明提出一种基于差分结构的GaAs逻辑单元，其特征在于：所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。
一种基于差分结构的GaAs串并转换电路，其特征在于：包括第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF；其中，N为1、2、3…，以下所指N均相同；
所述第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF、第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF均采用上述的基于差分结构的GaAs逻辑单元而构建；
其中，第1级单端转差分电路S2D，接收时钟信号CLK，以产生差分的时钟信号，去触发第1级至第N级触发器电路DFF；第2级单端转差分电路S2D，接收N位串行码格式的数据信号（DATA：DNDN-1…D2D1），以产生差分的数据信号，并驱动第1级触发器电路DFF；在差分时钟信号高电平触发下，第1级触发器电路DFF接收所述的差分数据信号以产生经过1个时钟周期延时的差分数据信号去驱动第2级触发器电路DFF和第1级锁存器电路LAT，第2级触发器电路DFF接收所述的经过1个时钟周期延时的差分数据信号以产生经过2个时钟周期延时的差分数据信号去驱动第3级触发器电路DFF和第2级锁存器电路LAT，以此类推，第N级触发器电路DFF接收所述的经过（N-1）个时钟周期延时的差分数据信号以产生经过N个时钟周期延时的差分数据信号去驱动第N级锁存器电路LAT；
在使能信号LE为高电平时，第1级锁存器电路LAT接收第1级触发器电路DFF产生信号以驱动第1级输出缓冲器电路BUF，第2级锁存器电路LAT接收第2级触发器电路DFF产生的输出信号以驱动第2级输出缓冲器电路BUF，以此类推，第N级锁存器电路LAT接收第N级触发器电路DFF产生的输出信号以驱动第N级输出缓冲器电路BUF；
第1级输出缓冲器电路BUF接收第1级锁存器电路LAT产生信号以输出差分信号B1+、B1-，第2级输出缓冲器电路BUF接收第2级锁存器电路LAT产生信号以输出差分信号B2+、B2-，以此类推，第N级输出缓冲器电路BUF接收第N级锁存器电路LAT产生信号以输出差分信号BN+、BN-。
所述第1级单端转差分电路S2D、第2级单端转差分电路S2D分别包括电阻R5、串联二极管、第一负载和第二负载、增强型场效应管E1和增强型场效应管E2；所述电阻R5连接输入信号端IN和所述串联二极管的输入端端，所述串联二极管的输出端连接至所述增强型场效应管E1的栅端以及第一负载的一端，所述第一负载的另外一端电源电压VEE；增强型场效应管E1的源端连接至电源电压VEE，增强型场效应管E1的漏端连接至所述第二负载的一端和增强型场效应管E2的栅端以及输出端O-；所述增强型场效应管E2的源端连接至电源电压VEE，增强型场效应管E2的漏端连接至第二负载的一端以及输出端O+。
所述串联二极管由6个二极管串联构成；所述第一负载由一个耗尽型场效应管D5和电阻R6构成，所述耗尽型场效应管D5的源端连接电阻R6的一端，电阻R6的另一端则连接至耗尽型场效应管D5的栅端和电源电压VEE，耗尽型场效应管D5的漏端连接至所述串联二级管的输出端和增强型场效应管E1的栅端；所述第二负载由耗尽型场效应管D3和耗尽型场效应管D4以及电阻R3和电阻R4构成，耗尽型场效应管D3的源端连接电阻R3的一端，电阻R3的另一端则连接至耗尽型场效应管D3的栅端、增强型场效应管E1的漏端及输出端O-，耗尽型场效应管D3的漏端连接至地，耗尽型场效应管D4的源端连接电阻R4的一端，电阻R4的另一端则连接至耗尽型场效应管D4的栅端、增强型场效应管E2的漏端及输出端O+，耗尽型场效应管D4的漏端连接至地。
所述第1级至第N级触发器电路DFF分别包括第三负载、增强型场效应管E3-E14；输入时钟信号CLK+驱动增强型场效应管E3和增强型场效应管E6的栅端，增强型场效应管E3和增强型场效应管E6的漏端输出分别驱动增强型场效应管E11和增强型场效应管E12的源端，增强型场效应管E11和增强型场效应管E12的漏端输出分别驱动第三负载及增强型场效应管E13和增强型场效应管E14的栅端；输入时钟信号CLK-驱动增强型场效应管E7和增强型场效应管E10的栅端，增强型场效应管E7和增强型场效应管E10的漏端输出分别驱动增强型场效应管E13和增强型场效应管E14的源端，增强型场效应管E13和增强型场效应管E14的漏端输出分别驱动第三负载及输出信号Q-和Q+；输入信号D-驱动增强型场效应管E11的栅端，输入信号D+驱动增强型场效应管E12的栅端；增强型场效应管E4的栅端连接至增强型场效应管E12的漏端，增强型场效应管E4的漏端连接至增强型场效应管E11的漏端，增强型场效应管E5的栅端连接至增强型场效应管E11的漏端，增强型场效应管E5的漏端连接至增强型场效应管E12的漏端；增强型场效应管E8的栅端连接至增强型场效应管E14的漏端，增强型场效应管E8的漏端连接至增强型场效应管E13的漏端，增强型场效应管E9的栅端连接至增强型场效应管E13的漏端，增强型场效应管E9的漏端连接至增强型场效应管E14的漏端；增强型场效应管E3-E10的源端均连接至电源电压VEE；
其中，所述第三负载包含四个耗尽型场效应管D6-D9和四个电阻R7-R10，耗尽型场效应管D6的源端连接至电阻R7的一端，耗尽型场效应管D6的栅端连接至电阻R7的另一端，耗尽型场效应管D7的源端连接至电阻R8的一端，耗尽型场效应管D7的栅端连接至电阻R8的另一端，耗尽型场效应管D8的源端连接至电阻R9的一端，耗尽型场效应管D8的栅端连接至电阻R9的另一端，耗尽型场效应管D9的源端连接至电阻R10的一端，耗尽型场效应管D9的栅端连接至电阻R10的另一端；耗尽型场效应管D6-D9的漏端均连接至地。
所述第1级至第N级锁存器电路分别包括第四负载、增强型场效应管E15-E20；输入信号D-驱动增强型场效应管E15的栅端，增强型场效应管E15的漏端输出信号经过增强型场效应管E19的源端和漏端去驱动第四负载；输入信号D+驱动增强型场效应管E18的栅端，增强型场效应管E18的漏端输出信号经过增强型场效应管E20的源端和漏端去驱动第四负载；输入使能信号LE驱动增强型场效应管E19和增强型场效应管E20的栅端；增强型场效应管E16的漏端连接至增强型场效应管E19的漏端，增强型场效应管E16的栅端连接至增强型场效应管E20的漏端，增强型场效应管E17的漏端连接至增强型场效应管E20的漏端，增强型场效应管E17的栅端连接至增强型场效应管E19的漏端；增强型场效应管E15-E18的源端连接至电源电压VEE；
其中，所述第四负载包含两个耗尽型场效应管D10和D11与两个电阻R11和R12，耗尽型场效应管D10的源端连接至电阻R11的一端，耗尽型场效应管D10的栅端连接至电阻R11的另一端，耗尽型场效应管D11的源端连接至电阻R12的一端，耗尽型场效应管D11的栅端连接至电阻R12的另一端；耗尽型场效应管D10-D11的漏端连接至地。
所述第N级输出缓冲器电路BUF分别包括第五负载、第六负载、场效应管电路、增强型场效应管E21-E24；增强型场效应管E21的栅端连接至输入信号+，增强型场效应管E21的源端连接至电源电压VEE，增强型场效应管E21的漏端信号连接至第六负载负载以及场效应管电路；增强型场效应管E22的栅端连接至输入信号+，增强型场效应管E22的源端连接至电源电压VEE，增强型场效应管E22的漏端连接至场效应管电路；增强型场效应管E24的栅端连接至输入信号-，增强型场效应管E24的源端连接至电源电压VEE，增强型场效应管E24的漏端信号连接至第五负载和场效应管电路；增强型场效应管E23的栅端连接至输入信号-，增强型场效应管E23的源端连接至电源电压VEE，增强型场效应管E23的漏端连接至场效应管电路；
其中，场效应管电路包含耗尽型场效应管D14和D15，耗尽型场效应管D14的栅端连接至增强型场效应管E21的漏端，耗尽型场效应管D14的源端连接至增强型场效应管E22的漏端以及输出端O-，耗尽型场效应管D14的漏端连接至地，耗尽型场效应管D15的栅端连接至增强型场效应管E24的漏端，耗尽型场效应管D15的源端连接至增强型场效应管E23的漏端以及输出端O+，耗尽型场效应管D15的漏端连接至地；第五负载和第六负载分别包含耗尽型场效应管D12和电阻R13与耗尽型场效应管D13和电阻R14，耗尽型场效应管D12的源端连接电阻R13的一端，电阻R13的另一端则连接至耗尽型场效应管D12的栅端、增强型场效应管E21的漏端，耗尽型场效应管D12的漏端连接至地，耗尽型场效应管D13的源端连接电阻R14的一端，电阻R14的另一端则连接至耗尽型场效应管D13的栅端、增强型场效应管E24的漏端，耗尽型场效应管D13的漏端连接至地。
本发明的有益效果是:
（1）功耗低
在本发明提出的图3电路结构中，由于负载301中电阻连接场效应管的栅端和源端，并且电阻上有稳定的电流流过，从而使得电阻两端存在一定的电压降，进而使得栅端和源端之间存在一定的电压差，当电压差满足一定的临界值时，该场效应管就可以工作在饱和区，场效应管和电阻就可以构成一个类似电流源的功能单元，从而稳定地输出电流并具有较大的输出阻抗。与图1中耗尽型场效应管负载101和图2中201相比较，在相同的晶体管尺寸前提之下，负载301可以在更低的电流下呈现相同的等效负载大小，从而使得图3的功耗最低，以及基于图3所述逻辑单元而构建的图4所述串并转换电路的功耗最低。
（2）速度快
与图1和图2相比较，在相同的晶体管尺寸前提之下，由于本发明提出的图3电路结构中负载301和差分输入逻辑门302均是采用差分结构，差分电路的工作速度是单端电路的两倍，从而可以极大地提高电路的工作速度，以及提高基于图3所述逻辑单元而构建的图4所述串并转换电路的工作速度。
（3）更可靠
由于本发明提出的图3以及基于图3所述逻辑单元而构建的图4所述串并转换电路，其结构是差分的形式、具有对称的结构，这将非常有利于版图的对称设计，从而可以使得芯片版图更加紧凑、产品可靠性更强。同时，差分电路对于来自电源和地的共模噪声具有明显的抑制作用，从而可以极大地提高电路自身的噪声裕量，并且不同温度和电源电压的变化对其影响较小。
附图说明
图1为以耗尽型场效应管为负载的逻辑单元
图2为以电阻为负载的逻辑单元；
图3为本发明基于差分结构的逻辑单元实施例示意图；
图4为本发明基于差分结构的N位串并转换电路实施例示意图；
图5为本发明基于差分结构的单端转差分S2D电路实施例示意图；
图6为本发明基于差分结构的触发器DFF电路实施例示意图；
图7为本发明基于差分结构的锁存器LAT电路实施例示意图；
图8为本发明基于差分结构的输出缓冲器BUF电路实施例示意图；
具体实施方式
下面结合附图及较佳实施例详细说明本发明的具体实施方式。
本发明提出的以“GaAs耗尽型场效应管+电阻”为负载的基于差分结构的逻辑单元实施例示意图，如图3所示，包含一个差分输入逻辑门302和一个差分结构的“GaAs耗尽型场效应管+电阻”组成的负载301；其中，负载301包含耗尽型场效应管D1和D2，以及电阻R1和R2，耗尽型场效应管D1的漏端与“地”相连、D1的源端与电阻R1的一端相连、D1的栅端与R1的另外一端相连并连接至差分输入逻辑门302的一端以及“OUT-”，耗尽型场效应管D2的漏端与“地”相连、D2的源端与电阻R2的一端相连、D2的栅端与R2的另外一端相连并连接至差分输入逻辑门302的一端以及“OUT+”。
其中，差分输入逻辑门302，以差分信号形式来实现各种逻辑功能，依据不同的逻辑功能而有不同的实现方法，比如逻辑“与非”、逻辑“或非”、逻辑“非”等。负载301，连接差分输入逻辑门302和“地”，在正常工作时，负载301有稳定的电流流过其中D1和D2的源端和漏端；由于负载301中电阻R1和R2连接场效应管D1和D2的栅端和源端，并且电阻R1和R2上有稳定的电流流过，从而使得电阻R1和R2两端存在一定的电压降，进而使得D1和D2的栅端和源端之间存在一定的电压差，当电压差满足一定的临界值时，该场效应管D1和D2就可以工作在饱和区，从而场效应管D1和D2与电阻R1和R2就可以构成一个具有电流源功能的单元，该单元可以稳定地输出电流并呈现较大的输出阻抗。
与图1中耗尽型场效应管负载101和图2中201相比较，在相同的晶体管尺寸前提之下，负载301可以在更低的电流下呈现相同的等效负载大小，从而使得图3的功耗最低。与图1和图2相比较，在相同的晶体管尺寸前提之下，由于本发明提出的图3电路结构中负载301和差分输入逻辑门302均是采用差分结构，差分电路的工作速度是单端电路的两倍，从而可以极大地提高电路的工作速度；同时，差分电路对于来自电源和地的共模噪声具有明显的抑制作用，从而可以极大地提高电路自身的噪声裕量。
本发明提出的基于差分结构的N位串并转换电路实施例示意图，如图4所示，包括第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF；其中，N为1、2、3…，以下所指N均相同；
所述第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF、第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF均采用上述的基于差分结构的GaAs逻辑单元而构建；
其中，第1级单端转差分电路S2D，接收时钟信号CLK，以产生差分的时钟信号，去触发第1级至第N级触发器电路DFF；第2级单端转差分电路S2D，接收N位串行码格式的数据信号（DATA：DNDN-1…D2D1），以产生差分的数据信号，并驱动第1级触发器电路DFF；在差分时钟信号高电平触发下，第1级触发器电路DFF接收所述的差分数据信号以产生经过1个时钟周期延时的差分数据信号去驱动第2级触发器电路DFF和第1级锁存器电路LAT，第2级触发器电路DFF接收所述的经过1个时钟周期延时的差分数据信号以产生经过2个时钟周期延时的差分数据信号去驱动第3级触发器电路DFF和第2级锁存器电路LAT，以此类推，第N级触发器电路DFF接收所述的经过（N-1）个时钟周期延时的差分数据信号以产生经过N个时钟周期延时的差分数据信号去驱动第N级锁存器电路LAT；
在使能信号LE为高电平时，第1级锁存器电路LAT接收第1级触发器电路DFF产生信号以驱动第1级输出缓冲器电路BUF，第2级锁存器电路LAT接收第2级触发器电路DFF产生的输出信号以驱动第2级输出缓冲器电路BUF，以此类推，第N级锁存器电路LAT接收第N级触发器电路DFF产生的输出信号以驱动第N级输出缓冲器电路BUF；
第1级输出缓冲器电路BUF接收第1级锁存器电路LAT产生信号以输出差分信号B1+、B1-，第2级输出缓冲器电路BUF接收第2级锁存器电路LAT产生信号以输出差分信号B2+、B2-，以此类推，第N级输出缓冲器电路BUF接收第N级锁存器电路LAT产生信号以输出差分信号BN+、BN-。
本发明提出的基于差分结构的单端转差分电路实施例示意图，如图5所示，包括电阻R5、串联二极管502、第一负载501和第二负载503、增强型场效应管E1和E2；电阻R5连接输入信号（IN）和串联二极管502的输入端端，502的输出端连接至增强型场效应管E1的栅端以及第一负载501的一端，501的另外一端；增强型场效应管E1的源端连接至电源电压（VEE），E1的漏端连接至第二负载503的一端和增强型场效应管E2的栅端以及输出端“O-”；增强型场效应管E2的源端连接至电源电压VEE，E2的漏端连接至第二负载503的一端以及输出端“O+”。其中，串联二极管502由6个二极管O1、O2、O3、O4、O5、O6串联构成；负载501由一个耗尽型场效应管D5和电阻R6构成，D5的源端连接R6的一端，R6的另一端则连接至D5的栅端和电源电压VEE，D5的漏端连接至串联二极管502的输出端和E1的栅端；第二负载503由耗尽型场效应管D3和D4以及电阻R3和R4构成，D3的源端连接R3的一端，R3的另一端则连接至D3的栅端、E1的漏端及“O-”，D3的漏端连接至“地”，D4的源端连接R4的一端，R4的另一端则连接至D4的栅端、E2的漏端及“O+”，D4的漏端连接至“地”。
其中，串联二极管502是用于实现电平转换功能，二极管的数量与输入的电平幅度有关；输入信号（IN）经过电阻R5、串联二极管502和第一负载501之后，降压至增强型场效应管E1可以正常工作的电压区间并驱动E1；E1接收所述的驱动信号，产生反相的输出信号（O-），驱动下一级增强型场效应管E2； E2接收所述的驱动信号，产生反相的输出信号（O+）；从而，图5所述电路完成了输入信号单端转差分输出的功能。
本发明提出的基于差分结构的触发器电路实施例示意图，如图6所示，包括第三负载601、增强型场效应管E3-E14；输入时钟信号CLK+驱动E3和E6的栅端，E3和E6的漏端输出驱动E11和E12的源端，E11和E12的漏端输出驱动第三负载601及E13和E14的栅端；输入时钟信号CLK-驱动E7和E10的栅端，E7和E10的漏端输出驱动E13和E14的源端，E13和E14的漏端输出驱动第三负载601及输出信号（Q-）和（Q+）；输入信号（D-）驱动E11的栅端，输入信号（D+）驱动E12的栅端；E4的栅端连接至E12的漏端，E4的漏端连接至E11的漏端，E5的栅端连接至E11的漏端，E5的漏端连接至E12的漏端；E8的栅端连接至E14的漏端，E8的漏端连接至E13的漏端，E9的栅端连接至E13的漏端，E9的漏端连接至E14的漏端；其中第三负载601包含四个耗尽型场效应管D6-D9和四个电阻R7-R10，D6的源端连接至R7的一端，D6的栅端连接至R7的另一端，D7的源端连接至R8的一端，D7的栅端连接至R8的另一端，D8的源端连接至R9的一端，D8的栅端连接至R9的另一端，D9的源端连接至R10的一端，D9的栅端连接至R10的另一端；E1-E8的源端均连接至电源电压VEE，D6-D9的漏端均连接至“地”。
本发明提出的基于差分结构的锁存器电路实施例示意图，如图7所示，包括第四负载701、增强型场效应管E15-E20；输入信号（D-）驱动E15的栅端，E15的漏端输出信号经过E19的源端和漏端去驱动第四负载701；输入信号（D+）驱动E18的栅端，E18的漏端输出信号经过E20的源端和漏端去驱动第四负载701；输入使能信号LE驱动E19和E20的栅端；E16的漏端连接至E19的漏端，E16的栅端连接至E20的漏端，E17的漏端连接至E20的漏端，E17的栅端连接至E19的漏端；其中第四负载701包含两个耗尽型场效应管D10和D11与两个电阻R11和R12，D10的源端连接至R11的一端，D10的栅端连接至R11的另一端，D11的源端连接至R12的一端，D11的栅端连接至R12的另一端；E15-E18的源端连接至电源电压（VEE），D10-D11的漏端连接至“地”。
本发明提出的基于差分结构的输出缓冲器实施例示意图，如图8所示，包括场效应管电路801、第六负载802、第五负载803、增强型场效应管E21-E24；E21的栅端连接至输入信号（I+），E21的源端连接至电源电压（VEE），E21的漏端信号连接至第五负载803以及场效应管电路；E22的栅端连接至输入信号（I+），E22的源端连接至电源电压（VEE），E22的漏端连接至场效应管电路801；E24的栅端连接至输入信号（I-），E24的源端连接至电源电压（VEE），E24的漏端信号连接至负载802以及801；E23的栅端连接至输入信号（I-），E23的源端连接至电源电压（VEE），E23的漏端连接至场效应管电路801；其中电路801包含耗尽型场效应管D14和D15，D14的栅端连接至E21的漏端，D14的源端连接至E22的漏端以及输出端（O-），D14的漏端连接至“地”，D15的栅端连接至E24的漏端，D15的源端连接至E23的漏端以及输出端（O+），D15的漏端连接至“地”；其中第六负载802和第五负载803包含耗尽型场效应管D12和电阻R13与耗尽型场效应管D13和电阻R14，D12的源端连接R13的一端，R13的另一端则连接至D12的栅端、E21的漏端，D12的漏端连接至“地”，D13的源端连接R14的一端，R14的另一端则连接至D13的栅端、E24的漏端，D13的漏端连接至“地”。
其中，输入信号（I+）驱动E21和E22，E21的输出信号驱动D14，D14的输出信号与E22的输出信号合并之后产生输出信号（O-）；输入信号（I-）驱动E24和E23，E24的输出信号驱动D15，D15的输出信号与E23的输出信号合并之后产生输出信号（O+）；从而，图8所述电路完成了输出缓冲的功能。
其中，由于场效应管电路801中D14和D15为耗尽型场效应管，D14和D15的栅端驱动电平在-0.5V~0V区间都可以使D14和D15充分导通，并使D14和D15的源端和漏端的电压降较小（通常小于0.1V），从而使得缓冲器电路的输出高电平非常接近0V。对于驱动GaAs控制类电路，0V高电平可以使其导通状态下的插入损耗较小，提高电路性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种基于差分结构的GaAs逻辑单元，其特征在于：所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。
2.一种基于差分结构的GaAs串并转换电路，其特征在于：包括第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF；其中，N为1、2、3…，以下所指N均相同；
所述第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF、第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF均采用上述的基于差分结构的GaAs逻辑单元而构建；
其中，第1级单端转差分电路S2D，接收时钟信号CLK，以产生差分的时钟信号，去触发第1级至第N级触发器电路DFF；第2级单端转差分电路S2D，接收N位串行码格式的数据信号（DATA：DNDN-1…D2D1），以产生差分的数据信号，并驱动第1级触发器电路DFF；在差分时钟信号高电平触发下，第1级触发器电路DFF接收所述的差分数据信号以产生经过1个时钟周期延时的差分数据信号去驱动第2级触发器电路DFF和第1级锁存器电路LAT，第2级触发器电路DFF接收所述的经过1个时钟周期延时的差分数据信号以产生经过2个时钟周期延时的差分数据信号去驱动第3级触发器电路DFF和第2级锁存器电路LAT，以此类推，第N级触发器电路DFF接收所述的经过（N-1）个时钟周期延时的差分数据信号以产生经过N个时钟周期延时的差分数据信号去驱动第N级锁存器电路LAT；
在使能信号LE为高电平时，第1级锁存器电路LAT接收第1级触发器电路DFF产生信号以驱动第1级输出缓冲器电路BUF，第2级锁存器电路LAT接收第2级触发器电路DFF产生的输出信号以驱动第2级输出缓冲器电路BUF，以此类推，第N级锁存器电路LAT接收第N级触发器电路DFF产生的输出信号以驱动第N级输出缓冲器电路BUF；
第1级输出缓冲器电路BUF接收第1级锁存器电路LAT产生信号以输出差分信号B1+、B1-，第2级输出缓冲器电路BUF接收第2级锁存器电路LAT产生信号以输出差分信号B2+、B2-，以此类推，第N级输出缓冲器电路BUF接收第N级锁存器电路LAT产生信号以输出差分信号BN+、BN-。
3.根据权利要2所述的基于差分结构的GaAs串并转换电路，其特征在于：所述第1级单端转差分电路S2D、第2级单端转差分电路S2D分别包括电阻R5、串联二极管、第一负载和第二负载、增强型场效应管E1和增强型场效应管E2；所述电阻R5连接输入信号端IN和所述串联二极管的输入端端，所述串联二极管的输出端连接至所述增强型场效应管E1的栅端以及第一负载的一端，所述第一负载的另外一端电源电压VEE；增强型场效应管E1的源端连接至电源电压VEE，增强型场效应管E1的漏端连接至所述第二负载的一端和增强型场效应管E2的栅端以及输出端O-；所述增强型场效应管E2的源端连接至电源电压VEE，增强型场效应管E2的漏端连接至第二负载的一端以及输出端O+。
4.根据权利要3所述的基于差分结构的GaAs串并转换电路，其特征在于：所述串联二极管由6个二极管串联构成；所述第一负载由一个耗尽型场效应管D5和电阻R6构成，所述耗尽型场效应管D5的源端连接电阻R6的一端，电阻R6的另一端则连接至耗尽型场效应管D5的栅端和电源电压VEE，耗尽型场效应管D5的漏端连接至所述串联二级管的输出端和增强型场效应管E1的栅端；所述第二负载由耗尽型场效应管D3和耗尽型场效应管D4以及电阻R3和电阻R4构成，耗尽型场效应管D3的源端连接电阻R3的一端，电阻R3的另一端则连接至耗尽型场效应管D3的栅端、增强型场效应管E1的漏端及输出端O-，耗尽型场效应管D3的漏端连接至地，耗尽型场效应管D4的源端连接电阻R4的一端，电阻R4的另一端则连接至耗尽型场效应管D4的栅端、增强型场效应管E2的漏端及输出端O+，耗尽型场效应管D4的漏端连接至地。
5.根据权利要4所述的基于差分结构的GaAs串并转换电路，其特征在于：所述第1级至第N级触发器电路DFF分别包括第三负载、增强型场效应管E3-E14；输入时钟信号CLK+驱动增强型场效应管E3和增强型场效应管E6的栅端，增强型场效应管E3和增强型场效应管E6的漏端输出分别驱动增强型场效应管E11和增强型场效应管E12的源端，增强型场效应管E11和增强型场效应管E12的漏端输出分别驱动第三负载及增强型场效应管E13和增强型场效应管E14的栅端；输入时钟信号CLK-驱动增强型场效应管E7和增强型场效应管E10的栅端，增强型场效应管E7和增强型场效应管E10的漏端输出分别驱动增强型场效应管E13和增强型场效应管E14的源端，增强型场效应管E13和增强型场效应管E14的漏端输出分别驱动第三负载及输出信号Q-和Q+；输入信号D-驱动增强型场效应管E11的栅端，输入信号D+驱动增强型场效应管E12的栅端；增强型场效应管E4的栅端连接至增强型场效应管E12的漏端，增强型场效应管E4的漏端连接至增强型场效应管E11的漏端，增强型场效应管E5的栅端连接至增强型场效应管E11的漏端，增强型场效应管E5的漏端连接至增强型场效应管E12的漏端；增强型场效应管E8的栅端连接至增强型场效应管E14的漏端，增强型场效应管E8的漏端连接至增强型场效应管E13的漏端，增强型场效应管E9的栅端连接至增强型场效应管E13的漏端，增强型场效应管E9的漏端连接至增强型场效应管E14的漏端；增强型场效应管E3-E10的源端均连接至电源电压VEE；
其中，所述第三负载包含四个耗尽型场效应管D6-D9和四个电阻R7-R10，耗尽型场效应管D6的源端连接至电阻R7的一端，耗尽型场效应管D6的栅端连接至电阻R7的另一端，耗尽型场效应管D7的源端连接至电阻R8的一端，耗尽型场效应管D7的栅端连接至电阻R8的另一端，耗尽型场效应管D8的源端连接至电阻R9的一端，耗尽型场效应管D8的栅端连接至电阻R9的另一端，耗尽型场效应管D9的源端连接至电阻R10的一端，耗尽型场效应管D9的栅端连接至电阻R10的另一端；耗尽型场效应管D6-D9的漏端均连接至地。
6.根据权利要5所述的基于差分结构的GaAs串并转换电路，其特征在于：
所述第1级至第N级锁存器电路分别包括第四负载、增强型场效应管E15-E20；输入信号D-驱动增强型场效应管E15的栅端，增强型场效应管E15的漏端输出信号经过增强型场效应管E19的源端和漏端去驱动第四负载；输入信号D+驱动增强型场效应管E18的栅端，增强型场效应管E18的漏端输出信号经过增强型场效应管E20的源端和漏端去驱动第四负载；输入使能信号LE驱动增强型场效应管E19和增强型场效应管E20的栅端；增强型场效应管E16的漏端连接至增强型场效应管E19的漏端，增强型场效应管E16的栅端连接至增强型场效应管E20的漏端，增强型场效应管E17的漏端连接至增强型场效应管E20的漏端，增强型场效应管E17的栅端连接至增强型场效应管E19的漏端；增强型场效应管E15-E18的源端连接至电源电压VEE；
其中，所述第四负载包含两个耗尽型场效应管D10和D11与两个电阻R11和R12，耗尽型场效应管D10的源端连接至电阻R11的一端，耗尽型场效应管D10的栅端连接至电阻R11的另一端，耗尽型场效应管D11的源端连接至电阻R12的一端，耗尽型场效应管D11的栅端连接至电阻R12的另一端；耗尽型场效应管D10-D11的漏端连接至地。
7.根据权利要6所述的基于差分结构的GaAs串并转换电路，其特征在于：所述第N级输出缓冲器电路BUF分别包括第五负载、第六负载、场效应管电路、增强型场效应管E21-E24；增强型场效应管E21的栅端连接至输入信号+，增强型场效应管E21的源端连接至电源电压VEE，增强型场效应管E21的漏端信号连接至第六负载负载以及场效应管电路；增强型场效应管E22的栅端连接至输入信号+，增强型场效应管E22的源端连接至电源电压VEE，增强型场效应管E22的漏端连接至场效应管电路；增强型场效应管E24的栅端连接至输入信号-，增强型场效应管E24的源端连接至电源电压VEE，增强型场效应管E24的漏端信号连接至第五负载和场效应管电路；增强型场效应管E23的栅端连接至输入信号-，增强型场效应管E23的源端连接至电源电压VEE，增强型场效应管E23的漏端连接至场效应管电路；
其中，场效应管电路包含耗尽型场效应管D14和D15，耗尽型场效应管D14的栅端连接至增强型场效应管E21的漏端，耗尽型场效应管D14的源端连接至增强型场效应管E22的漏端以及输出端O-，耗尽型场效应管D14的漏端连接至地，耗尽型场效应管D15的栅端连接至增强型场效应管E24的漏端，耗尽型场效应管D15的源端连接至增强型场效应管E23的漏端以及输出端O+，耗尽型场效应管D15的漏端连接至地；第五负载和第六负载分别包含耗尽型场效应管D12和电阻R13与耗尽型场效应管D13和电阻R14，耗尽型场效应管D12的源端连接电阻R13的一端，电阻R13的另一端则连接至耗尽型场效应管D12的栅端、增强型场效应管E21的漏端，耗尽型场效应管D12的漏端连接至地，耗尽型场效应管D13的源端连接电阻R14的一端，电阻R14的另一端则连接至耗尽型场效应管D13的栅端、增强型场效应管E24的漏端，耗尽型场效应管D13的漏端连接至地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051935.7A CN104682967B (zh) | 2015-01-30 | 2015-01-30 | 基于差分结构的GaAs逻辑单元及其串并转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051935.7A CN104682967B (zh) | 2015-01-30 | 2015-01-30 | 基于差分结构的GaAs逻辑单元及其串并转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104682967A true CN104682967A (zh) | 2015-06-03 |
| CN104682967B CN104682967B (zh) | 2018-12-14 |
Family
ID=53317622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510051935.7A Active CN104682967B (zh) | 2015-01-30 | 2015-01-30 | 基于差分结构的GaAs逻辑单元及其串并转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104682967B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107565976A (zh) * | 2017-08-11 | 2018-01-09 | 天津大学 | 用于并串转换的新型锁存器 |
| CN109802671A (zh) * | 2019-01-31 | 2019-05-24 | 康希通信科技（上海）有限公司 | 逻辑门电路 |
| CN110068800A (zh) * | 2019-05-23 | 2019-07-30 | 无锡国芯微电子系统有限公司 | 毫米波多通道多功能soc芯片 |
| CN110247651A (zh) * | 2019-07-05 | 2019-09-17 | 中国电子科技集团公司第二十四研究所 | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 |
| CN111682866A (zh) * | 2020-06-24 | 2020-09-18 | 天津中科海高微波技术有限公司 | 新型输出电流可调的GaAs开关驱动电路 |
| CN114567151A (zh) * | 2022-02-25 | 2022-05-31 | 中国电子科技集团公司第二十九研究所 | GaAs工艺驱动电路的改善方法、电路、开关、芯片 |
| WO2023125978A1 (zh) * | 2021-12-31 | 2023-07-06 | 深圳市晶准通信技术有限公司 | 逻辑电路、反相器、跟随器及复合逻辑电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611218B1 (en) * | 2002-01-09 | 2003-08-26 | Xilinx, Inc. | Transmitter with multiphase data combiner for parallel to serial data conversion |
| US7202706B1 (en) * | 2003-04-10 | 2007-04-10 | Pmc-Sierra, Inc. | Systems and methods for actively-peaked current-mode logic |
| CN102315852A (zh) * | 2011-05-03 | 2012-01-11 | 四川和芯微电子股份有限公司 | 并串数据转换电路及并串数据转换系统 |
| CN102916704A (zh) * | 2011-10-21 | 2013-02-06 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
| JP5425997B1 (ja) * | 2012-11-08 | 2014-02-26 | 日本電信電話株式会社 | 光トリガ型パラレルシリアル変換回路 |
-
2015
- 2015-01-30 CN CN201510051935.7A patent/CN104682967B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611218B1 (en) * | 2002-01-09 | 2003-08-26 | Xilinx, Inc. | Transmitter with multiphase data combiner for parallel to serial data conversion |
| US7202706B1 (en) * | 2003-04-10 | 2007-04-10 | Pmc-Sierra, Inc. | Systems and methods for actively-peaked current-mode logic |
| CN102315852A (zh) * | 2011-05-03 | 2012-01-11 | 四川和芯微电子股份有限公司 | 并串数据转换电路及并串数据转换系统 |
| CN102916704A (zh) * | 2011-10-21 | 2013-02-06 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
| JP5425997B1 (ja) * | 2012-11-08 | 2014-02-26 | 日本電信電話株式会社 | 光トリガ型パラレルシリアル変換回路 |
Non-Patent Citations (1)
| Title |
|---|
| S.KATSU等: ""A source coupled FET logic—A new current-mode approach to GaAs logics"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107565976A (zh) * | 2017-08-11 | 2018-01-09 | 天津大学 | 用于并串转换的新型锁存器 |
| CN109802671A (zh) * | 2019-01-31 | 2019-05-24 | 康希通信科技（上海）有限公司 | 逻辑门电路 |
| CN110068800A (zh) * | 2019-05-23 | 2019-07-30 | 无锡国芯微电子系统有限公司 | 毫米波多通道多功能soc芯片 |
| CN110247651A (zh) * | 2019-07-05 | 2019-09-17 | 中国电子科技集团公司第二十四研究所 | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 |
| CN110247651B (zh) * | 2019-07-05 | 2024-04-30 | 中国电子科技集团公司第二十四研究所 | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 |
| CN111682866A (zh) * | 2020-06-24 | 2020-09-18 | 天津中科海高微波技术有限公司 | 新型输出电流可调的GaAs开关驱动电路 |
| CN111682866B (zh) * | 2020-06-24 | 2024-02-09 | 天津中科海高微波技术有限公司 | 输出电流可调的GaAs开关驱动电路 |
| WO2023125978A1 (zh) * | 2021-12-31 | 2023-07-06 | 深圳市晶准通信技术有限公司 | 逻辑电路、反相器、跟随器及复合逻辑电路 |
| CN114567151A (zh) * | 2022-02-25 | 2022-05-31 | 中国电子科技集团公司第二十九研究所 | GaAs工艺驱动电路的改善方法、电路、开关、芯片 |
| CN114567151B (zh) * | 2022-02-25 | 2023-09-29 | 中国电子科技集团公司第二十九研究所 | GaAs工艺驱动电路的改善方法、电路、开关、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104682967B (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104682967A (zh) | 基于差分结构的GaAs逻辑单元及其串并转换电路 | |
| CN102611425B (zh) | 一种抗电源噪声干扰的高压侧栅极驱动电路 | |
| CN109905111A (zh) | 适用于GaN高速栅驱动电路的电平位移电路 | |
| CN104503652A (zh) | 触控驱动单元及其驱动方法、触控驱动电路 | |
| CN206164491U (zh) | 带模式切换功能的宽范围时间延迟电路 | |
| CN111525790A (zh) | 一种电荷泵电路 | |
| CN105720948B (zh) | 一种基于FinFET器件的时钟控制触发器 | |
| CN104617922B (zh) | 高速低功耗多阈值异步置位复位d型触发器 | |
| CN105720956A (zh) | 一种基于FinFET器件的双时钟控制触发器 | |
| CN102624378B (zh) | 一种低功耗多米诺三值文字运算电路 | |
| CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
| CN102420585A (zh) | 双边沿脉冲d触发器 | |
| CN103684423A (zh) | 可变的同步时钟分频电路 | |
| CN107528568A (zh) | 具有数据保持反馈回路的tspc触发器 | |
| CN110798201A (zh) | 一种高速耐压电平转换电路 | |
| CN103701435B (zh) | 一种采用浮栅mos管的脉冲d型触发器 | |
| CN104579251B (zh) | 一种门控时钟触发器 | |
| CN105958975B (zh) | 一种基于FinFET器件的脉冲型D触发器 | |
| CN202586924U (zh) | 一种抗电源噪声干扰的高压侧栅极驱动电路 | |
| CN106505995A (zh) | 一种基于FinFET器件的单轨电流模一位全加器 | |
| CN108462471A (zh) | 一种基于soi工艺的压控振荡器电路 | |
| CN202261207U (zh) | 死区增强保护高速互补开关驱动电路 | |
| CN111224644B (zh) | 一种低功耗的d触发器 | |
| CN203675066U (zh) | 采用浮栅mos管的脉冲d型触发器 | |
| Lee et al. | A PVT variation-tolerant static single-phase clocked dual-edge triggered flip-flop for aggressive voltage scaling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160706 Address after: 300451, Tianjin Binhai New Area, Tanggu new North Road, 4668, innovation and Innovation Park, 22-A, workshop 4, B angle -3 Applicant after: Tianjin Zhongke haigao Microwave Technology Co. Ltd. Address before: 300451, Tianjin Binhai New Area, Tanggu new North Road, 4668, innovation and Innovation Park, 22-A, workshop 4, B angle -3 Applicant before: Chen Pufeng |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |