DE3941531C2 - Bustreiberschaltung - Google Patents

Description

Die Erfindung betrifft eine Bustreiberschaltung gemäß dem Oberbegriff des Patentanspruchs 1.

Insbesondere findet die Erfindung Anwendung bei einem Multiplex- Bus, der in Zusammenhang mit einem Kraftfahrzeug betrieben wird.

Aus dem Aufsatz "Chrysler Collision Detection (C²D) - A Revolutionary Vehicle Network", SAE Technical Paper Series, Nr. 8 60 389, 24. bis 28. Februar 1986, von F. O. R. Miesterfeld, ist eine Bustreiberschaltung bekannt mit einem Zweidraht- Differenzbus, an dessen Drähten eine Stromquelle und eine Stromsenke derart angeschlossen sind, daß bei Anlegen einer logischen "0" angepaßte Quellen- und Senkenströme an die zwei Busdrähte abgegeben werden. Eine logische "1" bewirkt einen hohen Impedanzzustand auf beiden Busdrähten.

Der Erfindung liegt die Aufgabe zugrunde, eine Bustreiberschaltung anzugeben, die in integrierter CMOS- Schaltung ausgeführt werden kann und die Anpassung bzw. Übereinstimmung des Quellen- und Senkenstromes über einen breiten Buslast-Betriebsbereich aufrechterhalten kann, während Hochfrequenzsignale unterdrückt werden.

Diese Aufgabe wird gemäß der Erfindung gelöst durch eine Bustreiberschaltung mit den Merkmalen des Kennzeichens des Patentanspruchs 1.

Bevorzugte Weiterbildungen der erfindungsgemäßen Bustreiberschaltung sind in den Unteransprüchen gekennzeichnet.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigen

Fig. 1 ein Blockschaltbild einer repräsentativen Arbeitsumgebung gemäß dem Stand der Technik;

Fig. 2 ein Schema mit Einzelheiten der Buslast in der in Betracht kommenden Arbeitsumgebung und

Fig. 3 ein schematisches Schaltbild einer bevorzugten Ausführungsform der Erfindung zur Abgabe des Quellen- und Senkenstromes bei der Anwendung nach Fig. 2.

Die bevorzugte Ausführungsform der Erfindung ist besonders geeignet in der Betriebsumgebung eines Kraftfahrzeugs. Ein Ausschnitt eines derartigen Systems ist in Fig. 1 dargestellt. Die vorliegende Erfindung betrifft einen Teil des Differenz- Sender/Empfänger-Blocks, der die Schnittstelle zu dem seriellen Bus bildet, wobei der Bus aus Leitungen BUS+ und BUS- besteht und der gesamte Block Schaltungen sowohl zum Aussenden als auch Empfangen von Daten über den Bus enthält. Bei einem derartigen Systemaufbau werden zu dem Differenz-Sender/Empfänger geleitete Ausgangssignale mit digitalem Format dazu verwendet, die Stromquelle 1 und die Stromsenke 2 gleich und synchron zu treiben. Ausgeglichene Quellen- und Senkenströme erzeugen eine Spannung über dem äquivalenten Lastwiderstand R_L der Busleitungen. Die Vorspannungswiderstände R_BIAS ziehen beide Busleitungen auf einen Nennwert von 2,5 V, wenn alle den Bus treibenden Stromgeneratoren abgeschaltet sind.

Der Differenz-Sender/Empfänger und zugeordnete Buselemente sind ferner in größerer Einzelheit in Fig. 2 gezeigt. Zahlreiche Widerstands- und Kapazitätselemente stellen die äquivalente Last des Bus dar und bestätigen das Erfordernis für eine Symmetrie und eine Synchronisation beim Betrieb der Stromquelle 1 und der Stromsenke 2.

Die schematische Darstellung in Fig. 3 entspricht dem Sender 3 des kombinierten Senders/Empfängers gemäß Fig. 2. Die Stromquelle 1 und die Stromsenke 2 sind entsprechend mit der hohen bzw. niedrigen Versorgungsspannung verbunden. Treiberstrom-Ausgangssignale an den "+"- und "-"-Knoten des Senders sprechen auf DATA/-Signale in digitalem Format an.

Der angepaßte Stromquellentreiber für den seriellen Bus gemäß Fig. 3 ist so ausgestaltet, daß er eine Übereinstimmung der Strompegel in den komplementären Stromquellen gewährleistet, daß er den Betrieb der Quellen synchronisiert, daß er die Stromänderungsrate zur Begrenzung hochfrequenter Strahlung kontrolliert und Störleckströme auf den Busleitungen im Falle vermeidet, daß die Schaltungsmasse verlorengeht. Die Realisierung dieser Merkmale mittels elektronischer Vorrichtungen wird im einzelnen erläutert.

Die Stromquelle für die "+"-Seite des Bus wird durch einen p- Kanal-Transistor 4 dargestellt, während die komplementäre Stromsenke mit der "-"-Seite des Busses durch einen n-Kanal- Transistor 6 dargestellt wird. Die Gate-Elektrodenspannung am Transistor 4 wird in Übereinstimmung gebracht bezüglich der Größe mit derjenigen an der Gate-Elektrode eines dimensionsmäßig passend ausgesuchten Stromspiegel-Bezugstransistors 7, der zueinander passende Ströme in den zu der Stromspiegel-Schaltung verbundenen Transistoren 4 und 7 erzeugt. In gleicher Weise stimmt die Größe des durch den Transistor 6 fließenden Stromes mit der Größe des Stromes durch einen dimensionsmäßig passend ausgesuchten Stromspiegel-Bezugstransistor 8 überein. Widerstände 9 und 11 sowie Widerstände 12 und 13 sind paarweise zueinander passend ausgesucht, und ihre Funktion wird nachstehend beschrieben. Somit wird der von dem Anschluß V_CC durch die Reihenschaltung aus Widerstand 9, Spiegeltransistor 7, Schaltertransistor 14, Widerstand 16, Spiegeltransistor 8 und Widerstand 12 fließende Strom identisch wiedergegeben in dem als Spiegelschaltung geschalteten Quellentransistor 4 und dem als Spiegelschaltung geschalteten Senkentransistor 6.

Der Schalttransistor 14 dient dazu, selektiv den Bezugsstrom zu aktivieren, wobei er synchron die Aktivierung oder Deaktivierung von Strom in dem Quellentransistor 4 und dem Stromsenkentransistor 6 selektiv erzeugt. Der Widerstand 16 dient dazu, die Größe des Stroms im Bezugszweig einzustellen. Auch die Widerstände 9 und 12 beeinflussen die Größe des Bezugsstroms, jedoch in erheblich geringerer Weise. Der p-Kanal- Transistor 17 und der n-Kanal-Transistor 18 werden gleichzeitig bald nach der Abschaltung des Schalttransistors 14 aktiviert, um zu gewährleisten, daß der Stromquellentransistor 4 und der Stromsenkentransistor 6 vollständig deaktiviert werden, wenn sich der Bezugszweigstrom in einem AUS-Zustand befindet. Aufgrund eines derartigen Aufbaus wird der an die "+"-Leitung des Busses gelegte Quellenstrom dem Senkenstrom, der aus der "-"-Leitung des Busses gezogen wird, in Größe und in zeitlicher Synchronisation angepaßt.

Das passend ausgewählte Paar von Widerständen 9 und 11, die mit den entsprechenden Source-Elektroden der p-Kanal-Transistoren 7 und 4 verbunden sind, kompensieren Modulationseffekte, die auf die Transistorkanallänge zurückgehen. Im Falle des Stromquellentransistors 4 wächst die effektive Kanallänge, wenn sich die Spannung über dem Transistor aufgrund der Busbelastung verringert. Eine derartige Vergrößerung der effektiven Kanallänge verursacht einen entsprechenden Abfall in der Größe des Stromes, der dem Bus zugeführt wird. Der Reihenwiderstand 11 erzeugt eine effektive Vergrößerung des Potentials an der Source-Elektrode des Transistors 4. Unter der Annahme, daß der Transistor 4 in Spiegelschaltung mit seinem Bezugstransistor 7 verbunden ist, der keiner Strommodulation unterliegt, dient die versetzende Source-Elektrodenspannung dazu, Stromänderungen auf ein Minimum zu reduzieren, die Kanalmodulationseffekten in Transistor 4 zuzuordnen sind. Die gleiche Kompensationskonfiguration wird für den n-Kanal- Stromsenkentransistor 6 verwendet, wobei die passend ausgewählten Widerstände 12 und 13 derart ausgewählt werden, um den Kanalmodulationseffekt in dem n-Kanal-Transistor 6 zu versetzen.

Die Schaltung in Fig. 3 umfaßt eine Gruppe von fünf p-Kanal- Transistoren 19, 21, 22, 23 und 24, die zur Bildung eines Spannungsteilers in Reihe geschaltet sind. Der Spannungsteiler erstellt eine Vorspannung am Knoten 26 annähernd zwei Schwellenwerte unterhalb der Versorgungsspannung V_CC. Die Vorspannung bringt den Knoten 27 in die Nähe des Schwellenwertes des Schalttransistors 14, wenn dieser deaktiviert ist. Die Vorspannung dient dazu, Zeitverzögerungen zwischen dem DATA/- Signal und des damit in Beziehung stehenden Beginns des Bezugsstromflusses durch den Transistor 14 und der Aktivierung der Stromquellen- und Stromsenken-Transistoren 4 und 6 auf ein Minimum zu reduzieren. Die Vorspannung wird über einen p-Kanal- Transistor 28 zugeführt. Es ist zu beachten, daß jeglicher Leckstrom durch den Transistor 14, der einer derartigen Vorspannung zuzurechnen ist, über die Transistoren 17 und 18 um die Spiegeltransistoren 7 und 8 des Bezugszweiges herumgeleitet wird.

Transistoren 29 und 31 ziehen den Knoten 27 in Richtung auf die Versorgungsspannung V_CC oder Massepotential, und zwar mit einer Rate, die durch die RC-Zeitkonstante eines Widerstands 32 und eines Kondensators 33 definiert wird. Es ist zu beachten, daß der Vorspanntransistor 28 und der Transistor 31 abwechselnd, jedoch synchron mit dem Signal DATA an einem Knoten 34 arbeiten. Das DATA/-Signal hat auch teil an der Steuerung des Transistors 29 als Folge einer logischen Kombination in einem ODER-Glied 36 mit dem Rückkopplungssignal eines Schmitt- Triggers 37. Der Schmitt-Trigger 37 spricht auf die über das RC- Glied verzögerte Spannung am Knoten 27 an.

Ein Nund-Glied 38 kombiniert das Ausgangssignal des Schmitt- Triggers 37 mit dem DATA/-Signal zur Erzeugung der leitenden Zustände der Ableittransistoren 17 und 18. Bei einer derartigen Anordnung werden die Transistoren 17 und 18 durchgeschaltet, wenn das DATA/-Signal auf aktivem, hohem Wert ist und die Spannung am Knoten 27 sich so weit der Versorgungsspannung V_CC genähert hat, daß der Schmitt-Trigger 37 angestoßen wird. In einer derartigen Situation sind die Stromquelle 4 und die Stromsenke 6 vollständig abgeschaltet. Geht das DATA/-Signal vom aktiven, hohen in einen relativ niedrigen Zustand über, dann schaltet das Nund-Glied 38 die Ableittransistoren 17 und 18 sofort ab. Diese unmittelbare Änderung bewirkt, daß sich der Bezugszweigstrom in Relation zu den RC-Zeitkonstanteneffekten an der Gate-Elektrode des Schalttransistors 14 erhöht.

Sollte die Erdung der Schaltung verlorengehen, dann wird das Potential des Busses negativ bezüglich aller Schaltungspotentiale. In der Schaltung gemäß Fig. 3 werden Transistoren 39 und 41 abgeschaltet, soweit nicht das "-"-Buspotential sich zumindest einen Schwellenwert über dem Erd- oder Massepotential der Schaltung befindet. Somit deaktiviert der Verlust des Erdungszustandes die Transistoren 39 und 41. Auch der Stromquellentransistor 4 ist bei einem Verlust des Erdungszustands abgeschaltet, da ein entsprechendes Treiberpotential an der Gate-Elektrode fehlt. Somit deaktiviert die Schaltung des Ausführungsbeispiels während des Fehlens der Erdung sowohl den Stromquellen- als auch den Stromsenken- Treiberpfad vom Bus. Diese Entkopplung gewährleistet, daß durch die Schaltung keine Leckströme aufgrund eines derartigen Fehlers in einer der seriellen Busleitungen entstehen.

Die Arbeitsweise der Schaltung wird am besten verständlich, wenn man die zwei kontinuierlichen Zustände und die beiden Übergänge zwischen diesen betrachtet. Wählt man als Startpunkt den stetigen Zustand, während dem das DATA/-Signal auf einem aktiven, hohen Wert ist, dann befindet sich der Knoten 27 auf hohem Wert, der Schalttransistor 14 ist abgeschaltet und das Transistorpaar 17, 18 deaktiviert vollständig sowohl die Stromquellen- als auch die Stromsenkenfunktion der Schaltung. Gleichzeitig ist der Transistor 28 aktiv und läßt die Vorspannung von dem p-Kanal-Spannungsteiler zum Knoten 27 durch. Der Übergang des DATA/-Signals vom hohen Zustand zu einem niedrigen Zustand schaltet sofort die Transistoren 17, 18 und 28 ab, während gleichzeitig der Transistor 31 über das Nund- Glied 38 und den Knoten 34 aktiviert wird. Der Transistor 31 zieht das Potential am Knoten 27 in Richtung Massepotential mit einer Rate, die durch die Zeitkonstante des Widerstands 32 und des Kondensators 33 bestimmt wird, wobei die Werte der Elemente 32 und 33 vom Entwickler derart gewählt werden, daß Hochfrequenzsignale vom Bus minimiert werden. Wenn die Spannung am Knoten 27 unter den Schwellenwert des Schmitt-Triggers 37 absinkt, schaltet das Signal des Schmitt-Triggers 37 zum Oder- Glied 36 und zum Nund-Glied 38 auf niedrigen Wert. Die Ausgangssignale der Glieder 36 und 38 ändern sich nicht. Bald nach dem Hoch-zu-Niedrig-Übergang des DATA/-Signals wird der Knoten 27 auf ein ausreichend niedriges Potential gezogen, um den Schalttransistor 14 zu aktivieren und einen Bezugszweigstrom durch die Spiegeltransistoren 7 und 8 zu erzeugen. Der stetige Zustand für das niedrige DATA/-Signal ergibt sich, wenn das Potential am Knoten 27 Massepotential erreicht und der Schalttransistor 14 voll aktiviert wird.

Der andere Übergang, bei dem das DATA/-Signal vom niedrigen Pegel zum hohen Pegel wechselt, erzeugt eine unmittelbare Abschaltung des Transistors 31, eine gleichzeitige Aktivierung der Transistoren 28, 29 und ein Heraufziehen des Potentials am Knoten 27 in Richtung zur Versorgungsspannung V_CC. Das Vorhandensein des Schmitt-Triggers 37 zwischen dem Knoten 27 und dem Nund-Glied 38 verzögert die Aktivierung der Ableittransistoren 17 und 18, bis die Spannung am Knoten 27 auf einen Wert gestiegen ist, bei dem der Schalttransistor 14 abgeschaltet wird. Wie beim anderen Übergang wird die Änderungsrate der Spannung am Knoten 27 durch die RC- Zeitkonstante des Widerstands 32 und des Kondensators 33 bestimmt. Wenn die Spannung am Knoten 27 den Schmitt-Trigger 37 auf einen hohen Ausgangszustand schaltet, dann aktiviert das Nund-Glied 38 die Ableittransistoren 17 und 18, wodurch der Stromquellentransistor 4 und der Stromsenkentransistor 6 vollständig deaktiviert werden. Das Oder-Glied 36 spricht auf das Ausgangssignal des Schmitt-Triggers 37 unter Abschaltung des Transistors 29 an, so daß die Vorspannung am Knoten 27 für den stetigen Zustand hiernach durch den Knoten 26 des Spannungsteilers erzeugt wird.

Andere Systemfunktionen wie eine Override-(Vorrang) und Bus Wakeup-(Busaktivierungs)Signalfunktion können ohne weiteres in die Schaltung der Fig. 3 integriert werden. Beispielsweise können die Ableittransistoren 17 und 18 direkt getrieben werden, um die Stromquellen- und Senkenfunktion zu deaktivieren, ohne daß auf den DATA/-Zustand Rücksicht genommen wird und ohne daß die Zustandswechsel am Knoten 27 umgestoßen werden. Ein niedriges DATA/-Bus-Wakeup-Signal kann durch Aktivierung der Stromquelle erzeugt werden, um die "+"-Leitung des Bus zu treiben, während die Stromsenkenfunktion unter Verwendung des Transistors 18 deaktiviert wird.

Die angepaßte Stromquellentreiberschaltung für den seriellen Bus gemäß Fig. 3 bewirkt somit einen zeitsynchronen Betrieb von Stromquellen- und Stromsenkenelementen, eine Anpassung der Quellen- und Senkenstrompegel bei minimaler Fortpflanzungsverzögerung. Sie hat ferner die Eigenschaft, bei Verlust der Erdung der integrierten Schaltung, diese zu isolieren und die Änderungsrate des Stromes für optimale HF- Unterdrückung zu steuern. Vor allem bietet sie exakt angepaßte Werte des Quellen- und Senkenstromes über einen breiten Betriebsbereich der Busbelastung.

Somit bietet die Treiberschaltung für den seriellen Bus des bevorzugten Ausführungsbeispiels ein Paar von Stromquellen, die sowohl bezüglich der Stromgröße als auch der Synchronisation während der Aktivierung und Deaktivierung angepaßt sind. Die erste Stromquelle treibt die hohe Seite der Busleitung unter Verwendung der Versorgungsspannung, während die zweite Stromquelle als Senke für die niedrige Busleitungsseite wirkt und dabei die Leitung in Richtung Massepotential zieht.

Die den seriellen Bus treibenden Quellen- und Senkenströme werden koinzident zu dem Bezugsstromzweig aktiviert. Die Änderungsrate des Bezugsstroms wird zur Unterdrückung von HF-Strahlungen des Busses begrenzt durch die Verwendung einer RC-Schaltung zwischen dem digitalen Eingangssignal und dem Transistor, der den Bezugsstrom durchschaltet. Durch Vorspannen des Bezugsspannungs-Steuertransistors bis in die Nähe des Leitungspegels werden Schaltverzögerungen minimiert, während Vorrichtungen, die die Spannung rasch auf den Wert der Versorgungsspannung bzw. auf Masse ziehen, aktiviert werden, die parallel zu den entsprechenden Bezugszweig-Stromspiegeltransistoren liegen, wodurch Leckströme vermieden werden. Die Stromquellen enthalten auch Elemente, die im Falle des Verlusts der Erdung gesperrt werden.

Claims (8)

1. Bustreiberschaltung zum Treiben eines Busses mit einer ersten und einer zweiten Busleitung, mit einer Eingangsschaltung zum Empfangen eines Eingangsdatensignals und einer ersten und zweiten Stromquelle, die mit der ersten bzw. zweiten Busleitung gekoppelt sind, dadurch gekennzeichnet, daß
die erste Stromquelle eine erste Stromspiegelschaltung aufweist mit einem ersten Bezugstransistor (4), der an die erste Busleitung angeschlossen ist,
daß die zweite Stromquelle eine zweite Stromspiegelschaltung aufweist, mit einem zweiten Bezugstransistor (8) und einem zweiten Stromquellentransistor (6), der an die zweite Busleitung angeschlossen ist,
daß eine Schaltvorrichtung (14) zwischen den ersten und zweiten Bezugstransistor (7, 8) geschaltet ist,
daß ein erster und zweiter Überbrückungs-Transistor (17, 18) parallel zur ersten bzw. zweiten Stromspiegelschaltung gelegt sind,
daß eine logische Schaltung (36, 37, 38) vorgesehen ist, die das Eingangsdatensignal empfängt und die Schaltvorrichtung (14) und den ersten und zweiten Überbrückungs-Transistor (17, 18) steuert, und
daß ein Zeitglied (32, 33) vorgesehen ist, das mit der logischen Schaltung (36, 37, 38) und der Schaltvorrichtung (14) verbunden ist, wobei unter Ansprechen auf einen Pegelübergang in einer ersten Richtung in dem Eingangsdatensignal der erste und zweite Überbrückungs-Transistor (17, 18) sofort gesperrt werden, wonach die Schaltvorrichtung (14) leitend wird, um die Stromquellen zu aktivieren, und unter Ansprechen auf einen Pegelübergang in einer zweiten Richtung in dem Eingangsdatensignal die Schaltvorrichtung (14) gesperrt wird, wonach der erste und zweite Überbrückungs-Transistor (17, 18) leitend geschaltet werden, um die Stromquellen zu desaktivieren.

2. Bustreiberschaltung nach Anspruch 1 , dadurch gekennzeichnet, daß die logische Schaltung (36, 37, 38) eine Verzögerungsvorrichtung (37) aufweist, die zwischen das Zeitglied (32, 33) und Eingänge einer ersten und einer zweiten Torvorrichtung (36, 38) geschaltet ist, an die auch von dem Datensignal abhängige Signale angelegt sind, wobei die erste Torvorrichtung (36) das Zeitglied und die zweite Torvorrichtung (38) den ersten und zweiten Überbrückungs- Transistor (17, 18) steuern.

3. Bustreiberschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Verzögerungseinrichtung als Schmitt-Triggerschaltung (37) realisiert ist, die das Durchschalten des ersten und zweiten Überbrückungs- Transistors (17, 18) bis nach dem Abschalten der Schaltvorrichtung (14) unter Steuerung des Zeitglieds (32, 31) verzögern kann.

4. Bustreiberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Bezugstransistor (7) und der erste Stromquellentransistor (4) dimensionsmäßig angepaßte p-Kanal-Transistoren und der zweite Bezugstransistor (8) und zweite Stromquellentransistor (6) dimensional angepaßte n-Kanal- Transistoren sind.

5. Bustreiberschaltung nach Anspruch 4, dadurch gekennzeichnet, daß erste und zweite angepaßte Widerstände (9, 11) zwischen eine erste Versorgungsklemme und den ersten Bezugstransistor (7) bzw. den ersten Stromquellentransistor (4) geschaltet sind und daß dritte und vierte angepaßte Widerstände (17, 13) zwischen eine zweite Versorgungsklemme und den zweiten Bezugstransistor (8) bzw. den zweiten Stromquellentransistor (6) geschaltet sind.

6. Bustreiberschaltung nach Anspruch 5, gekennzeichnet durch eine Abschaltvorrichtung (39, 41) zum Feststellen, ob die Schaltung an der zweiten Busleitung im Bereich des zweiten Spannungsversorgungspegels ist, worauf der Stromfluß durch den zweiten Stromquellentransistor (6) unterbrochen wird.

7. Bustreiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltvorrichtung einen Schalttransistor (14) aufweist, der in Reihe mit einem Widerstandselement (16) geschaltet ist.

8. Bustreiberschaltung nach Anspruch 7, gekennzeichnet durch schaltbare Vorspannungsvorrichtungen (19-24, 28, 29, 31) zum Vorspannen des Schalttransistors (14) für ein möglichst verzögerungsfreies Ansprechen desselben auf das Eingangsdatensignal.