KR20090086467A - 신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트 - Google Patents

신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트 Download PDF

Info

Publication number
KR20090086467A
KR20090086467A KR1020097014009A KR20097014009A KR20090086467A KR 20090086467 A KR20090086467 A KR 20090086467A KR 1020097014009 A KR1020097014009 A KR 1020097014009A KR 20097014009 A KR20097014009 A KR 20097014009A KR 20090086467 A KR20090086467 A KR 20090086467A
Authority
KR
South Korea
Prior art keywords
edge
high frequency
frequency interference
signals
signal
Prior art date
Application number
KR1020097014009A
Other languages
English (en)
Inventor
프레드 리버만
악셀 판빗츠
Original Assignee
아트멜 게르마니 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아트멜 게르마니 게엠베하 filed Critical 아트멜 게르마니 게엠베하
Publication of KR20090086467A publication Critical patent/KR20090086467A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)
  • Small-Scale Networks (AREA)
  • Logic Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명은 버스 시스템을 위한 송신기/수신기 컴포넌트, 그리고 신호의 에지 형성을 위한 방법에 대한 것이다.
버스 시스템을 위한 송신기/수신기 컴포넌트(TR)는 버스 시스템의 버스 라인(BL)과 기준 전위(GND) 사이에 루핑되고 버스 라인(BL)상에 신호들(UBL)을 출력하는 데에 사용되는 구동 트랜지스터(T1)와, 구동 트랜지스터(T1)에 대한 제어 유닛(AE)과, 버스 시스템의 버스 라인(BL)상에서 고주파 간섭 레벨을 검출하도록 구성되는 고주파 간섭 검출기(HFD)를 포함하며, 제어 유닛(AE)은 버스 라인(BL)상의 고주파 간섭 레벨이 증가할 때, 출력 신호들(UBL)의 에지 경사도를 증가시키고, 버스 라인(BL)상의 고주파 간섭 레벨이 감소할 때, 출력 신호들(UBL)의 에지 경사도를 감소시키도록, 검출된 고주파 간섭 레벨에 따라, 구동 트랜지스터(T1)를 제어하도록 구성된다. 예를 들면, 버스 시스템에 대해 사용된다.
신호의 에지, 고주파 간섭 검출기, 간섭 레벨, 에지 경사도, 송신기/수신기

Description

신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트{METHOD FOR FORMING THE EDGES OF SIGNALS AND EMITTER/RECEIVER MODULE FOR A BUS SYSTEM}
본 발명은 신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트에 관한 것이다.
고주파 간섭 방사를 감소시키기 위한 비차폐 버스 시스템에서는, 신호 송신에 사용되는 송신기/수신기 컴포넌트에 의해서 송신할 신호의 에지를 형성한다. 송신기/수신기 컴포넌트는 송수신기 또는 버스 구동기라고도 불린다. 버스로 출력되는 신호의 에지 경사도(edge steepness)가 감소될 때, 신호에 의한 간섭 방사도 그에 따라 감소된다.
그러나, 에지 경사도가 낮은 경우, 결합된 고주파 간섭 신호에 대한 감도가 상승한다. 그 이유는, 한편으로, 고주파 간섭의 존재시 느린 신호 에지의 경우에, 논리 레벨에 할당된 신호 임계치가 느린 상승 또는 하강으로 반복적으로 초과 또는 언더런(underrun)하므로, 신호 수신기가 상이한 논리 레벨들 사이에서 반복적으로 스위칭할 수 있다는 것이다. 또 다른 이유는, 송신기/수신기 컴포넌트의 에지 형성 회로의 간섭 감도이다.
본 발명의 목적은 버스 시스템의 버스 라인으로 출력되는 신호의 에지 형성을 위한 방법과, 버스 시스템을 위한 송신기/수신기 컴포넌트를 제공하는 것이며, 상기 방법은 높은 버스 시스템 간섭 내성(interference immunity)을 보장한다.
본 발명은 청구항 1의 특징을 가진 신호 에지 형성 방법과, 청구항 10의 특징을 가진 송신기/수신기 컴포넌트에 의해 목적을 달성한다.
버스 시스템의 버스 라인으로 출력되는 신호들의 에지 형성을 위한 방법은, 버스 시스템의 버스 라인상에서 고주파(HF) 간섭 레벨을 검출하는 단계와, 버스 라인상의 고주파 간섭 레벨이 증가할 때, 출력 신호들의 에지 경사도를 증가시키는 단계와, 버스 라인상의 고주파 간섭 레벨이 감소할 때, 출력 신호들의 에지 경사도를 감소시키는 단계를 포함한다. HF 간섭 레벨 또는 HF 간섭의 존재시에, 에지 경사도는 본 발명에 따라 증가하고, 그 결과로 신호 에지의 지속기간이 감소하므로, 신호들 또는 신호 에지의 수신기에서의 다수의 스위칭이 금지되거나 또는 감소된다.
방법의 발전으로, 에지 경사도는 버스 라인상의 HF 간섭 레벨의 증가와 함께 연속적으로 증가한다. 이 때문에, 예를 들면, 버스 라인상에 신호들을 출력하는 데에 사용되는 구동 트랜지스터의 게이트 단자에 대한 제어 전류가 HF 간섭 레벨의 증가와 함께 연속적으로 증가하고, 그 결과로 상기 트랜지스터는 턴온 상태와 블로킹 상태 사이에서 보다 신속하게 또는 크게 스위칭될 수 있다. 이와 달리, HF 간섭 레벨이 적어도 하나의 제1 고주파 간섭 레벨 임계치를 초과할 때, 에지 경사도가 제1 에지 경사도 값으로부터 적어도 하나의 제2 에지 경사도 값으로 계단식으로(stepwise) 증가한다.
방법의 발전으로, HF 간섭 레벨을 검출하기 위하여, 500 kHz 내지 5 GHz, 바람직하게는 900 kHz 내지 3 GHz, 특히 바람직하게는 1 MHz 내지 1 GHz인 주파수 범위내의 간섭 신호들의 주파수를 고려한다.
방법의 발전으로, HF 간섭 레벨을 검출하는 것은 버스 라인상에 존재하는 고주파 간섭 신호들을 정류(rectification)하는 것을 포함한다. 바람직하게, HF 간섭 레벨을 검출하는 것은 정류된 고주파 간섭 신호들을 필터링하는 것으로, 특히 정류된 고주파 간섭 신호들로부터 평균을 형성하는 것을 더 포함한다. 이와 같이 HF 간섭 레벨을 확실히 검출할 수 있다.
방법의 발전으로, 신호들의 에지 경사도를 증가시키는 경우, 신호들의 수신기에서 상승 신호 에지 및/또는 하강 신호 에지를 불변 시점에서 수신할 수 있도록 하는 시간 주기만큼 상승 신호 에지 및/또는 하강 신호 에지를 지연시킨다. 환언하면, 수신기가 에지 경사도의 변동을 주목하지 않는 시간 주기를 설정한다. 에지 경사도의 증가와 함께 신호가 지연되지 않을 경우, 수신기에서 레벨 변동을 일찍 검출하고, 결과적으로 아마도 버스 시스템의 타이밍 사양을 위반하게 된다. 이것은 신호 에지를 지연시킴으로써 효과적으로 방지된다, 에지 경사도가 감소하는 경우, HF 간섭 레벨이 감소하므로, 이에 따라 지연 시간 주기가 다시 감소한다. 여기서 예를 들면, 신호들의 에지 경사도의 증가와 함께, 상승 신호 에지 및/또는 하강 신호 에지를 시간 주기만큼 지연시킴으로써, 에지 경사도가 증가된 신호 에지가 에지 경사도가 정상인 신호의 신호 에지와 동시에 논리 레벨에 할당된 임계치에 도달한다.
방법의 발전으로, 버스 시스템은 LIN(Local Interconnect Network) 버스 시스템이다. 이 시스템의 속성 및 사양에 관해서는 관련 표준 및 관련 문헌을 참조한다.
버스 시스템을 위한 본 발명의 송신기/수신기 컴포넌트는 버스 시스템의 버스 라인과 기준 전위 사이에 루핑(loop)되고 버스 라인상에 신호들을 출력하는 데에 사용되는 구동 트랜지스터(driver transistor)와, 구동 트랜지스터에 대한 제어 유닛과, 고주파 간섭 검출기를 포함한다. 고주파 간섭 검출기는 버스 시스템의 버스 라인상에서 고주파 간섭 레벨을 검출하도록 구성된다, 제어 유닛은, 버스 라인상의 고주파 간섭 레벨이 증가할 때, 출력 신호들의 에지 경사도를 증가시키고, 버스 라인상의 고주파 간섭 레벨이 감소할 때, 출력 신호들의 에지 경사도를 감소시키도록, 검출된 고주파 간섭 레벨에 따라, 구동 트랜지스터를 제어하도록 구성된다.
송신기/수신기 컴포넌트의 발전으로, 공급 전압과 구동 트랜지스터의 게이트 단자 사이에 루핑되는 제1 제어가능 전류원과, 구동 트랜지스터의 게이트 단자와 기준 전위 사이에 루핑되는 제2 제어가능 전류원이 제공된다. 이들 제어가능 전류원은 구동 트랜지스터의 게이트 전극의 규정된 충전 또는 방전에 사용되고, 결과적으로 예를 들면 HF 간섭없는 동작 모드에서 원하는 에지 형태를 얻을 수 있다. 제1 및 제2 제어가능 전류원은 제어 유닛의 일부일 수 있고, 그리고/또는 제어 유닛으로부터 분리되어 상기 유닛에 의해서만 제어되도록 구성될 수 있다. 구동 트랜지스터의 게이트 단자와 제1 제어가능 전류원 및 제2 제어가능 전류원 사이에는 바람직하게는 간섭 억제를 위한 필터, 특히 저역 필터가 루핑된다. 필터는 버스 라인상의 간섭이 제어가능 전류원의 기능에 영향을 주지 않도록 하는데, 그 이유는 필터가 간섭을 억제하기 때문이다.
송신기/수신기 컴포넌트의 발전으로, 상기 컴포넌트는 공급 전압과 구동 트랜지스터의 게이트 단자 사이에 루핑되는 제3 제어가능 전류원과, 구동 트랜지스터의 게이트 단자와 기준 전위 사이에 루핑되는 제4 제어가능 전류원을 포함하는데, 이 경우, 제3 제어가능 전류원과 제4 제어가능 전류원은 출력 신호들의 에지 경사도를 변경시키기 위하여 제어 유닛에 의해 제어된다. 여기서 예를 들면, 제1 및 제2 제어가능 전류원은 HF 간섭없는 동작 모드를 구현할 수 있고, 이 경우, HF 간섭이 검출된다면 에지 경사도를 증가시키기 위하여, 제1 및 제2 전류원에 병렬로 제3 및 제4 전류원을 제공한다.
송신기/수신기 컴포넌트의 발전으로, 상기 컴포넌트는, 신호들의 에지 경사도를 증가시키는 경우, 신호들의 수신기에서 상승 신호 에지 및/또는 하강 신호 에지를 불변 시점에서 수신할 수 있도록 하는 시간 주기만큼 상승 신호 에지 및/또는 하강 신호 에지를 지연시키도록 구성되는 지연 유닛을 포함한다. 바람직하게는, 지연 유닛은 에지 경사도의 증가와 함께, 상승 신호 에지 및/또는 하강 신호 에지를 시간 주기만큼 지연시킴으로써, 에지 경사도가 증가된 신호 에지가 에지 경사도가 정상인 신호의 신호 에지와 동시에 논리 레벨에 할당된 임계치에 도달하도록 구성된다.
송신기/수신기 컴포넌트의 발전으로, 고주파 간섭 검출기는 버스 라인상에 존재하는 고주파 간섭 신호들을 정류하는 정류기를 포함한다. 바람직하게, 고주파 간섭 검출기는 정류된 고주파 간섭 신호들을 필터링하는 필터를 포함한다. 바람직하게, 필터는 정류된 고주파 간섭 신호들로부터 평균을 형성하는 평균화기(averager)를 포함한다.
버스 시스템은 바람직하게 LIN 버스 시스템이고, 송신기/수신기 컴포넌트는 LIN 버스 구동기 또는 LIN 송수신기를 형성한다.
본 발명은 도면을 참조하여 아래에 후술할 것이다. 여기서 도면은 개략적으로 도시된다.
도 1은 LIN 버스 시스템을 위한 송신기/수신기 컴포넌트의 회로도.
도 2는 도 1의 송신기/수신기에 의해 생성된 신호들의 곡선을 도시하는 도면.
도 3은 도 1의 송신기/수신기의 고주파 간섭 검출기의 회로도.
도 1은 LIN 버스 시스템을 위한 송신기/수신기 컴포넌트(TR)의 회로도를 도시한다. 송신기/수신기 컴포넌트(TR)는 버스 시스템의 버스 라인(BL)과 기준 전위(GND) 사이의 역극성 보호 다이오드(D1)와 직렬로 통상적으로 루핑되며 버스 라인(BL)상에 신호들을 출력하는 데에 사용되는 MOS 구동 트랜지스터(T1)를 포함한 다. 도시된 소자(D1 및 T1) 이외에, 도시되지 않은 다른 소자들은 필요한 경우에 제공될 수 있다. LIN 버스 사양 및 관련 문헌도 본원에 참조될 수 있다.
도시된 송신기/수신기 컴포넌트(TR)의 경우, 명료성을 위해, 본 발명의 송신 경로만을 도시한다. 수신 경로는 종래 방식으로 구현될 수 있다.
송신기/수신기 컴포넌트(TR)는 예를 들면 (도시되지 않은) 마이크로컨트롤러의 포트가 접속되는 입력 단자(TX)를 포함한다. 입력 단자(TX)에 인가되는 신호는 송신기/수신기 컴포넌트(TR)를 통해 LIN 버스로 출력된다.
제어 유닛(AE)은 구동 트랜지스터(T1)를 제어하는 데에 사용된다. 제어 유닛(AE)은, 버스 라인(BL)상의 고주파 간섭 레벨이 증가할 때, 구동 트랜지스터(T1)에 의해 생성된 신호들의 에지 경사도를 증가시키고, 버스 라인(BL)상의 고주파 간섭 레벨이 감소할 때, 그 생성된 신호들의 에지 경사도를 감소시키도록, 버스 라인(BL)상에 검출된 고주파 간섭 레벨에 따라, 구동 트랜지스터(T1)를 제어하도록 구성된다.
이 때문에, 제어 유닛(AE)은 버스 시스템의 버스 라인(BL)상에서 고주파 간섭 레벨을 검출하도록 구성되는 고주파 간섭 검출기(HFD : high-frequency interference detector)를 포함한다. 고주파 간섭 검출기(HFD)는 도 1에 도시된 예시적 실시예에서는 제어 유닛(AE)의 일부로 도시되지만, 또한 상기 제어 유닛으로부터 분리되어 배치될 수 있다.
제어 유닛(AE)은 공급 전압(VCC)과 구동 트랜지스터(T1)의 게이트 단자 사이에 직렬로 루핑되는 제1 제어가능 전류원(SQ1), 제1 스위칭 수단(S1) 및 저역 필 터(TP)를 포함한다. 제2 제어가능 전류원(SQ2), 스위칭 수단(S2) 및 저역 필터(TP)는 구동 트랜지스터(T1)의 게이트 단자와 기준 전위(GND) 사이에 직렬로 루핑된다. 저역 필터(TP)는 트랜지스터(T1)를 통해, 특히 그것의 게이트-드레인 커패시터와 그것의 게이트 소스 커패시터를 통해 결합되는 버스 라인(BL)상의 고주파 간섭을 억제하는 데에 사용된다. 따라서, 저역 필터(TP)는 도시된 회로 구성, 특히 버스 라인(BL)상의 HF 간섭으로부터 소자(SQ1/S1 및 SQ2/S2)를 보호한다.
스위칭 수단(S1 및 S2)은 트랜지스터(T1)의 게이트 단자의 충전 처리 또는 방전 처리 동안에 트랜지스터(T1)의 게이트 단자로부터 전류원(SQ1 및 SQ2)을 분리시키는 데에 사용된다. 스위칭 수단(S1 및 S2)은 입력 단자(TX)에 인가되는 신호(UTX)에 따라 교대로 개방 또는 폐쇄되는데, 즉 충전 처리 경우에 스위칭 수단(S1)은 폐쇄되고 스위칭 수단(S2)은 개방되며, 방전 처리의 경우에는 스위칭 수단(S1)은 개방되고 스위칭 수단(S2)은 폐쇄되는데, 그 결과로, 트랜지스터(T1)의 게이트 단자로 전하가 전달되거나, 게이트 단자로부터 전하가 제거된다. 저 레벨로부터 고 레벨로 또는 고 레벨로부터 저 레벨로의 신호의 스위칭 처리 동안에 전류원(SQ1 및 SQ2)은 버스 라인(BL)으로 출력되는 신호의 원하는 에지 형태가 단지 최소 간섭 방사를 일으키도록 트랜지스터(T1)의 게이트 단자에 충전 또는 방전 전류를 제공한다. 이와 같이 생성 또는 출력된 신호의 에지 경사도는 이 경우에 비교적 낮다.
상당한 고주파 간섭 레벨의 경우에 신호의 에지 경사도를 증가시키기 위하여, 공급 전압(VCC)과 구동 트랜지스터(T1)의 게이트 단자 사이에 직렬로 루핑되는 제3 제어가능 전류원(SQ3) 및 스위칭 수단(S3)을 제공한다. 또한, 구동 트랜지스터(T1)의 게이트 단자와 기준 전위(GND) 사이에 루핑되는 스위칭 수단(S4) 및 제4 제어가능 전류원(SQ4)을 제공한다. 제3 제어가능 전류원(SQ3)과 제4 제어가능 전류원(SQ4)은 신호(US)에 의해서 출력 신호의 에지 경사도를 변경시키기 위하여 제어 유닛(AE)의 고주파 간섭 검출기(HFD)에 의해 제어되는데, 즉 전류원(SQ3 또는 SQ4)에 의해 공급되는 충전 또는 방전 전류의 전류 세기가 제어 신호(US)에 따라서 고주파 간섭 검출기(HFD)에 의해 검출되는 HF 간섭 레벨에 따라 증가 또는 감소된다.
스위칭 수단(S3 또는 S4)은 충전 또는 방전 처리 동안에 트랜지스터(T1)의 게이트 단자로부터 전류원(SQ3 또는 SQ4)을 분리시키기 위하여 스위칭 수단(S1 및 S2)과 유사하게 사용된다. 스위칭 수단(S3 및 S4)은 입력 단자(TX)에 인가되는 신호(UTX)에 따라 개방 또는 폐쇄되고, 이로써 스위칭 수단(S1 및 S2)과 관련하여 스위칭 수단(S3 및 S4)은 지연 방식으로 제어되는데, 그 이유는 지연 유닛(VE)이 입력 단자(TX)와 스위칭 수단(S3 및 S4) 사이에 루핑되기 때문이다.
지연 유닛(VE)은, 신호들의 에지 경사도를 증가시키는 경우, 수신기에서 상승 신호 에지 및 하강 신호 에지를 불변 시점에서 수신할 수 있도록 하는 시간 주기(tv1 또는 tv2)(도 2 참조)만큼 상승 신호 에지 및 하강 신호 에지를 지연시키는 데에 사용된다. 환언하면, 지연 유닛(VE)에 의해 생성된 시간 주기(tv1, tv2)는 수신기가 에지 경사도의 변동을 주목하지 않도록 설정된다. 에지 경사도 증가와 함께 신호가 지연되지 않을 경우, 수신기에서 레벨 변동을 일찍 검출하게 되고, 결 과적으로 아마도 시스템의 타이밍 사양을 위반하게 된다. 이것은 신호 에지를 지연시킴으로써 효과적으로 방지된다.
도시된 예시적 실시예에서, 상승 에지의 지연 시간 주기(tv1)는 하강 에지의 지연 시간 주기(tv2)와 다르다. 지연 시간 주기(tv1, tv2)는 HF 간섭 레벨에 따라 선택적으로 동적으로 설정될 수 있는데, 즉 HF 간섭 레벨의 감소로 인해 에지 경사도가 감소하는 경우에 그에 따라 지연 시간 주기(tv1, tv2)는 감소하고, HF 간섭 레벨의 증가로 인해 에지 경사도가 증가하는 경우에는 그에 따라 지연 시간 주기(tv1, tv2)는 증가한다. 지연 시간 주기(tv1, tv2)는 바람직하게는 일정하다.
고주파 간섭 검출기(HFD)가 버스 라인(BL)상의 상당한 HF 간섭 레벨을 검출한 경우, 검출기는 전류원(SQ3, SQ4)이 전류원(SQ1, SQ2)에 의해 공급되는 전류보다 확실히 높은 특정 전류를 공급하도록 전류원(SQ3, SQ4)을 제어한다. 이것은 지연 유닛(VE)에 의해 생성된 지연 시간 주기(tv1, tv2)의 붕괴 후에, 스위칭 수단(S3 또는 S4)이 폐쇄될 때, 트랜지스터(T1)의 게이트 단자가 보다 더 신속하게 충전 또는 방전되고, 그 결과로 출력 신호의 에지 경사도가 상당히 증가하는 결과를 가진다. 고주파 간섭 레벨이 적어도 하나의 제1 고주파 간섭 레벨 임계치를 초과할 때, 전류원(SQ3, SQ4)에 의해 공급되는 전류는 HF 간섭 레벨의 증가와 함께 연속적으로 증가될 수 있거나, 혹은 제1 에지 경사도 값으로부터 적어도 하나의 제2 에지 경사도 값으로 계단식으로 증가될 수 있다.
증가된 에지 경사도는 신호 에지 동안에 버스 라인(BL)상의 간섭이 수신기에서 비제어 스위칭을 초래하지 않는 결과를 가진다.
도 1에 도시된 제어 부분(SQ1/S1, SQ2/S2, SQ3/S3, SQ4/S4)은 제어 원리를 명료하게 하기 위하여 사용된다. 도시되진 않았지만 당업자에게 알려진 다른 소자를 제공할 수 있다는 것을 알 것이다.
도 2는 입력(TX)에 인가되는 전압(UTX)에 따라 송신기/수신기 컴포넌트(TR)에 의해 생성되는 버스 라인(BL)상의 전압(UBL)에 대한 신호 곡선을 도시한다. HF 검출기(HFD)가 버스 라인(BL)상에서 HF 간섭을 검출하지 못하면, 결과적으로 작은 에지 경사도를 가진 신호 곡선(UBL1)이 된다. 신호 곡선(UBL1)의 결과는 버스 라인(BL)상의 작은 간섭 방사이다.
그러나 고주파 간섭 검출기(HFD)가 버스 라인(BL)상에서 상당한 HF 간섭을 검출하면, 전류원(SQ3 및 SQ4)이 상당히 증가된 충전 또는 방전 전류를 제공하도록 이들을 제어한다. 이 경우에 결과적인 신호(UBL2)는 상당히 증가된 에지 경사도를 가지고, 결과적으로 간섭에 대한 감응(susceptibility)은 상당히 떨어진다.
지연 유닛(VE)이 입력 신호(UTX)의 상승 또는 하강 에지를 기반으로 스위치(S3 또는 S4)의 폐쇄를 시간 주기(tv1, tv2)만큼 지연시킴으로써, (도시되지 않은) 수신기는 에지 경사도의 변동을 주목하지 않는다. 임계치 또는 스위칭 레벨(SP)을 신호(UBL1) 및 신호(UBL2)에 의해 동시에 얻을 수 있도록 지연 유닛(VE)에 의해 지연 시간 주기(tv1 또는 tv2)를 설정한다. 스위칭 레벨(SP)은 논리 레벨에 할당되는데, 즉 신호(UBL1 또는 UBL2)가 스위칭 레벨(SP)를 초과할 때, 제1 논리값이 수신기에서 검출되고, 신호(UBL1 또는 UBL2)가 스위칭 레벨(SP)을 언더런(underrun)할 때, 제2 논리값이 수신기에서 검출된다. 또한 상승 및 하강 에지 를 위한 상이한 스위칭 레벨 또는 임계치를 설정할 수 있다.
도 3은 도 1의 송신기/수신기 컴포넌트(TR)의 고주파 간섭 검출기(HFD)의 회로도를 도시한다.
고주파 간섭 검출기(HFD)는 버스 라인(BL)과 기준 전위(GND) 사이에서 루핑되며 용량성 분압기를 형성하는 커패시터(C1 및 C2)를 포함한다. 전류원(SQ5), NMOS 트랜지스터(N1) 및 NMOS 트랜지스터(N3)는 공급 전압(VCC)과 기준 전위(GND) 사이에 직렬로 루핑된다. NMOS 트랜지스터(N2) 및 NMOS 트랜지스터(N4)는 공급 전압(VCC)과 기준 전위(GND) 사이에 직렬로 루핑된다. 트랜지스터(N1)의 드레인 단자와 게이트 단자는 서로 접속된다. 트랜지스터(N1 및 N2)의 게이트 단자는 서로 접속된다. 트랜지스터(N3)의 드레인 단자와 게이트 단자는 서로 접속된다. 트랜지스터(N3 및 N4)의 게이트 단자는 서로 접속된다.
PMOS 트랜지스터(P0) 및 NMOS 트랜지스터(N5)는 공급 전압(VCC)과 기준 전위(GND) 사이에 루핑된다. 트랜지스터(P0)의 게이트 단자와 소스 단자는 서로 접속된다. 전류원(SQ6)는 트랜지스터(P0)의 드레인-소스 경로에 병렬로 접속된다. 제1 커패시터(C1) 및 제2 커패시터(C2)의 접속 노드는 트랜지스터(N2) 및 트랜지스터(N4)의 접속 노드와 트랜지스터(N5)의 게이트 단자로 접속된다.
PMOS 트랜지스터(P1) 및 NMOS 트랜지스터(N10)는 공급 전압(VCC)과 기준 전위(GND) 사이에 직렬로 루핑된다. 트랜지스터(P0 및 P1)의 게이트 단자는 서로 접속된다. 트랜지스터(N10)의 드레인 단자와 게이트 단자는 서로 접속된다.
PMOS 트랜지스터(P2), 스위칭 수단(S5), 스위칭 수단(S6) 및 NMOS 트랜지스 터(N11)는 공급 전압(VCC)과 기준 전위(GND) 사이에 직렬로 루핑된다, 제어가능 전류원(SQ3 및 SQ4)에 대한 제어 신호(US)는 스위칭 수단(S5 및 S6)의 접속 노드(KN1)에 인가된다.
스위칭 수단(S5 및 S6)은 제어 전압(UTX)에 의해 제어되고, 이로써 스위칭 수단(S5)이 폐쇄되고 스위칭 수단(S6)은 개방되거나, 혹은 스위칭 수단(S5)이 개방되고 스위칭 수단(S6)은 폐쇄된다.
트랜지스터(N1 내지 N5)는 소위 "트랜스리니어 루프(translinear loop)"를 형성한다. 트랜지스터(N1 내지 N5)가 모두 동일하다고 가정하면, 트랜지스터(N5)의 드레인 전류는 전류원(SQ5)의 전류에 대응한다. 전류원(SQ5 및 SQ6)이 동일하다면, 트랜지스터(P0 내지 P2)에 의해 형성되는 전류 뱅크의 입력으로 흐르는 전류는 없다.
버스 라인(BL)상의 HF 간섭은 커패시터(C1 및 C2)로부터 트랜지스터(N5)의 게이트로 용량성 분압기를 통해 전달된다. 네거티브 방향에서, 트랜지스터(N2)의 소스 전극은 전압을 클램핑(clamping)시킨다. 포지티브 방향에서, 트랜지스터(N2)는 고임피던스이다. 트랜지스터(N5)의 게이트 전위는 이 정류 효과로 인하여 증가한다. 트랜지스터(N5)의 드레인 전류는 이제 전류원(SQ6)의 전류보다 더 크고, 결과적인 차동 전류가 PMOS 전류 뱅크의 입력 트랜지스터(P0)로 흐른다.
트랜지스터(P2)는 구동 트랜지스터(T1)의 게이트 단자를 위한 충전 전류를 사용가능하게 만들고, 트랜지스터(P1), 그리고 트랜지스터(N10 및 N11)로부터 형성된 전류 미러는 특정 방전 전류를 생성한다.
고주파 간섭 검출기(HFD)의 도시된 회로 배치는 먼저 피크값 정류기로서 행동하고, 이 정류기는 버스 라인상에 존재하는 고주파 간섭 신호를 정류시킨다. 그 후, 정류된 신호는 예를 들면 저역필터 및/또는 평균화기로써 필터링된다. 신호(US)의 검출 동안에, 필터는 1 MHz 내지 1 GHz의 주파수 범위의 간섭 신호의 주파수를 고려한다.

Claims (19)

  1. 버스 시스템의 버스 라인(BL)으로 출력되는 신호들(UBL1, UBL2)의 에지(edge) 형성을 위한 방법으로서,
    - 상기 버스 시스템의 상기 버스 라인(BL)상에서 고주파 간섭 레벨을 검출하는 단계와,
    - 상기 버스 라인(BL)상의 상기 고주파 간섭 레벨이 증가할 때, 출력 신호들(UBL1, UBL2)의 에지 경사도(edge steepness)를 증가시키는 단계와,
    - 상기 버스 라인(BL)상의 상기 고주파 간섭 레벨이 감소할 때, 출력 신호들(UBL1, UBL2)의 에지 경사도를 감소시키는 단계
    를 특징으로 하는 신호 에지 형성 방법.
  2. 제1항에 있어서,
    상기 에지 경사도는 상기 버스 라인(BL)상의 고주파 간섭 레벨 증가와 함께 연속적으로 증가하는 것을 특징으로 하는 신호 에지 형성 방법.
  3. 제1항에 있어서,
    상기 고주파 간섭 레벨이 적어도 하나의 제1 고주파 간섭 레벨 임계치를 초과할 때, 상기 에지 경사도가 제1 에지 경사도 값으로부터 적어도 하나의 제2 에지 경사도 값으로 계단식으로(stepwise) 증가되는 것을 특징으로 하는 신호 에지 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 고주파 간섭 레벨을 검출하기 위하여, 500 kHz 내지 5 GHz, 바람직하게는 900 kHz 내지 3 GHz, 특히 바람직하게는 1 MHz 내지 1 GHz인 주파수 범위내의 간섭 신호들의 주파수를 고려하는 것을 특징으로 하는 신호 에지 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 고주파 간섭 레벨을 검출하는 상기 단계는,
    - 상기 버스 라인(BL)상에 존재하는 간섭 신호들을 정류하는 단계를 포함하는 것을 특징으로 하는 신호 에지 형성 방법.
  6. 제5항에 있어서,
    상기 고주파 간섭 레벨을 검출하는 상기 단계는,
    - 정류된 고주파 간섭 신호들을 필터링하는 단계로서, 특히 정류된 고주파 간섭 신호들로부터 평균을 형성하는 단계를 포함하는 것을 특징으로 하는 신호 에지 형성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 신호들의 에지 경사도를 증가시키는 경우, 상기 신호들의 수신기에서 상승 신호 에지 및/또는 하강 신호 에지를 불변 시점에서 수신할 수 있도록 하는 시간 주기(tv1, tv2)만큼 상승 신호 에지 및/또는 하강 신호 에지를 지연시키는 것을 특징으로 하는 신호 에지 형성 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 신호들의 에지 경사도의 증가와 함께, 상승 신호 에지 및/또는 하강 신호 에지를 시간 주기(tv1, tv2)만큼 지연시킴으로써, 에지 경사도가 증가된 신호(UBL2)의 신호 에지가 에지 경사도가 정상인 신호(UBL1)의 신호 에지와 동시에 논리 레벨에 할당된 임계치(SP)에 도달하는 것을 특징으로 하는 신호 에지 형성 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 버스 시스템은 LIN 버스 시스템인 것을 특징으로 하는 신호 에지 형성 방법.
  10. 버스 시스템을 위한 송신기/수신기 컴포넌트(TR)로서,
    - 상기 버스 시스템의 버스 라인(BL)과 기준 전위(GND) 사이에 루핑되고 상기 버스 라인(BL)상에 신호들(UBL1, UBL2)을 출력하는 데에 사용되는 구동 트랜지스터(T1)와,
    - 상기 구동 트랜지스터(T1)에 대한 제어 유닛(AE)과,
    - 상기 버스 시스템의 상기 버스 라인(BL)상에서 고주파 간섭 레벨을 검출하도록 구성되는 고주파 간섭 검출기(HFD)
    를 구비하는 것을 특징으로 하며,
    - 상기 제어 유닛(AE)은,
    - 상기 버스 라인(BL)상의 상기 고주파 간섭 레벨이 증가할 때, 출력 신호들(UBL1, UBL2)의 에지 경사도를 증가시키고,
    - 상기 버스 라인(BL)상의 상기 고주파 간섭 레벨이 감소할 때, 출력 신호들(UBL1, UBL2)의 에지 경사도를 감소시키도록,
    검출된 고주파 간섭 레벨에 따라, 상기 구동 트랜지스터(T1)를 제어하도록 구성되는 송신기/수신기 컴포넌트.
  11. 제10항에 있어서,
    - 공급 전압(VCC)과 상기 구동 트랜지스터(T1)의 게이트 단자 사이에 루핑되는 제1 제어가능 전류원(SQ1)과,
    - 상기 구동 트랜지스터(T1)의 게이트 단자와 기준 전위(GND) 사이에 루핑되는 제2 제어가능 전류원(SQ2)
    을 특징으로 하는 송신기/수신기 컴포넌트.
  12. 제11항에 있어서,
    상기 구동 트랜지스터(T1)의 게이트 단자와 상기 제1 제어가능 전류원(SQ1) 및 상기 제2 제어가능 전류원(SQ2) 사이에는 간섭 억제를 위한 필터, 특히 저역 필터(TP)가 루핑되는 것을 특징으로 하는 송신기/수신기 컴포넌트.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서,
    - 공급 전압(VCC)과 상기 구동 트랜지스터(T1)의 게이트 단자 사이에 루핑되는 제3 제어가능 전류원(SQ3)과,
    - 상기 구동 트랜지스터(T1)의 게이트 단자와 기준 전위(GND) 사이에 루핑되는 제4 제어가능 전류원(SQ4)
    을 특징으로 하며,
    - 상기 제3 제어가능 전류원(SQ3)과 상기 제4 제어가능 전류원(SQ4)은 출력 신호들(UBL1, UBL2)의 에지 경사도를 변경시키기 위하여 상기 제어 유닛(AE)에 의해 제어되는 송신기/수신기 컴포넌트.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서,
    상기 신호들(UBL1, UBL2)의 에지 경사도를 증가시키는 경우, 상기 신호들(UBL1, UBL2)의 수신기에서 상승 신호 에지 및/또는 하강 신호 에지를 불변 시점에서 수신할 수 있도록 하는 시간 주기(tv1, tv2)만큼 상승 신호 에지 및/또는 하강 신호 에지를 지연시키도록 구성되는 지연 유닛(VE)을 특징으로 하는 송신기/수신기 컴포넌트.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 신호들(UBL1, UBL2)의 에지 경사도의 증가와 함께, 상승 신호 에지 및/또는 하강 신호 에지를 시간 주기(tv1, tv2)만큼 지연시킴으로써, 에지 경사도가 증가된 신호(UBL2)의 신호 에지가 에지 경사도가 정상인 신호(UBL1)의 신호 에지와 동시에 논리 레벨에 할당된 임계치(SP)에 도달하도록 구성되는 지연 유닛(VE)을 특징으로 하는 송신기/수신기 컴포넌트.
  16. 제10항 내지 제15항 중 어느 한 항에 있어서,
    상기 고주파 간섭 검출기(HFD)는,
    - 상기 버스 라인(BL)상의 고주파 간섭 신호들을 정류하는 정류기를 포함하는 것을 특징으로 하는 송신기/수신기 컴포넌트.
  17. 제16항에 있어서,
    상기 고주파 간섭 검출기(HFD)는,
    - 정류된 고주파 간섭 신호들을 필터링하는 필터를 포함하는 것을 특징으로 하는 송신기/수신기 컴포넌트.
  18. 제17항에 있어서,
    상기 필터는,
    - 정류된 고주파 간섭 신호들로부터 평균을 형성하는 평균화 기(averager)를 포함하는 것을 특징으로 하는 송신기/수신기 컴포넌트.
  19. 제10항 내지 제18항 중 어느 한 항에 있어서,
    상기 버스 시스템은 LIN 버스 시스템이고,
    상기 송신기/수신기 컴포넌트는 LIN 버스 구동기(TR)를 형성하는 것을 특징으로 하는 송신기/수신기 컴포넌트.
KR1020097014009A 2006-12-04 2007-11-30 신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트 KR20090086467A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006058889A DE102006058889B3 (de) 2006-12-04 2006-12-04 Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem
DE102006058889.4 2006-12-04

Publications (1)

Publication Number Publication Date
KR20090086467A true KR20090086467A (ko) 2009-08-12

Family

ID=39311497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014009A KR20090086467A (ko) 2006-12-04 2007-11-30 신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트

Country Status (6)

Country Link
US (1) US8054911B2 (ko)
JP (1) JP2010512081A (ko)
KR (1) KR20090086467A (ko)
CN (1) CN101584169B (ko)
DE (1) DE102006058889B3 (ko)
WO (1) WO2008067956A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132215A1 (ja) 2011-03-31 2012-10-04 ルネサスエレクトロニクス株式会社 シリアル通信装置
DE102013222790A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung der Empfangsqualität in einem Bussystem
DE102013222789A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem
FR3020720B1 (fr) * 2014-04-30 2017-09-15 Inside Secure Interface de communication avec adaptation automatique au niveau du signal entrant
US9166646B1 (en) * 2014-08-25 2015-10-20 Nxp B.V. Transceiver circuit and method for operating a transceiver circuit
US10488516B2 (en) * 2015-10-21 2019-11-26 Semiconductor Components Industries, Llc Controlling an output signal independently of the first harmonic
EP3503397A1 (en) * 2017-12-20 2019-06-26 Valeo Siemens eAutomotive Germany GmbH Driver unit, electric power converter, vehicle and method for operating an electric power converter
WO2024053215A1 (ja) * 2022-09-08 2024-03-14 ローム株式会社 信号送信装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2186468B (en) * 1986-02-06 1989-11-01 Plessey Co Plc Improvements relating to data transmission systems
US5347537A (en) * 1992-03-17 1994-09-13 Clarion Co., Ltd. Spread spectrum communication device
US5400027A (en) 1993-06-10 1995-03-21 Advanced Micro Devices, Inc. Low voltage digital-to-analog converter with improved accuracy
EP0822662A3 (de) * 1996-08-01 2001-03-21 Siemens Aktiengesellschaft Schnittstellenschaltung
JP3195909B2 (ja) * 1997-01-20 2001-08-06 東芝マイクロエレクトロニクス株式会社 出力回路
EP0926829A1 (en) 1997-12-22 1999-06-30 Alcatel Output circuit for digital integrated circuit devices
JP3251260B2 (ja) * 1999-04-07 2002-01-28 エヌイーシーマイクロシステム株式会社 スルーレート検知回路及び半導体集積回路装置
US6937072B1 (en) * 1999-08-25 2005-08-30 Infineon Technologies Ag Driver circuit and method for operating a driver circuit
DE19945432A1 (de) * 1999-09-22 2001-04-12 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung
JP2002043898A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 発振回路および発振方法
DE10038149A1 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Ansteuerschaltung zur Ansteuerung eines Schalters mit unterschiedlichen Schaltflanken
JP4212896B2 (ja) * 2001-03-12 2009-01-21 エヌエックスピー ビー ヴィ 電流源を有し負荷変動に対して低感度なラインドライバ
JP4530563B2 (ja) 2001-03-28 2010-08-25 株式会社ホンダロック 車両のステアリングロック装置
US6756746B2 (en) * 2001-09-19 2004-06-29 General Electric Company Method of delaying and sequencing the starting of inverters that ballast lamps
US6982587B2 (en) * 2002-07-12 2006-01-03 Rambus Inc. Equalizing transceiver with reduced parasitic capacitance
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
EP1805636B1 (en) * 2004-10-21 2008-03-05 Philips Intellectual Property & Standards GmbH Slave bus subscriber for a serial data bus
US7568127B2 (en) * 2004-12-20 2009-07-28 Intel Corporation Signal drive de-emphasis control for serial bus
CN100454969C (zh) * 2005-12-12 2009-01-21 深圳艾科创新微电子有限公司 一种视频图像亮度瞬态增强的方法

Also Published As

Publication number Publication date
WO2008067956A8 (de) 2008-09-25
US8054911B2 (en) 2011-11-08
WO2008067956A3 (de) 2008-08-07
WO2008067956A2 (de) 2008-06-12
CN101584169B (zh) 2012-12-26
US20080205498A1 (en) 2008-08-28
CN101584169A (zh) 2009-11-18
DE102006058889B3 (de) 2008-05-21
JP2010512081A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
KR20090086467A (ko) 신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트
US8000071B2 (en) Apparatus and method for reducing the die area of a PWM controller
US7595671B2 (en) PLL circuit
US9397654B2 (en) Low power externally biased power-on-reset circuit
US20040201935A1 (en) Driving circuit for semiconductor device
US11101794B2 (en) Bus driver with rise/fall time control
EP2693640B1 (en) Serial communication device
EP0388767A2 (en) Anti-Noise circuits
EP0858161A2 (en) Delay circuit using pulse shaping
US7456649B2 (en) Open drain output circuit
US20190288680A1 (en) Ringing suppressor circuit
CN107222738A (zh) 一种视频制式确定方法及装置
US7224212B2 (en) Low pass filter de-glitch circuit
US6262607B1 (en) Output buffer circuit
US7786614B2 (en) Semiconductor device of power compensation
US6265921B1 (en) Circuit configuration for shaping slew rate
JP2014150675A (ja) スイッチング電源装置
US6977529B2 (en) Differential clock signal detection circuit
US20140132326A1 (en) Pulse noise suppression circuit and pulse noise suppression method thereof
US9990310B2 (en) Self-enabled bus conflict detection circuit
US5878094A (en) Noise detection and delay receiver system
KR102135332B1 (ko) 적외선 수신 장치와 이를 포함하는 반도체 회로 및 전자기기
US20220085810A1 (en) Driver for a shared bus, in particular a lin bus
US11165425B2 (en) Power supply detection circuit
US6828830B2 (en) Low power, area-efficient circuit to provide clock synchronization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee