JPH0722580A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0722580A JPH0722580A JP15022593A JP15022593A JPH0722580A JP H0722580 A JPH0722580 A JP H0722580A JP 15022593 A JP15022593 A JP 15022593A JP 15022593 A JP15022593 A JP 15022593A JP H0722580 A JPH0722580 A JP H0722580A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- zener zapping
- zener
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ツェナーザッピング電流の回り込みを抑制す
る。 【構成】 ツェナーザッピング用ダイオード１と、この
ツェナーザッピング用ダイオード１に逆向きに直列接続
されてツェナーザッピングに要する電圧よりも耐圧が高
い高耐圧ダイオード７と、ツェナーザッピング用ダイオ
ード１および高耐圧ダイオード７の直列回路に並列接続
されたトリミング用抵抗２とを備えている。
る。 【構成】 ツェナーザッピング用ダイオード１と、この
ツェナーザッピング用ダイオード１に逆向きに直列接続
されてツェナーザッピングに要する電圧よりも耐圧が高
い高耐圧ダイオード７と、ツェナーザッピング用ダイオ
ード１および高耐圧ダイオード７の直列回路に並列接続
されたトリミング用抵抗２とを備えている。
Description
【０００１】
【産業上の利用分野】この発明は、回路特性を調整する
ための素子を有する半導体集積回路に関するものであ
る。
ための素子を有する半導体集積回路に関するものであ
る。
【０００２】
【従来の技術】半導体装置における拡散層を用いた回路
特性調整方法の１つに、ツェナーダイオードの破壊を用
いるツェナーザッピング法がある。ツェナーザッピング
を行うには、ＰＮ接合間に逆方向に電力を印加しダイオ
ードの破壊を行う。以下従来のツェナーザッピング法を
用いる場合の半導体集積回路について説明する。
特性調整方法の１つに、ツェナーダイオードの破壊を用
いるツェナーザッピング法がある。ツェナーザッピング
を行うには、ＰＮ接合間に逆方向に電力を印加しダイオ
ードの破壊を行う。以下従来のツェナーザッピング法を
用いる場合の半導体集積回路について説明する。
【０００３】図４は、半導体集積回路内においてトリミ
ング用抵抗２とツェナーザッピング用ダイオード１が並
列に接続された状態を示す。ツェナーザッピングを行う
際には、端子３に高電圧を印加し端子４に低電圧印加を
印加するか、端子３から端子４へ定電流を印加する。図
５に、半導体集積回路において回路特性を変化させるた
めにツェナーザッピングを用いる方法の一例を示す。図
４と同様、端子３を高電圧側（電流印加側）とし、端子
４を低電圧側としてツェナーザッピングを行う。
ング用抵抗２とツェナーザッピング用ダイオード１が並
列に接続された状態を示す。ツェナーザッピングを行う
際には、端子３に高電圧を印加し端子４に低電圧印加を
印加するか、端子３から端子４へ定電流を印加する。図
５に、半導体集積回路において回路特性を変化させるた
めにツェナーザッピングを用いる方法の一例を示す。図
４と同様、端子３を高電圧側（電流印加側）とし、端子
４を低電圧側としてツェナーザッピングを行う。
【０００４】
【発明が解決しようとする課題】図４の場合、ツェナー
ザッピング用ダイオード１と並列にトリミング用抵抗２
を接続しているため、電圧印加および電流印加の両方の
場合ともトリミング用抵抗２に電流が回り込んでしま
い、トリミング用抵抗２が小さくなればなるほど端子
３，４から供給する電流は増加する。
ザッピング用ダイオード１と並列にトリミング用抵抗２
を接続しているため、電圧印加および電流印加の両方の
場合ともトリミング用抵抗２に電流が回り込んでしま
い、トリミング用抵抗２が小さくなればなるほど端子
３，４から供給する電流は増加する。
【０００５】図５の場合、周辺回路５内で端子３と接続
状態となる素子が端子３に印加した高電圧により破壊さ
れることがある。そのため、トランジスタ等のＰＮ接合
の順方向やある程度の大きさを持った素子を接続する必
要があり、回路設計を行う上で制約を強いる。この発明
の目的は、トリミング用抵抗をツェナーザッピング用ダ
イオードと並列に接続した場合のトリミング用抵抗への
回り込み電流を抑制し、ツェナーザッピング用ダイオー
ド単体でツェナーザッピングを行うときの電流でツェナ
ーザッピングが行えるようにすることである。
状態となる素子が端子３に印加した高電圧により破壊さ
れることがある。そのため、トランジスタ等のＰＮ接合
の順方向やある程度の大きさを持った素子を接続する必
要があり、回路設計を行う上で制約を強いる。この発明
の目的は、トリミング用抵抗をツェナーザッピング用ダ
イオードと並列に接続した場合のトリミング用抵抗への
回り込み電流を抑制し、ツェナーザッピング用ダイオー
ド単体でツェナーザッピングを行うときの電流でツェナ
ーザッピングが行えるようにすることである。
【０００６】この発明の他の目的は、周辺回路内の素子
のツェナーザッピングによる破壊を防ぐことである。
のツェナーザッピングによる破壊を防ぐことである。
【０００７】
【課題を解決するための手段】請求項１記載の半導体集
積回路は、ツェナーザッピング用ダイオードと、このツ
ェナーザッピング用ダイオードに逆向きに直列接続され
てツェナーザッピングに要する電圧よりも耐圧が高い高
耐圧ダイオードと、ツェナーザッピング用ダイオードお
よび高耐圧ダイオードの直列回路に並列接続されたトリ
ミング用抵抗とを備えている。
積回路は、ツェナーザッピング用ダイオードと、このツ
ェナーザッピング用ダイオードに逆向きに直列接続され
てツェナーザッピングに要する電圧よりも耐圧が高い高
耐圧ダイオードと、ツェナーザッピング用ダイオードお
よび高耐圧ダイオードの直列回路に並列接続されたトリ
ミング用抵抗とを備えている。
【０００８】請求項２記載の半導体集積回路は、ツェナ
ーザッピング用ダイオードと、このツェナーザッピング
用ダイオードの高電位印加側に逆向きに直列接続されて
ツェナーザッピングに要する電圧よりも耐圧が高い高耐
圧ダイオードとを備えている。
ーザッピング用ダイオードと、このツェナーザッピング
用ダイオードの高電位印加側に逆向きに直列接続されて
ツェナーザッピングに要する電圧よりも耐圧が高い高耐
圧ダイオードとを備えている。
【０００９】
【作用】この発明の半導体集積回路によれば、ツェナー
ザッピングの際にツェナーザッピング用端子から供給さ
れる電流がトリミング用抵抗へ回り込まない。また、ツ
ェナーザッピングの際にツェナーザッピング用端子から
供給される電流が周辺回路へ回り込まない。
ザッピングの際にツェナーザッピング用端子から供給さ
れる電流がトリミング用抵抗へ回り込まない。また、ツ
ェナーザッピングの際にツェナーザッピング用端子から
供給される電流が周辺回路へ回り込まない。
【００１０】
【実施例】以下、この発明の実施例について、図面を参
照しながら説明する。 〔第１の実施例〕図１は、この発明の半導体集積回路の
第１の実施例の回路図である。図１において、ツェナー
ザッピング用ダイオード１とトリミング用抵抗２の間に
は、その耐圧がツェナーザッピングに要する電圧よりも
高い高耐圧ダイオード７を、整流方向がツェナーザッピ
ング用ダイオード１と逆向きになるように接続してい
る。
照しながら説明する。 〔第１の実施例〕図１は、この発明の半導体集積回路の
第１の実施例の回路図である。図１において、ツェナー
ザッピング用ダイオード１とトリミング用抵抗２の間に
は、その耐圧がツェナーザッピングに要する電圧よりも
高い高耐圧ダイオード７を、整流方向がツェナーザッピ
ング用ダイオード１と逆向きになるように接続してい
る。
【００１１】このツェナーザッピング用ダイオード１
は、コンタクト窓のサイズが８μｍ、コンタクト間の距
離が１２μｍで耐圧は７Ｖである。このツェナーザッピ
ング用ダイオード１と並列に５００Ωの拡散トリミング
用抵抗２を従来例の図４のように接続しツェナーザッピ
ングを行う場合には、１００ｍＡ、２３Ｖの電力供給が
必要となる。
は、コンタクト窓のサイズが８μｍ、コンタクト間の距
離が１２μｍで耐圧は７Ｖである。このツェナーザッピ
ング用ダイオード１と並列に５００Ωの拡散トリミング
用抵抗２を従来例の図４のように接続しツェナーザッピ
ングを行う場合には、１００ｍＡ、２３Ｖの電力供給が
必要となる。
【００１２】しかし、耐圧が５０Ｖの高耐圧ダイオード
７を図１のように接続すると、必要な電力は６０ｍＡ、
２３Ｖとなりこの値はツェナーザッピング用ダイオード
１を単体でツェナーザッピングするのに要する電力とま
ったく変わらない。このように、ツェナーザッピング時
に要する電圧よりも耐圧が高い高耐圧ダイオード７を、
図１のように接続することにより、端子３から端子４へ
と流れる電流は、ツェナーザッピング用ダイオード１以
外の部分へは流れないので、トリミング用抵抗２への電
流の回り込みを防止できる。
７を図１のように接続すると、必要な電力は６０ｍＡ、
２３Ｖとなりこの値はツェナーザッピング用ダイオード
１を単体でツェナーザッピングするのに要する電力とま
ったく変わらない。このように、ツェナーザッピング時
に要する電圧よりも耐圧が高い高耐圧ダイオード７を、
図１のように接続することにより、端子３から端子４へ
と流れる電流は、ツェナーザッピング用ダイオード１以
外の部分へは流れないので、トリミング用抵抗２への電
流の回り込みを防止できる。
【００１３】〔第２の実施例〕図２は、この発明の半導
体集積回路の第２の実施例の回路図である。図３はその
具体的回路図である。図２および図３において、ツェナ
ーザッピング用ダイオード１の高電位印加側に、その耐
圧がツェナーザッピングに要する電圧よりも高い高耐圧
ダイオード７を、整流方向がツェナーザッピング用ダイ
オード１と逆向きになるように接続している。
体集積回路の第２の実施例の回路図である。図３はその
具体的回路図である。図２および図３において、ツェナ
ーザッピング用ダイオード１の高電位印加側に、その耐
圧がツェナーザッピングに要する電圧よりも高い高耐圧
ダイオード７を、整流方向がツェナーザッピング用ダイ
オード１と逆向きになるように接続している。
【００１４】ツェナーザッピング用ダイオード１は、第
１の実施例と同様にコンタクト窓のサイズが８μｍ、コ
ンタクト間の距離が１２μｍで耐圧は７Ｖである。従
来、ツェナーザッピング用ダイオードとＮＰＮトランジ
スタのエミッタ・ベース接合を接続する場合には、図６
のようにＮＰＮトランジスタ８のエミッタ・ベース接合
の順方向に回り込み電流が流れる方向でしか接続ができ
なかった。また、ＮＰＮトランジスタのエミッタ・ベー
ス接合の逆方向に回り込み電流が流れる方向で接続を行
う場合には、図７のようにＮＰＮトランジスタ８とツェ
ナーザッピング用ダイオード１の間に２ｋΩ以上の抵抗
９を入れないとＮＰＮトランジスタ８のエミッタ・ベー
ス接合の破壊が起こってしう。
１の実施例と同様にコンタクト窓のサイズが８μｍ、コ
ンタクト間の距離が１２μｍで耐圧は７Ｖである。従
来、ツェナーザッピング用ダイオードとＮＰＮトランジ
スタのエミッタ・ベース接合を接続する場合には、図６
のようにＮＰＮトランジスタ８のエミッタ・ベース接合
の順方向に回り込み電流が流れる方向でしか接続ができ
なかった。また、ＮＰＮトランジスタのエミッタ・ベー
ス接合の逆方向に回り込み電流が流れる方向で接続を行
う場合には、図７のようにＮＰＮトランジスタ８とツェ
ナーザッピング用ダイオード１の間に２ｋΩ以上の抵抗
９を入れないとＮＰＮトランジスタ８のエミッタ・ベー
ス接合の破壊が起こってしう。
【００１５】しかし、耐圧が５０Ｖの高耐圧ダイオード
７を図３のように接続することにより、ＮＰＮトランジ
スタ８のエミッタ・ベース接合は逆方向に回り込み電流
が流れる方向の接続であるにも関わらず、回り込み電流
が抑えられるため、トランジスタ８はまったく破壊され
なくなる。この実施例ではＮＰＮトランジスタのエミッ
タ・ベース接合を例にあげたが、ツェナーザッピングに
要する電圧よりも低い耐圧しか持たない他の接合の場合
でも同様である。
７を図３のように接続することにより、ＮＰＮトランジ
スタ８のエミッタ・ベース接合は逆方向に回り込み電流
が流れる方向の接続であるにも関わらず、回り込み電流
が抑えられるため、トランジスタ８はまったく破壊され
なくなる。この実施例ではＮＰＮトランジスタのエミッ
タ・ベース接合を例にあげたが、ツェナーザッピングに
要する電圧よりも低い耐圧しか持たない他の接合の場合
でも同様である。
【００１６】
【発明の効果】この発明の半導体集積回路は、ツェナー
ザッピングの際にツェナーザッピング用端子から供給さ
れる電流がトリミング用抵抗へ回り込むことを防ぐこと
ができる。また、ツェナーザッピングの際にツェナーザ
ッピング用端子から供給される電流が周辺回路へ回り込
むことを防ぎ、周辺回路内の素子のツェナーザッピング
による破壊を防ぐことができる。
ザッピングの際にツェナーザッピング用端子から供給さ
れる電流がトリミング用抵抗へ回り込むことを防ぐこと
ができる。また、ツェナーザッピングの際にツェナーザ
ッピング用端子から供給される電流が周辺回路へ回り込
むことを防ぎ、周辺回路内の素子のツェナーザッピング
による破壊を防ぐことができる。
【図１】この発明の半導体集積回路の第１の実施例の回
路図である。
路図である。
【図２】この発明の半導体集積回路の第２の実施例の回
路図である。
路図である。
【図３】図２の具体的回路図である。
【図４】従来の半導体集積回路の回路図である。
【図５】従来の半導体集積回路の回路図である。
【図６】従来の半導体集積回路の回路図である。
【図７】従来の半導体集積回路の回路図である。
１ ツェナーザッピング用ダイオード ２ トリミング用抵抗 ３ 高電位側端子 ４ 低電位側端子 ５ 周辺回路 ６ 周辺回路 ７ 高耐圧ダイオード ８ ＮＰＮトランジスタ
Claims (2)
- 【請求項１】 ツェナーザッピング用ダイオードと、こ
のツェナーザッピング用ダイオードに逆向きに直列接続
されてツェナーザッピングに要する電圧よりも耐圧が高
い高耐圧ダイオードと、前記ツェナーザッピング用ダイ
オードおよび前記高耐圧ダイオードの直列回路に並列接
続されたトリミング用抵抗とを備えた半導体集積回路。 - 【請求項２】 ツェナーザッピング用ダイオードと、こ
のツェナーザッピング用ダイオードの高電位印加側に逆
向きに直列接続されてツェナーザッピングに要する電圧
よりも耐圧が高い高耐圧ダイオードとを備えた半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15022593A JP3207970B2 (ja) | 1993-06-22 | 1993-06-22 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15022593A JP3207970B2 (ja) | 1993-06-22 | 1993-06-22 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722580A true JPH0722580A (ja) | 1995-01-24 |
| JP3207970B2 JP3207970B2 (ja) | 2001-09-10 |
Family
ID=15492282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15022593A Expired - Fee Related JP3207970B2 (ja) | 1993-06-22 | 1993-06-22 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207970B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014103276A (ja) * | 2012-11-20 | 2014-06-05 | Shindengen Electric Mfg Co Ltd | トリミング回路、集積回路装置、及びトリミング方法 |
-
1993
- 1993-06-22 JP JP15022593A patent/JP3207970B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014103276A (ja) * | 2012-11-20 | 2014-06-05 | Shindengen Electric Mfg Co Ltd | トリミング回路、集積回路装置、及びトリミング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3207970B2 (ja) | 2001-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2850801B2 (ja) | 半導体素子 | |
| JPH08139528A (ja) | トランジスタ保護回路 | |
| US4543593A (en) | Semiconductor protective device | |
| US4807009A (en) | Lateral transistor | |
| JPH0722580A (ja) | 半導体集積回路 | |
| JPS6042630B2 (ja) | 半導体装置 | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| JP2652910B2 (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JP2599037B2 (ja) | 半導体集積回路 | |
| JPH04330773A (ja) | 半導体装置 | |
| JP3315310B2 (ja) | 半導体装置 | |
| JP3193284B2 (ja) | 半導体集積回路 | |
| JP2606663Y2 (ja) | 半導体集積回路装置 | |
| JP3570338B2 (ja) | 電源逆接続保護回路 | |
| JPS59200454A (ja) | 静電破壊保護素子 | |
| JPS63255956A (ja) | 半導体装置 | |
| JPH06120412A (ja) | 半導体保護装置 | |
| JPS595747A (ja) | コイル駆動回路 | |
| JPH0120545B2 (ja) | ||
| JPH06163825A (ja) | 半導体集積回路 | |
| JPS5965464A (ja) | 半導体集積回路装置 | |
| JPH0613630A (ja) | 半導体装置 | |
| JP2008135152A (ja) | サイリスタｐｒｏｍ回路 | |
| JP2004079717A (ja) | 静電保護回路及び同静電保護回路を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120706 |
|
| LAPS | Cancellation because of no payment of annual fees |