JP2004079717A - 静電保護回路及び同静電保護回路を有する半導体装置 - Google Patents
静電保護回路及び同静電保護回路を有する半導体装置 Download PDFInfo
- Publication number
- JP2004079717A JP2004079717A JP2002236753A JP2002236753A JP2004079717A JP 2004079717 A JP2004079717 A JP 2004079717A JP 2002236753 A JP2002236753 A JP 2002236753A JP 2002236753 A JP2002236753 A JP 2002236753A JP 2004079717 A JP2004079717 A JP 2004079717A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- surge current
- attenuator
- terminal
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】過大なサージ電流が通電することによるアッテネータ回路の故障を防止することができる静電保護回路を提供すること。
【解決手段】本発明では、入力信号の振幅を減衰させるアッテネータ回路と、同アッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、同第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とから静電保護回路を構成した。
【選択図】 図１
【解決手段】本発明では、入力信号の振幅を減衰させるアッテネータ回路と、同アッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、同第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とから静電保護回路を構成した。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、静電保護回路及び同静電保護回路を有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来より、尖頭ノイズが重畳した入力信号が電子回路に入力されると、許容範囲を越える電流が電子回路内に通電し、電子回路を構成する電子部品が静電破壊されてしまい、電子回路が故障するおそれがあった。
【０００３】
そのため、従来の電子回路においては、許容範囲を越える入力信号が入力されないように、電子回路の入力端子に静電保護回路を設けていた。
【０００４】
かかる静電保護回路１００としては、図５に示すように、電子回路１０１の入力端子Ｔｉｎとグランド端子ＴＧＮＤとの間、及び入力端子Ｔｉｎと電源端子Ｔｖｃｃとの間に静電保護ダイオードＤ１００，Ｄ１０１をそれぞれ接続したものが知られている。
【０００５】
ところが、上記の静電保護回路１００では、図６に示すように、基準電圧（グランド電圧）よりも静電保護ダイオードＤ１００の順方向電圧だけ低い電圧、或いは電源電圧よりも静電保護ダイオードＤ１０１の順方向電圧だけ高い電圧で入力信号がクランプされてしまうため、入力端子Ｔｉｎに電源電圧を越える入力信号が印加される場合には、入力信号が歪むといった不具合が発生するおそれがあった。
【０００６】
かかる不具合を解消するためには、図７に示すように、入力端子Ｔｉｎとグランド端子ＴＧＮＤとの間、及び入力端子Ｔｉｎと電源端子ＴＶＣＣとの間に直列接続した複数個の静電保護ダイオードＤ１００〜Ｄ１０５をそれぞれ接続して、クランプされる電圧を増大させた構造とすることが考えられる。
【０００７】
しかしながら、電子回路１０１を半導体基板上に形成した半導体装置の場合には、半導体基板上の基準電位（グランド電位）と電源電位との間に形成される寄生ダイオードの影響によって、回路上で複数個の静電保護ダイオードを直列接続しても、実質的には１個の寄生ダイオードだけが接続された構成となり、クランプされる電圧を増大させることができなかった。
【０００８】
すなわち、図８に示すように、半導体基板１０２に複数個の静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を直列接続する場合には、半導体基板１０２に基準電位となるＰ型ウェル１０３を形成し、同Ｐ型ウェル１０３に複数個のＰＮ接合からなる静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３をそれぞれ形成し、これらの静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を接続端子１０４，１０５で接続していた。図中、１０６は絶縁層である。
【０００９】
そして、半導体基板１０２においては、静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を構成するＮ型領域とＰ型ウェル１０３との間もＰＮ接合となることから、これらの間に寄生ダイオードが等価的に形成されることになる。
【００１０】
したがって、半導体基板１０２に複数個の静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を直列接続しても、結局は基準電位となるＰ型ウェル１０３と入力端子Ｔｉｎとの間に形成された寄生ダイオードが支配的に機能することになり、入力端子Ｔｉｎとグランド端子ＴＧＮＤとの間に１個の寄生ダイオードを接続した回路と等価な回路を構成することになってしまい、実質的には上記静電保護回路１００と変わらず１個の寄生ダイオードの順方向電圧によって入力信号がクランプされてしまっていた。
【００１１】
そのため、従来においては、図９に示すように、電子回路１０１の入力部１０７と入力端子Ｔｉｎとの間に入力信号の振幅を減衰させるためのアッテネータ回路１０８を設けるとともに、同アッテネータ回路１０８の内部に静電保護回路１００を設けて、実際に電子回路１０１に入力される信号の振幅を減衰させ、減衰させた信号に対して静電保護回路１００が動作するように構成するようにしていた。ここで、アッテネータ回路１０８は、バイアス電源Ｖｂと２個の分圧抵抗Ｒ１００，Ｒ１０１とから構成していた。
【００１２】
【発明が解決しようとする課題】
ところが、上記従来のアッテネータ回路を設けた静電保護回路にあっては、静電保護回路をアッテネータ回路の内部に設ける必要があることから、静電保護回路の動作時にサージ電流がアッテネータ回路を構成する分圧抵抗に流れてしまい、過大なサージ電流が流れる場合には、分圧抵抗が過電流によって破壊され、電子回路が故障してしまうおそれがあった。
【００１３】
特に、半導体基板上に形成した電子回路にアッテネータ回路と静電保護回路とを設けた場合には、分圧抵抗としてポリシリコン膜からなるポリ抵抗を用いると過電流によって破壊されやすくなってしまうことから、ポリ抵抗を用いることができなくなり、これにより、電子回路の小型・高速化が図れなくなるおそれがあった。
【００１４】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とから静電保護回路を構成することにした。
【００１５】
また、請求項２に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成することにした。
【００１６】
また、請求項３に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成した負のサージ電流を通電するための第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上の負のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成し、前記第２のサージ電流通電回路は、半導体基板上の基準電位と電源電位との間に形成される寄生ダイオードを介して負のサージ電流を通電するように構成することにした。
【００１７】
【発明の実施の形態】
本発明に係る静電保護回路は、半導体基板上に信号処理などを行う電子回路を形成するとともに、同電子回路の入力部に入力信号の振幅を減衰させるアッテネータ回路を形成し、同アッテネータ回路の内部にサージ電流通電用の第１のサージ電流通電回路を形成し、さらには、第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作する第２のサージ電流通電回路をアッテネータ回路の入力側外部に形成したものである。
【００１８】
しかも、第２のサージ電流通電回路は、半導体基板上の基準電位（グランド：ＧＮＤ）と電源電位（電源：ＶＣＣ）との間に形成される寄生ダイオード（ＰＮ接合部）を介してサージ電流を通電するようにしたものである。
【００１９】
そして、尖頭ノイズが重畳された入力信号が入力された場合には、まず、アッテネータ回路の内部に形成した第１のサージ電流通電回路が動作して内部の電子回路を保護する。
【００２０】
しかも、第１のサージ電流通電回路によって所定値以上のサージ電流を通電した場合には、第２のサージ電流通電回路が動作してサージ電流を入力端子へ直接的に通電する。
【００２１】
これにより、第１のサージ電流通電回路及びアッテネータ回路の内部を流れるサージ電流が急激に増大するのを阻止することができ、アッテネータ回路の内部に過大なサージ電流が通電してしまうのを未然に防止して、アッテネータ回路を保護することができる。
【００２２】
すなわち、本発明に係る静電保護回路では、アッテネータ回路を有する電子回路において、第１及び第２のサージ電流通電回路によってサージ電流を通電させることにより内部の電子回路を保護することができるとともに、第２のサージ電流通電回路によってアッテネータ回路の内部には過大なサージ電流を通電させることなくサージ電流を通電させることができ、過大なサージ電流が通電することによるアッテネータ回路の故障を未然に防止することができる。
【００２３】
しかも、第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに第２のサージ電流通電回路が動作するようにしているため、第１のサージ電流通電回路を内部に有するアッテネータ回路に所定値以上のサージ電流が通電するのを確実に防止することができ、アッテネータ回路の保護を確実に行うことができる。
【００２４】
特に、第２のサージ電流通電回路が半導体基板上の基準電位と電源電位との間に形成される寄生ダイオードを介してサージ電流を通電するようにした場合には、第２のサージ電流通電回路を構成するサージ電流通電用のダイオードを別途設ける必要がなくなり、回路規模の縮小や構成部品点数の削減を図ることができ、静電保護回路を有する半導体装置の小型軽量化や低廉化を図ることができる。
【００２５】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【００２６】
本発明に係る静電保護回路１は、図１に示すように、半導体基板上に信号処理などを行う電子回路２を形成するとともに、同電子回路２の入力部３に入力信号の振幅を減衰させるためのアッテネータ回路４を形成し、同アッテネータ回路４の内部にサージ電流通電用の第１のサージ電流通電回路５を形成し、さらには、第１のサージ電流通電回路５の動作後にサージ電流を入力端子Ｔｉｎへ直接的に通電するための第２のサージ電流通電回路６をアッテネータ回路４の入力側に形成している。
【００２７】
電子回路２には、入力端子Ｔｉｎの他に電源電位となる電源端子Ｔｖｃｃと基準電位となるグランド端子ＴＧＮＤとを接続している。
【００２８】
アッテネータ回路４は、バイアス電源Ｖｂと分圧抵抗Ｒ１〜Ｒ４とで構成しており、入力端子Ｔｉｎと電子回路２の入力部３との間に分圧抵抗Ｒ１〜Ｒ３を直列接続するとともに、電子回路２の入力部３とグランド端子ＴＧＮＤとの間に分圧抵抗Ｒ４とバイアス電源Ｖｂとを直列接続している。
【００２９】
そして、アッテネータ回路４は、直列接続した分圧抵抗Ｒ１〜Ｒ３の合成抵抗と分圧抵抗Ｒ４とで入力端子に印加された入力信号を分圧することによって入力信号の振幅を減衰させて電子回路２の入力部３に入力するようにしている。
【００３０】
第１のサージ電流通電回路５は、アッテネータ回路４の分圧抵抗Ｒ２とＲ３との間（図中、符号Ａで示す部位。）とグランド端子ＴＧＮＤとの間にサージ電流通電用のダイオードＤ１を接続している。
【００３１】
そして、第１のサージ電流通電回路５は、入力信号を分圧抵抗Ｒ１，Ｒ２の合成抵抗と分圧抵抗Ｒ３，Ｒ４の合成抵抗とで分圧したＡ点での電圧が基準電位（グランド電位）よりもダイオードＤ１の順方向電圧以上低下した場合に、グランド端子ＴＧＮＤから入力端子ＴｉｎにダイオードＤ１と分圧抵抗Ｒ１，Ｒ２を介してサージ電流ＩＳ１を通電するようにしている。
【００３２】
第２のサージ電流通電回路６は、２個のＮＰＮ型のトランジスタＴ１，Ｔ２と抵抗Ｒ５とダイオードＤ２とから構成しており、サージ電流ＩＳ２を入力端子Ｔｉｎへ直接的に通電するようにしている。
【００３３】
具体的には、第２のサージ電流通電回路６は、入力端子ＴｉｎにトランジスタＴ１のエミッタ端子を直列接続し、同トランジスタＴ１のコレクタ端子に抵抗Ｒ５の一端を直列接続し、同抵抗Ｒ５の他端にトランジスタＴ２のエミッタ端子を直列接続し、同トランジスタＴ２のコレクタ端子に電源端子Ｔｖｃｃを直列接続し、さらには、電源端子ＴｖｃｃにダイオードＤ２のカソード端子を直列接続し、同ダイオードＤ２のアノード端子にグランド端子ＴＧＮＤを直列接続している。
【００３４】
ここで、トランジスタＴ１は、エミッタ端子とベース端子との間にアッテネータ回路４の分圧抵抗Ｒ１を接続しており、これにより、第１のサージ電流通電回路５によって通電されたサージ電流ＩＳ１が所定値以上の場合に分圧抵抗Ｒ１での電圧降下を利用してトランジスタＴ１がＯＮ状態となり、サージ電流ＩＳ２を入力端子Ｔｉｎに通電するようにしている。すなわち、トランジスタＴ１は、第１のサージ電流通電回路５によって通電されたサージ電流ＩＳ１が所定値以上か否かを判断するサージ電流検出手段として機能している。
【００３５】
また、トランジスタＴ２は、エミッタ端子とベース端子とを直接的に接続して逆流防止用のダイオードを形成している。
【００３６】
また、抵抗Ｒ５は、トランジスタＴ１，Ｔ２を流れるサージ電流ＩＳ２を制限する電流制限抵抗として機能しており、これによって、トランジスタＴ１，Ｔ２に過大なサージ電流ＩＳ２が流れてトランジスタＴ１，Ｔ２が破壊されてしまうのを防止している。
【００３７】
また、ダイオードＤ２は、サージ電流ＩＳ２をグランド端子ＴＧＮＤから供給するためのものであり、本実施の形態に係る静電保護回路１では、半導体基板上の電源端子Ｔｖｃｃとグランド端子ＴＧＮＤとの間に形成される寄生ダイオードを利用している。かかる寄生ダイオードは、グランド端子ＴＧＮＤと同電位に導通する半導体基板上のＰ型ウェルと電源端子Ｔｖｃｃとの間に形成されたＰＮ接合からなる。
【００３８】
そして、第２のサージ電流通電回路６は、トランジスタＴ１がＯＮ状態となった場合に、サージ電流ＩＳ２をグランド端子ＴＧＮＤに接続されたＰ型ウェルからダイオードＤ２、トランジスタＴ２、抵抗Ｒ５、トランジスタＴ１を順に介して入力端子Ｔｉｎに直接的に通電するようにしている。ここで、サージ電流ＩＳ２を入力端子Ｔｉｎに直接的に通電するとは、アッテネータ回路４や第１のサージ電流通電回路５の内部にサージ電流ＩＳ２を通電させることなく入力端子Ｔｉｎにサージ電流ＩＳ２を通電させることを指す。なお、これに対して、第１のサージ電流通電回路５は、アッテネータ回路４の分圧抵抗Ｒ１，Ｒ２を介してサージ電流ＩＳ １を入力端子Ｔｉｎに間接的に通電している。
【００３９】
なお、通常状態の入力信号が入力端子Ｔｉｎに印加される場合には、ダイオードＤ１に逆バイアスが印加されていて第１のサージ電流通電回路５が動作しておらず、また、トランジスタＴ１がＯＦＦ状態となっていて第２のサージ電流通電回路６も動作しないようにしている。これらは、分圧抵抗Ｒ１〜Ｒ４の抵抗値を適宜選択することによって実現できる。
【００４０】
本実施の形態に係る静電保護回路１は、上述した構成となっており、入力端子Ｔｉｎに尖頭ノイズが重畳された許容範囲を越える入力信号が印加された場合に、以下のようにしてサージ電流を通電して、内部の電子回路２の入力部３に過大な信号が印加されないようにして、電子回路２を保護するようにしている（図２参照）。
【００４１】
すなわち、静電保護回路１は、図２に示すように、入力端子Ｔｉｎに尖頭ノイズが重畳された許容範囲を越える入力信号が印加されると、入力信号を分圧抵抗Ｒ１，Ｒ２の合成抵抗と分圧抵抗Ｒ３，Ｒ４の合成抵抗とで分圧したＡ点での電圧が基準電位（グランド電位）よりもダイオードＤ１の順方向電圧以上低下し、これにより、まず、第１のサージ電流通電回路５が動作し、グランド端子ＴＧＮＤから入力端子ＴｉｎにダイオードＤ１と分圧抵抗Ｒ１，Ｒ２を介してサージ電流ＩＳ１が通電される。
【００４２】
その後、第１のサージ電流通電回路５によって通電されたサージ電流ＩＳ１が所定値以上の場合には、分圧抵抗Ｒ１での電圧降下によって第２のサージ電流通電回路６のトランジスタＴ１のベース−エミッタ間にバイアス電圧が印加されてトランジスタＴ１がＯＮ状態となり、これにより、サージ電流ＩＳ２がグランド端子ＴＧＮＤに接続されたＰ型ウェルからダイオードＤ２、トランジスタＴ２、抵抗Ｒ５、トランジスタＴ１を順に介して入力端子Ｔｉｎに直接的に通電される。なお、第２のサージ電流通電回路６が動作しているときにも第１のサージ電流通電回路５は動作しており、所定値以下のサージ電流ＩＳ１を通電している。
【００４３】
このように、本実施の形態に係る静電保護回路１では、入力信号の振幅を減衰させるためのアッテネータ回路４と、同アッテネータ回路４の内部に形成したサージ電流ＩＳ１を通電させるための第１のサージ電流通電回路５と、同第１のサージ電流通電回路５の動作後にサージ電流ＩＳ２を入力端子Ｔｉｎへ直接的に通電させるための第２のサージ電流通電回路６とから構成している。
【００４４】
そのため、尖頭ノイズが重畳された入力信号が入力された場合には、まず、アッテネータ回路４の内部に形成した第１のサージ電流通電回路５が動作して内部の電子回路２を保護し、その後、第２のサージ電流通電回路６が動作してサージ電流ＩＳ２を入力端子Ｔｉｎへ直接的に通電することによって第１のサージ電流通電回路５及びアッテネータ回路４の内部を流れるサージ電流ＩＳ１が急激に増大するのを阻止して、アッテネータ回路４の内部に過大なサージ電流ＩＳ１が通電してしまうのを未然に防止し、アッテネータ回路４を保護するようにしている。
【００４５】
これにより、本実施の形態に係る静電保護回路１では、アッテネータ回路４を有する電子回路２において、第１及び第２のサージ電流通電回路５，６によってサージ電流ＩＳ１，ＩＳ２を通電させることにより内部の電子回路２を保護することができるとともに、第２のサージ電流通電回路６でサージ電流ＩＳ２を入力端子Ｔｉｎに直接的に通電することによってアッテネータ回路４の内部に過大なサージ電流ＩＳ１を通電させることなくサージ電流ＩＳ１，ＩＳ２を通電させることができ、過大なサージ電流ＩＳ１が通電することによるアッテネータ回路４の故障を未然に防止することができる。
【００４６】
しかも、本実施の形態に係る静電保護回路１は、第２のサージ電流通電回路６にサージ電流検出手段を設けて、第１のサージ電流通電回路５によって所定値以上のサージ電流ＩＳ１が通電されたときに第２のサージ電流通電回路６が動作するようにしているため、第１のサージ電流通電回路５を内部に有するアッテネータ回路４に所定値以上のサージ電流ＩＳ１が通電するのを確実に防止することができ、アッテネータ回路４の保護を確実に行うことができる。
【００４７】
また、本実施の形態に係る静電保護回路１は、半導体基板上に形成されており、半導体基板上の基準電位（電源端子Ｔｖｃｃの電位）と電源電位（グランド端子ＴＧＮＤの電位）との間に形成される寄生ダイオード（Ｄ２）を介して第２のサージ電流通電回路６がサージ電流ＩＳ２を通電するようにしているため、第２のサージ電流通電回路６を構成するサージ電流通電用のダイオードＤ２を別途設ける必要がなくなり、回路規模の縮小や構成部品点数の削減を図ることができ、静電保護回路１を有する半導体装置の小型軽量化や低廉化を図ることができる。
【００４８】
以上に説明した静電保護回路１は、負のサージ電流を通電するために設けたマイナス側の保護回路だけについて説明しているが、プラス側の保護回路も同様の構成とすることができる。
【００４９】
すなわち、図３に示す静電保護回路１１は、プラス側の保護回路であり、半導体基板上に信号処理などを行う電子回路１２を形成するとともに、同電子回路１２の入力部１３に入力信号の振幅を減衰させるためのアッテネータ回路１４を形成し、同アッテネータ回路１４の内部にサージ電流通電用の第１のサージ電流通電回路１５を形成し、さらには、第１のサージ電流通電回路１５の動作後にサージ電流をグランド端子ＴＧＮＤへ直接的に通電するための第２のサージ電流通電回路１６をアッテネータ回路１４の入力側に形成している。図中、Ｔｖｃｃは電源電位となる電源端子、ＴＧＮＤは基準電位となるグランド端子である。
【００５０】
アッテネータ回路１４は、バイアス電源Ｖｂと分圧抵抗Ｒ１１〜Ｒ１４とで構成しており、入力端子Ｔｉｎと電子回路１２の入力部１３との間に分圧抵抗Ｒ１１〜Ｒ１３を直列接続するとともに、電子回路１２の入力部１３とグランド端子ＴＧＮＤとの間に分圧抵抗Ｒ１４とバイアス電源Ｖｂとを直列接続して、直列接続した分圧抵抗Ｒ１１〜Ｒ１３の合成抵抗と分圧抵抗Ｒ１４とで入力端子に印加された入力信号を分圧することによって入力信号の振幅を減衰させて電子回路１２の入力部１３に入力するようにしている。
【００５１】
第１のサージ電流通電回路１５は、アッテネータ回路１４の分圧抵抗Ｒ１２とＲ１３との間（図中、符号Ｂで示す部位。）と電源端子Ｔｖｃｃとの間にサージ電流通電用のダイオードＤ１１を接続して、入力信号を分圧抵抗Ｒ１１，Ｒ１２の合成抵抗と分圧抵抗Ｒ１３，Ｒ１４の合成抵抗とで分圧したＢ点での電圧が電源電位よりもダイオードＤ１１の順方向電圧以上上昇した場合に、入力端子Ｔｉｎから電源端子Ｔｖｃｃに分圧抵抗Ｒ１１，Ｒ１２とダイオードＤ１１とを介してサージ電流ＩＳ１を通電するようにしている。
【００５２】
第２のサージ電流通電回路１６は、２個のＰＮＰ型のトランジスタＴ１１，Ｔ１２と抵抗Ｒ１５とダイオードＤ１２とから構成しており、サージ電流ＩＳ２をグランド端子ＴＧＮＤへ直接的に通電するようにしている。
【００５３】
具体的には、第２のサージ電流通電回路１６は、入力端子ＴｉｎにトランジスタＴ１１のエミッタ端子を直列接続し、同トランジスタＴ１１のコレクタ端子に抵抗Ｒ１５の一端を直列接続し、同抵抗Ｒ１５の他端にトランジスタＴ１２のエミッタ端子を直列接続し、同トランジスタＴ１２のコレクタ端子にグランド端子ＴＧＮＤを直列接続し、さらには、電源端子ＴｖｃｃにダイオードＤ１２のカソード端子を直列接続し、同ダイオードＤ１２のアノード端子にグランド端子ＴＧＮＤを直列接続している。
【００５４】
ここでも、トランジスタＴ１１は、エミッタ端子とベース端子との間にアッテネータ回路１４の分圧抵抗Ｒ１１を接続しており、これにより、第１のサージ電流通電回路１５によって通電されたサージ電流ＩＳ１が所定値以上の場合に分圧抵抗Ｒ１１での電圧降下を利用してトランジスタＴ１１がＯＮ状態となり、サージ電流ＩＳ２をグランド端子ＴＧＮＤに通電するようにしている。すなわち、トランジスタＴ１１は、第１のサージ電流通電回路１５によって通電されたサージ電流ＩＳ１が所定値以上か否かを判断するサージ電流検出手段として機能している。
【００５５】
また、トランジスタＴ１２は、エミッタ端子とベース端子とを直接的に接続して逆流防止用のダイオードを形成している。
【００５６】
また、抵抗Ｒ１５は、トランジスタＴ１１，Ｔ１２を流れるサージ電流ＩＳ２を制限する電流制限抵抗として機能しており、これによって、トランジスタＴ１１，Ｔ１２に過大なサージ電流ＩＳ２が流れてトランジスタＴ１１，Ｔ１２が破壊されてしまうのを防止している。
【００５７】
そして、第２のサージ電流通電回路１６は、トランジスタＴ１１がＯＮ状態となった場合に、サージ電流ＩＳ２をトランジスタＴ１１、抵抗Ｒ１５、トランジスタＴ１２、ダイオードＤ１２、Ｐ型ウェルを順に介して入力端子Ｔｉｎからグランド端子ＴＧＮＤに直接的に通電するようにしている。ここで、サージ電流ＩＳ２を入力端子Ｔｉｎから直接的に通電するとは、アッテネータ回路１４や第１のサージ電流通電回路１５の内部にサージ電流ＩＳ２を通電させることなく入力端子Ｔｉｎからサージ電流ＩＳ２を通電させることを指す。なお、これに対して、第１のサージ電流通電回路１５は、アッテネータ回路１４の分圧抵抗Ｒ１１，Ｒ１２を介してサージ電流ＩＳ １を入力端子Ｔｉｎから間接的に通電している。
【００５８】
静電保護回路１１も、入力端子Ｔｉｎに尖頭ノイズが重畳された許容範囲を越える入力信号が印加されると、入力信号を分圧抵抗Ｒ１１，Ｒ１２の合成抵抗と分圧抵抗Ｒ１３，Ｒ１４の合成抵抗とで分圧したＢ点での電圧が電源電位よりもダイオードＤ１１の順方向電圧以上上昇し、これにより、まず、第１のサージ電流通電回路１５が動作し、入力端子Ｔｉｎから電源端子ＴＶＣＣに分圧抵抗Ｒ１，Ｒ２とダイオードＤ１１とを介してサージ電流ＩＳ１が通電される。
【００５９】
その後、第１のサージ電流通電回路１５によって通電されたサージ電流ＩＳ１が所定値以上の場合には、分圧抵抗Ｒ１１での電圧降下によって第２のサージ電流通電回路１６のトランジスタＴ１１のベース−エミッタ間にバイアス電圧が印加されてトランジスタＴ１１がＯＮ状態となり、これにより、入力端子Ｔｉｎからグランド端子ＴＧＮＤに直接的に通電される。なお、第２のサージ電流通電回路１６が動作しているときにも第１のサージ電流通電回路１５は動作しており、所定値以下のサージ電流ＩＳ１を通電している。
【００６０】
この静電保護回路１１も、尖頭ノイズが重畳された入力信号が入力された場合には、まず、アッテネータ回路１４の内部に形成した第１のサージ電流通電回路１５が動作して内部の電子回路１２を保護し、その後、第２のサージ電流通電回路１６が動作してサージ電流ＩＳ２を入力端子Ｔｉｎから直接的に通電することによって第１のサージ電流通電回路１５及びアッテネータ回路１４の内部を流れるサージ電流ＩＳ１が急激に増大するのを阻止して、アッテネータ回路１４の内部に過大なサージ電流ＩＳ１が通電してしまうのを未然に防止し、アッテネータ回路１４を保護するようにしている。なお、静電保護回路１１も、通常状態の入力信号が入力端子Ｔｉｎに印加される場合には、ダイオードＤ１１に逆バイアスが印加されていて第１のサージ電流通電回路１５が動作せず、また、トランジスタＴ１１がＯＦＦ状態となっていて第２のサージ電流通電回路１６も動作しないように、分圧抵抗Ｒ１１〜Ｒ１４の抵抗値を適宜選択している。
【００６１】
上述した説明では、理解を容易なものとするために、マイナス側の保護回路である静電保護回路１とプラス側の保護回路である静電保護回路１１とをそれぞれ別個に説明しているが、これらの静電保護回路１，１１を組合わせることによって、プラス及びマイナス側の保護回路とすることができる。
【００６２】
また、プラス側の保護回路を半導体基板上に形成する場合に、半導体基板上の電源端子Ｔｖｃｃと入力端子Ｔｉｎとの間には寄生ダイオードが形成されることがないことから、図４に示すように、入力信号のプラス側の保護回路である静電保護回路２１として、電源端子Ｔｖｃｃと入力端子Ｔｉｎとの間にサージ電流通電用のダイオードＤ３，Ｄ４，Ｄ５を複数個直列接続した構造のものを用いてもよい。この場合には、プラス側の静電保護回路２１の回路規模を縮小することができ、半導体装置の小型軽量化や低廉化を図ることができる。
【００６３】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００６４】
すなわち、請求項１に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、同アッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、同第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とから静電保護回路を構成しているため、第１及び第２のサージ電流通電回路によってサージ電流を通電させることにより内部の電子回路を保護することができるとともに、アッテネータ回路の内部に過大なサージ電流が通電するのを防止することができ、過大なサージ電流が通電することによるアッテネータ回路の故障を未然に防止することができる。
【００６５】
また、請求項２に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、同アッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、同第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成しているため、半導体基板上に形成した電子回路の保護とアッテネータ回路の保護とを行うことができる。
【００６６】
また、請求項３に係る本発明では、第２のサージ電流通電回路によって半導体基板上の基準電位と電源電位との間に形成される寄生ダイオードを介してサージ電流を通電するようにしているため、第２のサージ電流通電回路を構成するサージ電流通電用のダイオードを別途設ける必要がなくなり、回路規模の縮小や構成部品点数の削減を図ることができ、静電保護回路を有する半導体装置の小型軽量化や低廉化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る静電保護回路を示す回路図。
【図２】同動作説明図。
【図３】入力信号のプラス側に設けた静電保護回路を示す回路図。
【図４】入力信号のプラス側及びマイナス側に設けた静電保護回路を示す回路図。
【図５】従来の静電保護回路を示す回路図。
【図６】クランプ状態を示す説明図。
【図７】従来の静電保護回路を示す回路図。
【図８】同断面構造の説明図。
【図９】従来のアッテネータ回路を有する静電保護回路を示す回路図。
【符号の説明】
１ 静電保護回路
２ 電子回路
３ 入力部
４ アッテネータ回路
５ 第１のサージ電流通電回路
６ 第２のサージ電流通電回路
ＩＳ１，ＩＳ２ サージ電流
【発明の属する技術分野】
本発明は、静電保護回路及び同静電保護回路を有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来より、尖頭ノイズが重畳した入力信号が電子回路に入力されると、許容範囲を越える電流が電子回路内に通電し、電子回路を構成する電子部品が静電破壊されてしまい、電子回路が故障するおそれがあった。
【０００３】
そのため、従来の電子回路においては、許容範囲を越える入力信号が入力されないように、電子回路の入力端子に静電保護回路を設けていた。
【０００４】
かかる静電保護回路１００としては、図５に示すように、電子回路１０１の入力端子Ｔｉｎとグランド端子ＴＧＮＤとの間、及び入力端子Ｔｉｎと電源端子Ｔｖｃｃとの間に静電保護ダイオードＤ１００，Ｄ１０１をそれぞれ接続したものが知られている。
【０００５】
ところが、上記の静電保護回路１００では、図６に示すように、基準電圧（グランド電圧）よりも静電保護ダイオードＤ１００の順方向電圧だけ低い電圧、或いは電源電圧よりも静電保護ダイオードＤ１０１の順方向電圧だけ高い電圧で入力信号がクランプされてしまうため、入力端子Ｔｉｎに電源電圧を越える入力信号が印加される場合には、入力信号が歪むといった不具合が発生するおそれがあった。
【０００６】
かかる不具合を解消するためには、図７に示すように、入力端子Ｔｉｎとグランド端子ＴＧＮＤとの間、及び入力端子Ｔｉｎと電源端子ＴＶＣＣとの間に直列接続した複数個の静電保護ダイオードＤ１００〜Ｄ１０５をそれぞれ接続して、クランプされる電圧を増大させた構造とすることが考えられる。
【０００７】
しかしながら、電子回路１０１を半導体基板上に形成した半導体装置の場合には、半導体基板上の基準電位（グランド電位）と電源電位との間に形成される寄生ダイオードの影響によって、回路上で複数個の静電保護ダイオードを直列接続しても、実質的には１個の寄生ダイオードだけが接続された構成となり、クランプされる電圧を増大させることができなかった。
【０００８】
すなわち、図８に示すように、半導体基板１０２に複数個の静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を直列接続する場合には、半導体基板１０２に基準電位となるＰ型ウェル１０３を形成し、同Ｐ型ウェル１０３に複数個のＰＮ接合からなる静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３をそれぞれ形成し、これらの静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を接続端子１０４，１０５で接続していた。図中、１０６は絶縁層である。
【０００９】
そして、半導体基板１０２においては、静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を構成するＮ型領域とＰ型ウェル１０３との間もＰＮ接合となることから、これらの間に寄生ダイオードが等価的に形成されることになる。
【００１０】
したがって、半導体基板１０２に複数個の静電保護ダイオードＤ１００，Ｄ１０２，Ｄ１０３を直列接続しても、結局は基準電位となるＰ型ウェル１０３と入力端子Ｔｉｎとの間に形成された寄生ダイオードが支配的に機能することになり、入力端子Ｔｉｎとグランド端子ＴＧＮＤとの間に１個の寄生ダイオードを接続した回路と等価な回路を構成することになってしまい、実質的には上記静電保護回路１００と変わらず１個の寄生ダイオードの順方向電圧によって入力信号がクランプされてしまっていた。
【００１１】
そのため、従来においては、図９に示すように、電子回路１０１の入力部１０７と入力端子Ｔｉｎとの間に入力信号の振幅を減衰させるためのアッテネータ回路１０８を設けるとともに、同アッテネータ回路１０８の内部に静電保護回路１００を設けて、実際に電子回路１０１に入力される信号の振幅を減衰させ、減衰させた信号に対して静電保護回路１００が動作するように構成するようにしていた。ここで、アッテネータ回路１０８は、バイアス電源Ｖｂと２個の分圧抵抗Ｒ１００，Ｒ１０１とから構成していた。
【００１２】
【発明が解決しようとする課題】
ところが、上記従来のアッテネータ回路を設けた静電保護回路にあっては、静電保護回路をアッテネータ回路の内部に設ける必要があることから、静電保護回路の動作時にサージ電流がアッテネータ回路を構成する分圧抵抗に流れてしまい、過大なサージ電流が流れる場合には、分圧抵抗が過電流によって破壊され、電子回路が故障してしまうおそれがあった。
【００１３】
特に、半導体基板上に形成した電子回路にアッテネータ回路と静電保護回路とを設けた場合には、分圧抵抗としてポリシリコン膜からなるポリ抵抗を用いると過電流によって破壊されやすくなってしまうことから、ポリ抵抗を用いることができなくなり、これにより、電子回路の小型・高速化が図れなくなるおそれがあった。
【００１４】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とから静電保護回路を構成することにした。
【００１５】
また、請求項２に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成することにした。
【００１６】
また、請求項３に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成した負のサージ電流を通電するための第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上の負のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成し、前記第２のサージ電流通電回路は、半導体基板上の基準電位と電源電位との間に形成される寄生ダイオードを介して負のサージ電流を通電するように構成することにした。
【００１７】
【発明の実施の形態】
本発明に係る静電保護回路は、半導体基板上に信号処理などを行う電子回路を形成するとともに、同電子回路の入力部に入力信号の振幅を減衰させるアッテネータ回路を形成し、同アッテネータ回路の内部にサージ電流通電用の第１のサージ電流通電回路を形成し、さらには、第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作する第２のサージ電流通電回路をアッテネータ回路の入力側外部に形成したものである。
【００１８】
しかも、第２のサージ電流通電回路は、半導体基板上の基準電位（グランド：ＧＮＤ）と電源電位（電源：ＶＣＣ）との間に形成される寄生ダイオード（ＰＮ接合部）を介してサージ電流を通電するようにしたものである。
【００１９】
そして、尖頭ノイズが重畳された入力信号が入力された場合には、まず、アッテネータ回路の内部に形成した第１のサージ電流通電回路が動作して内部の電子回路を保護する。
【００２０】
しかも、第１のサージ電流通電回路によって所定値以上のサージ電流を通電した場合には、第２のサージ電流通電回路が動作してサージ電流を入力端子へ直接的に通電する。
【００２１】
これにより、第１のサージ電流通電回路及びアッテネータ回路の内部を流れるサージ電流が急激に増大するのを阻止することができ、アッテネータ回路の内部に過大なサージ電流が通電してしまうのを未然に防止して、アッテネータ回路を保護することができる。
【００２２】
すなわち、本発明に係る静電保護回路では、アッテネータ回路を有する電子回路において、第１及び第２のサージ電流通電回路によってサージ電流を通電させることにより内部の電子回路を保護することができるとともに、第２のサージ電流通電回路によってアッテネータ回路の内部には過大なサージ電流を通電させることなくサージ電流を通電させることができ、過大なサージ電流が通電することによるアッテネータ回路の故障を未然に防止することができる。
【００２３】
しかも、第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに第２のサージ電流通電回路が動作するようにしているため、第１のサージ電流通電回路を内部に有するアッテネータ回路に所定値以上のサージ電流が通電するのを確実に防止することができ、アッテネータ回路の保護を確実に行うことができる。
【００２４】
特に、第２のサージ電流通電回路が半導体基板上の基準電位と電源電位との間に形成される寄生ダイオードを介してサージ電流を通電するようにした場合には、第２のサージ電流通電回路を構成するサージ電流通電用のダイオードを別途設ける必要がなくなり、回路規模の縮小や構成部品点数の削減を図ることができ、静電保護回路を有する半導体装置の小型軽量化や低廉化を図ることができる。
【００２５】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【００２６】
本発明に係る静電保護回路１は、図１に示すように、半導体基板上に信号処理などを行う電子回路２を形成するとともに、同電子回路２の入力部３に入力信号の振幅を減衰させるためのアッテネータ回路４を形成し、同アッテネータ回路４の内部にサージ電流通電用の第１のサージ電流通電回路５を形成し、さらには、第１のサージ電流通電回路５の動作後にサージ電流を入力端子Ｔｉｎへ直接的に通電するための第２のサージ電流通電回路６をアッテネータ回路４の入力側に形成している。
【００２７】
電子回路２には、入力端子Ｔｉｎの他に電源電位となる電源端子Ｔｖｃｃと基準電位となるグランド端子ＴＧＮＤとを接続している。
【００２８】
アッテネータ回路４は、バイアス電源Ｖｂと分圧抵抗Ｒ１〜Ｒ４とで構成しており、入力端子Ｔｉｎと電子回路２の入力部３との間に分圧抵抗Ｒ１〜Ｒ３を直列接続するとともに、電子回路２の入力部３とグランド端子ＴＧＮＤとの間に分圧抵抗Ｒ４とバイアス電源Ｖｂとを直列接続している。
【００２９】
そして、アッテネータ回路４は、直列接続した分圧抵抗Ｒ１〜Ｒ３の合成抵抗と分圧抵抗Ｒ４とで入力端子に印加された入力信号を分圧することによって入力信号の振幅を減衰させて電子回路２の入力部３に入力するようにしている。
【００３０】
第１のサージ電流通電回路５は、アッテネータ回路４の分圧抵抗Ｒ２とＲ３との間（図中、符号Ａで示す部位。）とグランド端子ＴＧＮＤとの間にサージ電流通電用のダイオードＤ１を接続している。
【００３１】
そして、第１のサージ電流通電回路５は、入力信号を分圧抵抗Ｒ１，Ｒ２の合成抵抗と分圧抵抗Ｒ３，Ｒ４の合成抵抗とで分圧したＡ点での電圧が基準電位（グランド電位）よりもダイオードＤ１の順方向電圧以上低下した場合に、グランド端子ＴＧＮＤから入力端子ＴｉｎにダイオードＤ１と分圧抵抗Ｒ１，Ｒ２を介してサージ電流ＩＳ１を通電するようにしている。
【００３２】
第２のサージ電流通電回路６は、２個のＮＰＮ型のトランジスタＴ１，Ｔ２と抵抗Ｒ５とダイオードＤ２とから構成しており、サージ電流ＩＳ２を入力端子Ｔｉｎへ直接的に通電するようにしている。
【００３３】
具体的には、第２のサージ電流通電回路６は、入力端子ＴｉｎにトランジスタＴ１のエミッタ端子を直列接続し、同トランジスタＴ１のコレクタ端子に抵抗Ｒ５の一端を直列接続し、同抵抗Ｒ５の他端にトランジスタＴ２のエミッタ端子を直列接続し、同トランジスタＴ２のコレクタ端子に電源端子Ｔｖｃｃを直列接続し、さらには、電源端子ＴｖｃｃにダイオードＤ２のカソード端子を直列接続し、同ダイオードＤ２のアノード端子にグランド端子ＴＧＮＤを直列接続している。
【００３４】
ここで、トランジスタＴ１は、エミッタ端子とベース端子との間にアッテネータ回路４の分圧抵抗Ｒ１を接続しており、これにより、第１のサージ電流通電回路５によって通電されたサージ電流ＩＳ１が所定値以上の場合に分圧抵抗Ｒ１での電圧降下を利用してトランジスタＴ１がＯＮ状態となり、サージ電流ＩＳ２を入力端子Ｔｉｎに通電するようにしている。すなわち、トランジスタＴ１は、第１のサージ電流通電回路５によって通電されたサージ電流ＩＳ１が所定値以上か否かを判断するサージ電流検出手段として機能している。
【００３５】
また、トランジスタＴ２は、エミッタ端子とベース端子とを直接的に接続して逆流防止用のダイオードを形成している。
【００３６】
また、抵抗Ｒ５は、トランジスタＴ１，Ｔ２を流れるサージ電流ＩＳ２を制限する電流制限抵抗として機能しており、これによって、トランジスタＴ１，Ｔ２に過大なサージ電流ＩＳ２が流れてトランジスタＴ１，Ｔ２が破壊されてしまうのを防止している。
【００３７】
また、ダイオードＤ２は、サージ電流ＩＳ２をグランド端子ＴＧＮＤから供給するためのものであり、本実施の形態に係る静電保護回路１では、半導体基板上の電源端子Ｔｖｃｃとグランド端子ＴＧＮＤとの間に形成される寄生ダイオードを利用している。かかる寄生ダイオードは、グランド端子ＴＧＮＤと同電位に導通する半導体基板上のＰ型ウェルと電源端子Ｔｖｃｃとの間に形成されたＰＮ接合からなる。
【００３８】
そして、第２のサージ電流通電回路６は、トランジスタＴ１がＯＮ状態となった場合に、サージ電流ＩＳ２をグランド端子ＴＧＮＤに接続されたＰ型ウェルからダイオードＤ２、トランジスタＴ２、抵抗Ｒ５、トランジスタＴ１を順に介して入力端子Ｔｉｎに直接的に通電するようにしている。ここで、サージ電流ＩＳ２を入力端子Ｔｉｎに直接的に通電するとは、アッテネータ回路４や第１のサージ電流通電回路５の内部にサージ電流ＩＳ２を通電させることなく入力端子Ｔｉｎにサージ電流ＩＳ２を通電させることを指す。なお、これに対して、第１のサージ電流通電回路５は、アッテネータ回路４の分圧抵抗Ｒ１，Ｒ２を介してサージ電流ＩＳ １を入力端子Ｔｉｎに間接的に通電している。
【００３９】
なお、通常状態の入力信号が入力端子Ｔｉｎに印加される場合には、ダイオードＤ１に逆バイアスが印加されていて第１のサージ電流通電回路５が動作しておらず、また、トランジスタＴ１がＯＦＦ状態となっていて第２のサージ電流通電回路６も動作しないようにしている。これらは、分圧抵抗Ｒ１〜Ｒ４の抵抗値を適宜選択することによって実現できる。
【００４０】
本実施の形態に係る静電保護回路１は、上述した構成となっており、入力端子Ｔｉｎに尖頭ノイズが重畳された許容範囲を越える入力信号が印加された場合に、以下のようにしてサージ電流を通電して、内部の電子回路２の入力部３に過大な信号が印加されないようにして、電子回路２を保護するようにしている（図２参照）。
【００４１】
すなわち、静電保護回路１は、図２に示すように、入力端子Ｔｉｎに尖頭ノイズが重畳された許容範囲を越える入力信号が印加されると、入力信号を分圧抵抗Ｒ１，Ｒ２の合成抵抗と分圧抵抗Ｒ３，Ｒ４の合成抵抗とで分圧したＡ点での電圧が基準電位（グランド電位）よりもダイオードＤ１の順方向電圧以上低下し、これにより、まず、第１のサージ電流通電回路５が動作し、グランド端子ＴＧＮＤから入力端子ＴｉｎにダイオードＤ１と分圧抵抗Ｒ１，Ｒ２を介してサージ電流ＩＳ１が通電される。
【００４２】
その後、第１のサージ電流通電回路５によって通電されたサージ電流ＩＳ１が所定値以上の場合には、分圧抵抗Ｒ１での電圧降下によって第２のサージ電流通電回路６のトランジスタＴ１のベース−エミッタ間にバイアス電圧が印加されてトランジスタＴ１がＯＮ状態となり、これにより、サージ電流ＩＳ２がグランド端子ＴＧＮＤに接続されたＰ型ウェルからダイオードＤ２、トランジスタＴ２、抵抗Ｒ５、トランジスタＴ１を順に介して入力端子Ｔｉｎに直接的に通電される。なお、第２のサージ電流通電回路６が動作しているときにも第１のサージ電流通電回路５は動作しており、所定値以下のサージ電流ＩＳ１を通電している。
【００４３】
このように、本実施の形態に係る静電保護回路１では、入力信号の振幅を減衰させるためのアッテネータ回路４と、同アッテネータ回路４の内部に形成したサージ電流ＩＳ１を通電させるための第１のサージ電流通電回路５と、同第１のサージ電流通電回路５の動作後にサージ電流ＩＳ２を入力端子Ｔｉｎへ直接的に通電させるための第２のサージ電流通電回路６とから構成している。
【００４４】
そのため、尖頭ノイズが重畳された入力信号が入力された場合には、まず、アッテネータ回路４の内部に形成した第１のサージ電流通電回路５が動作して内部の電子回路２を保護し、その後、第２のサージ電流通電回路６が動作してサージ電流ＩＳ２を入力端子Ｔｉｎへ直接的に通電することによって第１のサージ電流通電回路５及びアッテネータ回路４の内部を流れるサージ電流ＩＳ１が急激に増大するのを阻止して、アッテネータ回路４の内部に過大なサージ電流ＩＳ１が通電してしまうのを未然に防止し、アッテネータ回路４を保護するようにしている。
【００４５】
これにより、本実施の形態に係る静電保護回路１では、アッテネータ回路４を有する電子回路２において、第１及び第２のサージ電流通電回路５，６によってサージ電流ＩＳ１，ＩＳ２を通電させることにより内部の電子回路２を保護することができるとともに、第２のサージ電流通電回路６でサージ電流ＩＳ２を入力端子Ｔｉｎに直接的に通電することによってアッテネータ回路４の内部に過大なサージ電流ＩＳ１を通電させることなくサージ電流ＩＳ１，ＩＳ２を通電させることができ、過大なサージ電流ＩＳ１が通電することによるアッテネータ回路４の故障を未然に防止することができる。
【００４６】
しかも、本実施の形態に係る静電保護回路１は、第２のサージ電流通電回路６にサージ電流検出手段を設けて、第１のサージ電流通電回路５によって所定値以上のサージ電流ＩＳ１が通電されたときに第２のサージ電流通電回路６が動作するようにしているため、第１のサージ電流通電回路５を内部に有するアッテネータ回路４に所定値以上のサージ電流ＩＳ１が通電するのを確実に防止することができ、アッテネータ回路４の保護を確実に行うことができる。
【００４７】
また、本実施の形態に係る静電保護回路１は、半導体基板上に形成されており、半導体基板上の基準電位（電源端子Ｔｖｃｃの電位）と電源電位（グランド端子ＴＧＮＤの電位）との間に形成される寄生ダイオード（Ｄ２）を介して第２のサージ電流通電回路６がサージ電流ＩＳ２を通電するようにしているため、第２のサージ電流通電回路６を構成するサージ電流通電用のダイオードＤ２を別途設ける必要がなくなり、回路規模の縮小や構成部品点数の削減を図ることができ、静電保護回路１を有する半導体装置の小型軽量化や低廉化を図ることができる。
【００４８】
以上に説明した静電保護回路１は、負のサージ電流を通電するために設けたマイナス側の保護回路だけについて説明しているが、プラス側の保護回路も同様の構成とすることができる。
【００４９】
すなわち、図３に示す静電保護回路１１は、プラス側の保護回路であり、半導体基板上に信号処理などを行う電子回路１２を形成するとともに、同電子回路１２の入力部１３に入力信号の振幅を減衰させるためのアッテネータ回路１４を形成し、同アッテネータ回路１４の内部にサージ電流通電用の第１のサージ電流通電回路１５を形成し、さらには、第１のサージ電流通電回路１５の動作後にサージ電流をグランド端子ＴＧＮＤへ直接的に通電するための第２のサージ電流通電回路１６をアッテネータ回路１４の入力側に形成している。図中、Ｔｖｃｃは電源電位となる電源端子、ＴＧＮＤは基準電位となるグランド端子である。
【００５０】
アッテネータ回路１４は、バイアス電源Ｖｂと分圧抵抗Ｒ１１〜Ｒ１４とで構成しており、入力端子Ｔｉｎと電子回路１２の入力部１３との間に分圧抵抗Ｒ１１〜Ｒ１３を直列接続するとともに、電子回路１２の入力部１３とグランド端子ＴＧＮＤとの間に分圧抵抗Ｒ１４とバイアス電源Ｖｂとを直列接続して、直列接続した分圧抵抗Ｒ１１〜Ｒ１３の合成抵抗と分圧抵抗Ｒ１４とで入力端子に印加された入力信号を分圧することによって入力信号の振幅を減衰させて電子回路１２の入力部１３に入力するようにしている。
【００５１】
第１のサージ電流通電回路１５は、アッテネータ回路１４の分圧抵抗Ｒ１２とＲ１３との間（図中、符号Ｂで示す部位。）と電源端子Ｔｖｃｃとの間にサージ電流通電用のダイオードＤ１１を接続して、入力信号を分圧抵抗Ｒ１１，Ｒ１２の合成抵抗と分圧抵抗Ｒ１３，Ｒ１４の合成抵抗とで分圧したＢ点での電圧が電源電位よりもダイオードＤ１１の順方向電圧以上上昇した場合に、入力端子Ｔｉｎから電源端子Ｔｖｃｃに分圧抵抗Ｒ１１，Ｒ１２とダイオードＤ１１とを介してサージ電流ＩＳ１を通電するようにしている。
【００５２】
第２のサージ電流通電回路１６は、２個のＰＮＰ型のトランジスタＴ１１，Ｔ１２と抵抗Ｒ１５とダイオードＤ１２とから構成しており、サージ電流ＩＳ２をグランド端子ＴＧＮＤへ直接的に通電するようにしている。
【００５３】
具体的には、第２のサージ電流通電回路１６は、入力端子ＴｉｎにトランジスタＴ１１のエミッタ端子を直列接続し、同トランジスタＴ１１のコレクタ端子に抵抗Ｒ１５の一端を直列接続し、同抵抗Ｒ１５の他端にトランジスタＴ１２のエミッタ端子を直列接続し、同トランジスタＴ１２のコレクタ端子にグランド端子ＴＧＮＤを直列接続し、さらには、電源端子ＴｖｃｃにダイオードＤ１２のカソード端子を直列接続し、同ダイオードＤ１２のアノード端子にグランド端子ＴＧＮＤを直列接続している。
【００５４】
ここでも、トランジスタＴ１１は、エミッタ端子とベース端子との間にアッテネータ回路１４の分圧抵抗Ｒ１１を接続しており、これにより、第１のサージ電流通電回路１５によって通電されたサージ電流ＩＳ１が所定値以上の場合に分圧抵抗Ｒ１１での電圧降下を利用してトランジスタＴ１１がＯＮ状態となり、サージ電流ＩＳ２をグランド端子ＴＧＮＤに通電するようにしている。すなわち、トランジスタＴ１１は、第１のサージ電流通電回路１５によって通電されたサージ電流ＩＳ１が所定値以上か否かを判断するサージ電流検出手段として機能している。
【００５５】
また、トランジスタＴ１２は、エミッタ端子とベース端子とを直接的に接続して逆流防止用のダイオードを形成している。
【００５６】
また、抵抗Ｒ１５は、トランジスタＴ１１，Ｔ１２を流れるサージ電流ＩＳ２を制限する電流制限抵抗として機能しており、これによって、トランジスタＴ１１，Ｔ１２に過大なサージ電流ＩＳ２が流れてトランジスタＴ１１，Ｔ１２が破壊されてしまうのを防止している。
【００５７】
そして、第２のサージ電流通電回路１６は、トランジスタＴ１１がＯＮ状態となった場合に、サージ電流ＩＳ２をトランジスタＴ１１、抵抗Ｒ１５、トランジスタＴ１２、ダイオードＤ１２、Ｐ型ウェルを順に介して入力端子Ｔｉｎからグランド端子ＴＧＮＤに直接的に通電するようにしている。ここで、サージ電流ＩＳ２を入力端子Ｔｉｎから直接的に通電するとは、アッテネータ回路１４や第１のサージ電流通電回路１５の内部にサージ電流ＩＳ２を通電させることなく入力端子Ｔｉｎからサージ電流ＩＳ２を通電させることを指す。なお、これに対して、第１のサージ電流通電回路１５は、アッテネータ回路１４の分圧抵抗Ｒ１１，Ｒ１２を介してサージ電流ＩＳ １を入力端子Ｔｉｎから間接的に通電している。
【００５８】
静電保護回路１１も、入力端子Ｔｉｎに尖頭ノイズが重畳された許容範囲を越える入力信号が印加されると、入力信号を分圧抵抗Ｒ１１，Ｒ１２の合成抵抗と分圧抵抗Ｒ１３，Ｒ１４の合成抵抗とで分圧したＢ点での電圧が電源電位よりもダイオードＤ１１の順方向電圧以上上昇し、これにより、まず、第１のサージ電流通電回路１５が動作し、入力端子Ｔｉｎから電源端子ＴＶＣＣに分圧抵抗Ｒ１，Ｒ２とダイオードＤ１１とを介してサージ電流ＩＳ１が通電される。
【００５９】
その後、第１のサージ電流通電回路１５によって通電されたサージ電流ＩＳ１が所定値以上の場合には、分圧抵抗Ｒ１１での電圧降下によって第２のサージ電流通電回路１６のトランジスタＴ１１のベース−エミッタ間にバイアス電圧が印加されてトランジスタＴ１１がＯＮ状態となり、これにより、入力端子Ｔｉｎからグランド端子ＴＧＮＤに直接的に通電される。なお、第２のサージ電流通電回路１６が動作しているときにも第１のサージ電流通電回路１５は動作しており、所定値以下のサージ電流ＩＳ１を通電している。
【００６０】
この静電保護回路１１も、尖頭ノイズが重畳された入力信号が入力された場合には、まず、アッテネータ回路１４の内部に形成した第１のサージ電流通電回路１５が動作して内部の電子回路１２を保護し、その後、第２のサージ電流通電回路１６が動作してサージ電流ＩＳ２を入力端子Ｔｉｎから直接的に通電することによって第１のサージ電流通電回路１５及びアッテネータ回路１４の内部を流れるサージ電流ＩＳ１が急激に増大するのを阻止して、アッテネータ回路１４の内部に過大なサージ電流ＩＳ１が通電してしまうのを未然に防止し、アッテネータ回路１４を保護するようにしている。なお、静電保護回路１１も、通常状態の入力信号が入力端子Ｔｉｎに印加される場合には、ダイオードＤ１１に逆バイアスが印加されていて第１のサージ電流通電回路１５が動作せず、また、トランジスタＴ１１がＯＦＦ状態となっていて第２のサージ電流通電回路１６も動作しないように、分圧抵抗Ｒ１１〜Ｒ１４の抵抗値を適宜選択している。
【００６１】
上述した説明では、理解を容易なものとするために、マイナス側の保護回路である静電保護回路１とプラス側の保護回路である静電保護回路１１とをそれぞれ別個に説明しているが、これらの静電保護回路１，１１を組合わせることによって、プラス及びマイナス側の保護回路とすることができる。
【００６２】
また、プラス側の保護回路を半導体基板上に形成する場合に、半導体基板上の電源端子Ｔｖｃｃと入力端子Ｔｉｎとの間には寄生ダイオードが形成されることがないことから、図４に示すように、入力信号のプラス側の保護回路である静電保護回路２１として、電源端子Ｔｖｃｃと入力端子Ｔｉｎとの間にサージ電流通電用のダイオードＤ３，Ｄ４，Ｄ５を複数個直列接続した構造のものを用いてもよい。この場合には、プラス側の静電保護回路２１の回路規模を縮小することができ、半導体装置の小型軽量化や低廉化を図ることができる。
【００６３】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００６４】
すなわち、請求項１に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、同アッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、同第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とから静電保護回路を構成しているため、第１及び第２のサージ電流通電回路によってサージ電流を通電させることにより内部の電子回路を保護することができるとともに、アッテネータ回路の内部に過大なサージ電流が通電するのを防止することができ、過大なサージ電流が通電することによるアッテネータ回路の故障を未然に防止することができる。
【００６５】
また、請求項２に係る本発明では、入力信号の振幅を減衰させるアッテネータ回路と、同アッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、同第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成しているため、半導体基板上に形成した電子回路の保護とアッテネータ回路の保護とを行うことができる。
【００６６】
また、請求項３に係る本発明では、第２のサージ電流通電回路によって半導体基板上の基準電位と電源電位との間に形成される寄生ダイオードを介してサージ電流を通電するようにしているため、第２のサージ電流通電回路を構成するサージ電流通電用のダイオードを別途設ける必要がなくなり、回路規模の縮小や構成部品点数の削減を図ることができ、静電保護回路を有する半導体装置の小型軽量化や低廉化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る静電保護回路を示す回路図。
【図２】同動作説明図。
【図３】入力信号のプラス側に設けた静電保護回路を示す回路図。
【図４】入力信号のプラス側及びマイナス側に設けた静電保護回路を示す回路図。
【図５】従来の静電保護回路を示す回路図。
【図６】クランプ状態を示す説明図。
【図７】従来の静電保護回路を示す回路図。
【図８】同断面構造の説明図。
【図９】従来のアッテネータ回路を有する静電保護回路を示す回路図。
【符号の説明】
１ 静電保護回路
２ 電子回路
３ 入力部
４ アッテネータ回路
５ 第１のサージ電流通電回路
６ 第２のサージ電流通電回路
ＩＳ１，ＩＳ２ サージ電流
Claims (3)
- 入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路。
- 入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成したサージ電流通電用の第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成したことを特徴とする半導体装置。
- 入力信号の振幅を減衰させるアッテネータ回路と、このアッテネータ回路の内部に形成した負のサージ電流を通電するための第１のサージ電流通電回路と、この第１のサージ電流通電回路によって所定値以上の負のサージ電流が通電されたときに動作し、かつ、前記アッテネータ回路の入力側外部に設けた第２のサージ電流通電回路とからなる静電保護回路を半導体基板上に形成し、前記第２のサージ電流通電回路は、半導体基板上の基準電位と電源電位との間に形成される寄生ダイオードを介して負のサージ電流を通電すべく構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236753A JP4239516B2 (ja) | 2002-08-15 | 2002-08-15 | 静電保護回路及び同静電保護回路を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236753A JP4239516B2 (ja) | 2002-08-15 | 2002-08-15 | 静電保護回路及び同静電保護回路を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079717A true JP2004079717A (ja) | 2004-03-11 |
| JP4239516B2 JP4239516B2 (ja) | 2009-03-18 |
Family
ID=32020788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236753A Expired - Fee Related JP4239516B2 (ja) | 2002-08-15 | 2002-08-15 | 静電保護回路及び同静電保護回路を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4239516B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016171163A (ja) * | 2015-03-12 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
-
2002
- 2002-08-15 JP JP2002236753A patent/JP4239516B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016171163A (ja) * | 2015-03-12 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
| US10361665B2 (en) | 2015-03-12 | 2019-07-23 | Renesas Electronics Corporation | Semiconductor integrated circuit, communication module, and smart meter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4239516B2 (ja) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781389A (en) | Transistor protection circuit | |
| US10147717B2 (en) | Electrostatic discharge protection circuit | |
| JP4651044B2 (ja) | 集積半導体回路を保護するための回路装置および方法 | |
| JP2005524232A (ja) | フィードバックを利用した低入力容量の静電放電保護回路 | |
| US20070120198A1 (en) | Latch-up prevention in semiconductor circuits | |
| TWI246177B (en) | Electrostatic discharge protection circuit with diode string | |
| JP2007527188A (ja) | 集積回路装置の保護回路 | |
| JP2008523604A (ja) | 静電放電保護装置 | |
| JPH0350423B2 (ja) | ||
| JP2003273227A (ja) | 半導体集積回路装置 | |
| JPH1050932A (ja) | 半導体装置 | |
| JP2009302367A (ja) | 半導体素子の静電保護回路 | |
| JPH11178205A (ja) | 保護回路 | |
| JP4239516B2 (ja) | 静電保護回路及び同静電保護回路を有する半導体装置 | |
| US20050104154A1 (en) | Design implementation to suppress latchup in voltage tolerant circuits | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| JPH03139880A (ja) | 半導体装置 | |
| JP4083481B2 (ja) | サージ保護回路 | |
| JP2003163271A (ja) | 半導体保護装置 | |
| KR20050098458A (ko) | Ｅｓｄ 보호 회로 및 그 방법 | |
| JPS5879743A (ja) | モノリシツク集積回路 | |
| JP3795617B2 (ja) | 半導体装置の保護回路 | |
| JP2004056044A (ja) | 静電保護回路及び半導体集積回路 | |
| JP2005064106A (ja) | Ｅｓｄ保護素子 | |
| KR0174621B1 (ko) | 반도체장치의 정전기 보호장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |