JP2008523604A

JP2008523604A - 静電放電保護装置

Info

Publication number: JP2008523604A
Application number: JP2007545063A
Authority: JP
Inventors: エフバルビエフレデリック; ブランファブリス; インベルギィ; ラウルデニス
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2004-12-10
Filing date: 2005-12-08
Publication date: 2008-07-03
Also published as: EP1825513A2; US20090303644A1; CN100557801C; WO2006061793A2; US8441765B2; WO2006061793A3; CN101073154A

Abstract

静電放電（ＥＳＤ）保護装置は、保護すべき装置（６）及びＥＳＤ保護回路（４）を有する。ＥＳＤパルスがパッド（２）に印加されると、リーク電流が、装置（６）への経路（１４）に流れる。保護される装置（６）のこのようなリーク電流は、ＥＳＤ装置（４）を始動させる先行始動信号として用いられる。

Description

本発明は、静電放電に対して保護される装置及び装置を保護する方法に関する。

静電放電（ＥＳＤ）に対する保護を、シリコンの熱損傷を防止するために地面に対して低インピーダンスチャネルを設けることによって、チップ、特に集積回路に集積することができる。あらゆるＥＳＤの電圧パルスを安全レベルに固定することもできる。

装置を、人体モデル（ＨＢＭ）試験によりＥＳＤに対する抵抗を試験することができる。ＨＢＭ試験は、人間の指先から放電されうる電圧パルスをシミュレートするよう設計される。特定の電圧パルスが半導体装置の入力端子に印加され、試験は、装置がそのようなパルスによる損傷から保護されているか否か決定する。装置は、パルス後に予め決定された制限内で動作する場合には電圧パルスに耐えていると決定される。電圧パルスの電圧が増大され、装置に耐えられる電圧は、静電放電に対する装置の抵抗の測定であると考えられる。２０００ＶのＨＢＭ値を有する装置はしばしば、要求が変わるとしてもＥＳＤに対する理想的な耐性を有すると考えられる。

シリコン制御整流器（ＳＣＲ）を、集積回路の装置基板に集積されたＥＳＤ保護構造として用いることができる。しかしながら、それは、集積回路装置のピンのＥＳＤパルスに対する応答が遅くなることがある。

したがって、ＥＳＤイベントの確認及び始動を向上する必要がある。

ＥＳＤイベントの始動を最適に行う方法の多数の研究がなされている。ある手法は、例えば、チェナーダイオード又は電圧パルスを検出するためのカスケード配置の一連のダイオードを用いて電圧レベルを検出する。他の手法は、トリガとしての抵抗−コンデンサ（ＲＣ）回路を用いて急速な電圧変化を検出する。ＥＳＤイベントが検出されたときに信号を発生する更に複雑なネットワークが提案されている。しかしながら、ＥＳＤ保護を迅速に開始する必要がある。

従来のＳＣＲ保護回路は、米国特許出願第２００１／０００７５２１号に記載されている。

本発明によれば、入力パッドと、
前記入力パッドに接続された第１装置端子及び前記第１装置端子から第２装置端子までの静電放電臨界経路を有する保護される装置と、
前記入力パッドに接続され、静電放電保護を開始するトリガ端子を有する静電放電保護回路とを具え、
前記第２装置端子が前記トリガ端子に接続されて、前記保護される装置のリーク電流が静電放電保護を行い又は補助するＥＳＤ保護装置を提供する。

発明者は、ＥＳＤ電圧パルスに基づくＥＳＤ保護を開始する必要をなくすことを実現したが、保護される装置のリーク電流を検出するとともにこれを用いてＥＳＤ保護を開始することもできる。これによって検出速度が向上する。

発明者は、理論に束縛されることを所望しないが、ストレスが加えられた装置のリーク電流が十分な放電に対するプレカーサとして作用して開始速度を向上していると考えられる。

集積されたＥＳＤ保護回路を記載する上記特許出願明細書（第２００１／０００７５２１号）の配置とは異なり、本発明は、保護回路内ではなく保護される装置のリーク電流を用いて、個別のＥＳＤ保護回路の始動を補助する。

静電放電保護回路を、静電保護回路が前記入力パッドに隣接して配置されるとともに保護される装置が静電保護回路に比べて入力パッドから離れて配置される単一基板上に配置することができる。特に、保護される装置を、基板領域の内側に配置することができる。静電保護回路に比べて入力パッドから離れて配置された保護される装置を有することによって、ＥＳＤ保護回路は、保護される装置にパルスを印加することなくＥＳＤパルスを有効に消失することができる。第２装置端子を、電流トリガラインによってトリガ端子に接続することができる。この電流トリガラインを、基板上の長距離相互接続層の一部、短距離層又は個別の層として設けることができる。

好適には、ＥＳＤに対する好適な経路となるためにＥＳＤ保護回路をできるだけパッドに近接して配置する。

一例において、静電放電保護回路を、前記入力パッドに接続されたシリコン制御整流器とする。

一例において、前記シリコン制御整流器が、
前記入力パッドに接続された第１ノードと、
地面に接続された第２ノードと、
前記第１ノードと第３ノードとの間に接続された第１抵抗と、
コレクタ及びエミッタが前記第３ノードと第２ノードとの間に接続されるとともにベースが第４ノードに接続された第１バイポーラトランジスタと、
前記第４ノードと前記第２ノードとの間に接続された第２抵抗と、
コレクタ及びエミッタが前記第１ノードと前記第４ノードとの間に接続されるとともにベースが前記第３ノードに接続された第２バイポーラトランジスタとを具え、
前記第１及び第２バイポーラトランジスタのうちの一方をｎｐｎトランジスタとし、前記第１及び第２バイポーラトランジスタのうちの他方をｐｎｐトランジスタとし、
前記トリガ端子が前記第３ノード又は前記第４ノードに接続される。

前記保護される装置を、ソース、ゲート及びドレインを有する電界効果トランジスタとし、前記ソース及び前記ドレインのうちの一方を、前記入力パッドに接続された前記第１装置端子とし、前記ゲートを、前記静電放電保護回路の前記トリガ端子に接続された前記第２装置端子とすることができる。

他の態様において、ＥＳＤ保護装置を設計し及び製造する方法であって、
接続ラインによって入力パッドに接続された基板上の保護される装置の第１インスタンスを設け、
静電放電を前記入力パッドに印加して、静電放電電流を、前記保護される装置に流し、
前記保護される装置の第１装置端子から第２装置端子まで流れる前記静電放電電流の臨界経路を確認し、
接続ラインによって前記入力パッドに接続された前記基板上の前記保護される装置の第２インスタンスを有し、前記ＥＳＤ保護装置が、前記第２装置端子に接続されたトリガ端子を有するＥＳＤ保護回路を更に有し、確認された臨界電流が、前記入力パッドから前記保護される装置に流れるとともに、前記ＥＳＤ保護回路に直接的又は間接的に接続された第２装置端子から出力して、前記ＥＳＤ保護回路の始動を補助するＥＳＤ保護装置を製造する方法を提供する。

本発明を更によく理解するために、添付図面を参照しながら実施の形態を例示して説明する。

図面は線形的であり、寸法通りではない。異なる図面において同一構成要素に同一参照番号を付す。

半導体装置は入力パッド２を有する。図１は一つの入力パッドのみを示すが、一般的には更に多くの入力パッドが存在する。保護される装置は、入力パッド２に接続される。本例では、装置６は、入力パッド２と地面２４との間に直接接続されるが、他の配置において、装置６の他の構成要素及び形態が存在してもよい。

ＥＳＤ保護回路４も入力パッド２に接続される。本例では、このＥＳＤ保護回路をＳＣＲ型の回路とするが、本発明は、他の適切な回路と連動する。

ＥＳＤ保護回路４は、入力パッド２及び装置６と同じ基板８の上に集積される。本例では、装置６は、基板８のエッジから離間して配置される。入力パッド２は、便宜上基板８のエッジに配置され、ＥＳＤ保護回路４は、入力パッド２に近接して配置され、その結果、ＥＳＤ保護回路４は、装置６を損傷することなくパッドにＥＳＤを放電することができる。入力パッド２は、電気的な相互接続である入力ライン１０によって装置６に接続される。

装置６のリーク電流経路１４は、静電放電の臨界経路を見つけるための実験を行うことによって確認される。ＥＳＤの臨界経路は、損傷が生じる電流の経路である。例えば、上記例において、装置が故障したときにゲート−ドレイン間の電流経路を許容するようゲート／ドレイン接合が故障する。本文において、「故障」は、ゲート−ドレイン間の許容できないリーク電流が生じることを意味する。したがって、ＥＳＤの臨界経路は、ゲートからドレインまでの経路となる。

実験は、ＥＳＤ保護回路４を装置６に接続することなく、場合によってはＥＳＤ保護回路４をまったく有することなく基板８の装置６の第１インスタンスにＥＳＤ放電を印加する。ＥＳＤがパッドに印加され、その結果、ＥＳＤが装置６に生じて損傷が加えられる。装置６は、電流経路を確認するために調べられる。放電の電流経路が典型的には破壊的であるので、電流経路を確認できるようにする必要がある。

リーク電流経路は、入力パッド２から装置６の入力端子１６及び端子１８を抜けた経路である。装置の端子１８は、相互接続ライン１２によってトリガ端子２０に接続され、その結果、リーク電流が生じる場合には、リーク電流がトリガ端子２０に供給される。

本実施の形態において、ＥＳＤ保護回路４は、通常、大きな電圧パルスがパッドに生じるときに始動する。ＥＳＤ保護回路４のトリガ端子２０に供給されるリーク電流も、パッドに加えられる電圧を消失するよう回路を始動することができる。リーク電流が電圧パルスによる始動を向上するので、始動を行う両機構が協働することができる。実際には、静電パルスが入力パッド２に印加される場合、パッドの電圧は、リーク電流経路１４にリーク電流が流れるので上昇し、二つの始動機構が実際に協働することができる。

本発明は、種々のＥＳＤ保護回路４を用いてあらゆる適切な装置６を保護するよう作用することができる。

図２は、本発明の特定の回路への適用を示す。装置６をＪＦＥＴとし、そのソース３０は地面２４に接続され、そのドレインは、入力パッド２に接続された入力端子１６としての役割を果たし、そのゲートは、リーク電流が通過する端子１８としての役割を果たす。

発明者は、この装置に対するＥＳＤの臨界経路１４を、既に説明したように実験的に調べ、ＪＦＥＴのドレインからソースまでが臨界経路であると決定した。

本実施の形態のＥＳＤ保護回路を、入力パッド２の付近の入力ライン１０と地面２４との間に接続されたＳＣＲ回路とする。ｎｐｎバイポーラトランジスタ３２及びｐｎｐバイポーラトランジスタ３４を、第１抵抗３６及び第２抵抗３８とともに用いる。

詳細に説明すると、第１ノード４０は入力パッド２に接続され、第２ノード４２はアース２４に接続される。第１抵抗３６は第１ノードと第３ノード４４との間に接続される。ｐｎｐバイポーラトランジスタ３４のコレクタは第３ノード４４に接続され、そのエミッタは第２ノード４２に接続され、そのベースは第４ノード４６に接続される。ｎｐｎバイポーラトランジスタ３２のコレクタは第４ノード４６に接続され、そのベースは第２ノード４４に接続され、そのエミッタは第１ノード４０に接続される。

第４ノード４６はＥＳＤ入力端子２０に接続される。

使用に際し、ＪＦＥＴ６からのリーク電流が第４ノード４６に供給されたｐｎｐトランジスタ３４をオンに切り替え、第１抵抗３６を流れる電流を引き出し、ｎｐｎトランジスタ３２をオンに切り替える。したがって、リーク電流は両方のバイポーラトランジスタ３２，３４をオンに切り替えてパッド２の静電放電をＥＳＤ保護回路４を通じて放電し、装置６を損なわないことを保証できる。実際には、この動作は、ＳＣＲＥＤＳ保護回路４のオンへの切替を迅速に行うためにＳＣＲＥＳＤ保護回路４の通常のオンへの切替とともに行う。このように始動を向上することによって、付加されるあらゆるＥＳＤからの装置６で消失されるエネルギーを減少し、したがって、ＥＳＤに対する集積回路の抵抗を向上する。

ＳＣＲを用いたＪＦＥＴを保護するこのタイプの装置で実験を行った。７ｋＶを超えるＨＢＭ電圧が得られた。比較例において、ＪＦＥＴのＥＤＳの臨界経路がＳＣＲに接続されていない装置で実験を行った。この例では、２５０ＶのＨＢＭ電圧が得られた。したがって、本発明を用いることによって、著しく向上したＨＢＭ電圧が得られた。

特定の実施の形態を説明したが、本発明は、これらの実施の形態に限定されるものではなく、本発明を他の装置及び放電回路に適用することができる。

技術を、例えば、ＥＳＤ保護装置として機能するＮＰＮバイポーラトランジスタを始動するのに用いることができる。更に迅速にトランジスタをオンに切り替えるために、電流ライン１２をバイポーラトランジスタのベースに接続することができる。ＥＤＳ保護装置を通常のＥＳＤ保護装置にする必要はなく、電流ライン１２上の信号によってオンに切り替えることができる高出力装置とすることができる。高出力装置を、例えば、バイポーラトランジスタを用いたダーリントン段又はパワーＭＯＳＦＥＴとすることができる。

例えば、特定の実施の形態において、リーク電流それ自体を静電保護回路に直接供給することができる。これは簡単かつ迅速であり、必要以上の追加の回路を必要としない。しかしながら、他の実施の形態において、リーク電流を検出回路素子で検出することができ、信号、例えば、電圧信号を、ＥＳＤ保護回路４に供給することができる。

本発明の第１の実施の形態によるＥＳＤ保護装置の第１の実施の形態の上面図を示す。本発明の第２の実施の形態によるＥＳＤ保護装置の第１の実施の形態の回路図を示す。

Claims

入力パッド（２）と、
前記入力パッド（２）に接続された第１装置端子（１６）及び前記第１装置端子（１６）から第２装置端子（１８）までの静電放電臨界経路（１４）を有する保護される装置（６）と、
前記入力パッド（２）に接続され、静電放電保護を開始するトリガ端子（２０）を有する静電放電保護回路（４）とを具え、
前記第２装置端子（１８）が前記トリガ端子（２０）に接続されて、前記保護される装置（６）のリーク電流が静電放電保護を行い又は補助するＥＳＤ保護装置。
請求項１記載のＥＳＤ保護装置において、単一の半導体基板（８）の上で、
前記静電保護回路（４）が、前記入力パッド（２）に隣接して配置され、
前記保護される装置（６）が、前記静電保護回路（４）に比べて前記入力パッド（２）から離れて配置され、
前記第２装置端子（１８）が、電流トリガライン（１２）により前記トリガ端子（２０）に接続されたことを特徴とするＥＳＤ保護装置。
請求項１又は２記載のＥＳＤ保護装置において、前記静電放電保護回路（４）を、前記入力パッド（２）に接続されたシリコン制御整流器としたことを特徴とするＥＳＤ保護装置。
請求項３記載のＥＳＤ保護装置において、前記シリコン制御整流器（４）が、
前記入力パッド（２）に接続された第１ノード（４０）と、
地面（２４）に接続された第２ノード（４２）と、
前記第１ノード（４０）と第３ノード（４４）との間に接続された第１抵抗（３６）と、
コレクタ及びエミッタが前記第３ノード（４４）と第２ノード（４２）との間に接続されるとともにベースが第４ノード（４６）に接続された第１バイポーラトランジスタ（３４）と、
前記第４ノード（４６）と前記第２ノード（４２）との間に接続された第２抵抗（３８）と、
コレクタ及びエミッタが前記第１ノード（４０）と前記第４ノード（４６）との間に接続されるとともにベースが前記第３ノード（４４）に接続された第２バイポーラトランジスタ（３２）とを具え、
前記第１及び第２バイポーラトランジスタ（３２，３４）のうちの一方をｎｐｎトランジスタとし、前記第１及び第２バイポーラトランジスタ（３２，３４）のうちの他方をｐｎｐトランジスタとし、
前記トリガ端子（２０）が前記第３ノード（４４）又は前記第４ノード（４６）に接続されたことを特徴とするＥＳＤ保護装置。
請求項１から４のうちのいずれか１項に記載のＥＳＤ保護装置において、前記保護される装置（６）を、ソース（３０）、ゲート（１８）及びドレイン（１６）を有する電界効果トランジスタ（ＦＥＴ）とし、前記ソース及び前記ドレイン（３０，１６）のうちの一方を、前記入力パッド（２）に接続された前記第１装置端子（１６）とし、前記ゲートを、前記静電放電保護回路（４）の前記トリガ端子（２０）に接続された前記第２装置端子（１８）としたことを特徴とするＥＳＤ保護装置。
ＥＳＤ保護装置を設計し及び製造する方法であって、
接続ライン（１０）によって入力パッド（２）に接続された基板（８）上の保護される装置の第１インスタンスを設け、
静電放電を前記入力パッド（２）に印加して、静電放電電流（１４）を、前記保護される装置に流し、
前記保護される装置（６）の第１装置端子（１６）から第２装置端子（１８）まで流れる前記静電放電電流（１４）の臨界経路を確認し、
接続ラインによって前記入力パッド（２）に接続された前記基板（８）上の前記保護される装置（６）の第２インスタンスを有し、前記ＥＳＤ保護装置が、前記第２装置端子に接続されたトリガ端子（２０）を有するＥＳＤ保護回路（４）を更に有し、確認された臨界電流（１４）が、前記入力パッド（２）から前記保護される装置（６）に流れるとともに、前記ＥＳＤ保護回路（４）に直接的又は間接的に接続された第２装置端子（１８）から出力して、前記ＥＳＤ保護回路（４）の始動を補助するＥＳＤ保護装置を製造する方法。
請求項６記載の方法において、前記ＥＳＤ保護装置を製造するステップで、前記ＥＳＤ保護回路（４）の始動を補助するようリーク電流を前記ＥＳＤ保護回路（４）に流すために前記第２装置端子を前記トリガ端子（２０）に接続することを特徴とする方法。
請求項６又は７記載の方法において、前記ＥＳＤ保護回路をＳＣＲ回路とすることを特徴とする方法。