CN100557801C - 静电放电保护设备及其设计和制造方法 - Google Patents

Abstract

一种静电放电(ESD)保护设备，包括待保护器件(6)和ESD保护电路(4)。确定ESD脉冲是否加到焊盘(2)，漏电流在路径(14)上流过器件(6)。这个待保护器件(6)的漏电流被用作触发ESD设备(4)的前驱触发信号。

Description

静电放电保护设备及其设计和制造方法

技术领域

本发明涉及一种静电放电保护设备以及一种保护所述设备的方法。

背景技术

通过把低阻抗信道设置为接地以防止硅的热损毁，可以把对静电放电(ESD)的保护集成于芯片上，特别是集成电路中。作为可供选择的方式，可以把任何ESD的电压脉冲钳位至安全电平。

通过人体模型(HBM)测试，可以测试器件关于ESD的电阻。HBM测试被设计用于对从人的指尖释放的电压脉冲进行仿真。把特定的电压脉冲加到半导体器件的输入端，而且这种测试确定所述器件是否被保护免受该种脉冲的损坏。如果该器件在指定的电压脉冲后一直在预定限度内工作，则可以确定该器件能够经受该电压脉冲。使电压脉冲的电压增大，而且，可以把器件所能经受的电压看作该器件关于静电放电电阻的测量。尽管需求可以改变，但具有HBM值为2000V的器件通常被看作对于ESD具有适宜的抵抗能力。通常优选较高的HBM值。

可控硅整流器(SCR)可以用作被集成在集成电路器件的基板上的ESD保护结构。不幸的是，它们对于集成电路器件引脚上的ESD脉冲反应缓慢。

因此，就存在改进对ESD事件的识别及触发的需求。

对于如何最佳地触发ESD事件做了许多研究。一种方法是使用例如齐纳(Zener)二极管或者具有级联设置的一系列二极管来检测电压电平，以检测电压脉冲。一种可供选择的方法是使用电阻器-电容器(RC)作为触发器来检测快速变化的电压。已经提出过用于在检测到ESD事件时产生信号的更为复杂的网络。然而，仍存在对于快速触发ESD保护的需求。

US2001/0007521中描述了一种现有技术的SCR保护电路。

发明内容

按照本发明，提供一种ESD受保护设备，它包括：

输入焊盘；

待保护器件，其第一器件接线端与所述输入焊盘相连，并且临界静电放电漏电路径从第一器件接线端经过待保护器件到达第二器件接线端；

与所述输入焊盘相连的静电放电保护电路，具有触发静电放电保护的触发端；

其中，所述第二器件接线端与触发端相连，从而待保护器件中的漏电流触发或有助于触发静电放电保护。

发明人已经认识到，不需要根据ESD电压脉冲来触发ESD保护，但能够检测待保护器件中的漏电流，并用该漏电流触发ESD保护。这可以提高检测速度。

发明人并不希望受到理论的限制，而可以看作的是，受压器件中的漏电流用作用于完全放电的前导(precursor)，从而提高了触发速度。

与前述专利申请(US2001/007521)中的布置不同，该专利申请述及一种集成的ESD保护电路，本发明利用待保护器件中的漏电流，而不是保护电路中的漏电流，来帮助触发分离的ESD保护电路。

静电放电保护电路可以被设置在单一的基板上，静电放电保护电路被设置为与输入焊盘邻近，而待保护器件被设置为与输入焊盘的距离相比，静电放电保护电路与输入焊盘的距离更远。具体地说，可以把待保护器件设置在基板区域的内部。通过把待保护器件与输入焊盘的距离设置成比静电放电保护电路与输入焊盘的距离更远，可以有效地驱散ESD脉冲，使该脉冲不会经过待保护器件。第二器件接线端可以通过电流触发线路与触发端相连。可以将这个电流触发线路设置成为基板上的长距离互连层的一部分，即短距离层，或者被设置为分离的层。

最好把ESD保护电路放置在与输入焊盘尽可能近的地方，为的是成为ESD的优选路径。

在各种具体实施例中，静电放电保护电路是与输入引脚相连的可控硅整流器。

在各种实施例中，可控硅整流器包括：

与输入焊盘相连的第一节点；

与地相连的第二节点；

连接于第一节点与第三节点之间的第一电阻器；

第一双极晶体管，它的集电极和发射极连接在第三节点与第二节点之间，它的基极与第四节点相连；

连接于第四节点与第二节点之间的第二电阻器；

第二双极晶体管，它的集电极和发射极连接于第一节点和第四节点之间，它的基极与第三节点相连；

其中，触发端与第四节点相连。

待保护器件可以是具有源极、栅极和漏极的场效应晶体管(FET)，所述源极和漏极之一作为与输入焊盘相连的第一器件接线端，而栅极作为与静电放电保护电路相连的第二器件接线端。

按照另一方面，本发明提供一种设计和制造ESD保护设备的方法，所述方法包括如下步骤：

把第一实例待保护器件设置在基板上，通过连接线路与输入焊盘相连；

对输入焊盘加给静电放电，使静电放电电流流过待保护器件；

识别临界静电放电电流路径，成为从待保护器件的第一器件接线端流至第二器件接线端；

制造ESD保护设备，所述设备包括在基板上的第二实例待保护器件，通过连接线路与输入焊盘相连，并且还包括ESD保护电路，该电路的触发端与第二器件接线端相连，从而识别的临界电流从输入焊盘流入待保护器件，并从第二器件接线端流出，且从第二器件接线端流入ESD保护电路，以帮助触发ESD保护电路。

附图说明

为了更好地理解本发明，以下参考附图并通过示例方式描述实施例，其中：

图1示出本发明第一实施例的ESD受保护器件的第一实施例俯视图；以及

图2示出本发明第二实施例的ESD受保护器件的电路图。

所述附图仅为示意性的，而且并未按比例绘制。不同附图中相似的组件被赋予相似的附图标记。

具体实施方式

半导体器件具有输入焊盘2。应予说明的是，虽然图1仅示出一个输入焊盘，但通常可能存在更多的输入焊盘。待保护器件6与输入焊盘2相连。在本示例中，器件6直接连接在输入焊盘2与地24之间，但按照其它的布置，也可存在器件6的其它组件和配置。

ESD保护电路4也与焊盘2相连。在本示例中，这个ESD保护电路是SCR类型的电路，虽然本发明也可以适用其它适宜的电路。

ESD保护电路4被集成在作为输入焊盘2和器件6的基板8上。在本示例中，把器件6设置得远离基板8的边缘。为方便计，将输入焊盘2设置于基板8的边缘处，而将ESD保护电路4设置成接近输入焊盘2，从而它可以对焊盘上的ESD进行放电，以免损毁器件6。输入焊盘2通过输入线路10与器件6相连，输入线路10是内部电线。

通过实验，找出临界静电放电临界路径，识别器件6的漏电流路径14。临界ESD放电路径是导致所述损毁的电流的路径。例如，在所述示例中，当所述器件发生故障时，受到损毁的栅极/漏极结提供栅极和漏极之间的电流路径。本文中的“发生故障”意味着栅极和漏极之间出现不能令人满意的漏电。因此，临界电流ESD放电路径就是从栅极至漏极的路径。

所述实验可以包括：把ESD放电加于基板8上第一实例的器件6，不存在把ESD保护电路4与器件6相连的线路12，并且甚至也可以完全不存在ESD保护电路。这样，可以把ESD加于焊盘上，从而ESD经过器件6，同时导致损毁。之后可以研究器件6，以识别电流路径。由于放电电流路径通常具有破坏性，所以这种电流路径应当是可被识别的。

漏电流路径是从输入焊盘2经过器件6外部的输入端16，再经过器件6，以及经过器件6的端子18的路径。器件6的端子18由内部连线12连接至触发端20，从而当漏电流出现时，该电流被传递至触发端20。

在本实施例中，把ESD保护电路4设置成当焊盘上出现大的电压脉冲时正常触发。ESD保护电路4的触发端20上施加的漏电流也能触发该电路，驱散加给焊盘上的电压。用于驱动的两种机制可以合作，漏电流改进了电压脉冲的触发。的确，如果静电脉冲加给输入焊盘2，则焊盘上的电压将会增大，而且经过漏电路径14的漏电流会增大，所以在实际中这两种触发机制可以一同工作。

本发明可以适用于使用多种类型的ESD保护电路4来保护任意适合的器件6。

图2示出本发明对于具体电路的应用。器件6是JFET，它的源极30与地24相连，其漏极用作与输入焊盘2相连的输入端16，而它的栅极用作漏电流通过的端子18。

发明人已经通过上文提出的实验方式研究过这个器件的临界ESD路径14，并且确定这条路径是从JFET的漏极至JFET的栅极。

本实施例中的ESD保护电路是连接于输入焊盘2附近的输入线路10与地24之间的SCR电路。npn型双极晶体管32和pnp型双极晶体管34与第一电阻器36和第二电阻器38一同使用。

详细地说，第一节点40与输入焊盘2相连，而第二节点42与地24相连。第一电阻器36连接于第一节点40与第三节点44之间。对于pnp型双极晶体管34而言，它的集电极与第三节点44相连，其发射极与第二节点42相连，而它的基极与第四节点46相连。对于npn型双极晶体管32，它的集电极与第四节点46相连，其基极与第二节点44相连，而它的发射极与第一节点40相连。

第四节点46与ESD输入端20相连。

使用时，把来自JFET 6的漏电流加到第四节点46，以导通pnp型晶体管34，该晶体管34吸取经过第一电阻器36的电流，从而导通npn型晶体管32。因此，漏电流可以通过导通的双极晶体管32、34，从而允许通过ESD保护电路4对焊盘2上的静电放电进行放电，以确保器件6保持完整无损。实践中的这个效应与SCR ESD保护电路4的常规导通合作，以加速保护电路的开通。这个改进的触发减小了器件6中来自任意给定ESD的能量耗散，因而提高了集成电路对于ESD的电阻。

对这种使用SCR保护JFET类型的器件进行实验。获得了超过7kV的HBM电压。在一比较例中，关于一个器件进行实验，其中JFET的临界ESD路径不与SCR相连。在这个示例中，获得了250V的HBM电压。因此，采用本发明，可以得到大大提高的HBM电压。

尽管描述了特定的实施例，但本发明并不限于这些实施例，而且是本发明可以应用于其它器件和放电电路。

例如，可将本发明的技术用于对用作ESD保护器件的NPN型双极晶体管进行触发。电流线路12可以和双极晶体管的基极相连，以更快地导通晶体管。作为可供选择的方式，所述ESD保护器件无需是常规ESD保护器件，而是可由电流线路12上的信号所开启的高功率器件。例如，这种高功率器件可以是使用双极晶体管的达林顿(Darlington)级，或功率MOSFET。

例如，在特定的实施例中，所述漏电流自身被直接注入静电保护器件。这是简单、快速且不需要过多额外的电路。然而，在可供选择的实施例中，可以在检测电路元件中检测漏电流，并将譬如电压信号类的信号馈入ESD保护电路4。

Claims (9)

1.一种ESD保护设备，包括：

输入焊盘(2)；

待保护器件(6)，其第一器件接线端(16)与输入焊盘(2)相连，临界静电放电漏电路径(14)从第一器件接线端(16)经过待保护器件(6)的栅极/漏极结到达第二器件接线端(18)；

与输入焊盘(2)相连的静电放电保护电路(4)，具有触发静电放电保护的触发端(20)；

其中，第二器件接线端(18)与触发端(20)相连，使待保护器件(6)中的漏电流触发或者有助触发静电放电保护。

2.根据权利要求1所述的ESD保护设备，所述设备位于单一半导体基板(8)上，其中：

静电放电保护电路(4)被设置成与输入焊盘(2)邻近；

待保护的器件(6)被设置成与输入焊盘(2)的距离比静电放电保护电路(4)与输入焊盘(2)的距离远；以及

第二器件接线端(18)通过内部连线(12)与触发端(20)相连。

3.根据权利要求1或2所述的ESD保护设备，其中，静电放电保护电路(4)是与输入焊盘(2)相连的可控硅整流器。

4.根据权利要求3所述的ESD保护设备，其中，可控硅整流器(4)包括：

与输入焊盘(2)相连的第一节点(40)；

与地(24)相连的第二节点(42)；

连接于第一节点(40)与第三节点(44)之间的第一电阻器(36)；

第一双极晶体管(34)，其集电极和发射极连接于第三节点(44)和第二节点(42)之间，其基极与第四节点(46)相连；

连接于第四节点(46)与第二节点(42)之间的第二电阻器(38)；

第二双极晶体管(32)，其集电极和发射极连接于第一节点(40)和第四节点(46)之间，其基极与第三节点(44)相连，所述第一和第二双极晶体管(32、34)之一是npn型晶体管，而另一个是pnp型晶体管；

其中，触发端(20)与第三节点(44)或第四节点(46)相连。

5.根据上述权利要求1、2或4所述的ESD保护设备，其中，待保护器件(6)可为具有源极(30)、栅极(18)和漏极(16)的场效应晶体管(FET)，所述源极和漏极(30、16)之一作为与输入焊盘(2)相连的第一器件接线端(16)，而栅极(18)作为与静电放电保护电路(4)的触发端(20)相连的第二器件接线端(18)。

6.根据上述权利要求3所述的ESD保护设备，其中，待保护器件(6)可为具有源极(30)、栅极(18)和漏极(16)的场效应晶体管(FET)，所述源极和漏极(30、16)之一作为与输入焊盘(2)相连的第一器件接线端(16)，而栅极(18)作为与静电放电保护电路(4)的触发端(20)相连的第二器件接线端(18)。

7.一种设计和制造ESD保护设备的方法，所述方法包括如下步骤：

把第一实例的待保护器件(6)设置于基板(8)上，通过连接线路(10)与输入焊盘(2)相连；

向输入焊盘(2)加给静电放电，使静电放电电流流过所述第一实例的待保护器件(6)；

识别临界静电放电电流路径(14)，成为从第一器件接线端(16)经过所述第一实例的待保护器件(6)的栅极/漏极结流至第二器件接线端(18)；

制作ESD保护设备，该设备包括基板(8)上的第二实例的待保护器件(6)，通过连接线路与输入焊盘(2)相连，而且还包括触发端(20)与第二器件接线端相连的ESD保护电路(4)，使被识别的临界静电放电电流路径(14)中的电流从输入焊盘(2)流入该第二实例的待保护器件(6)，并从与ESD保护电路(4)直接相连的第二器件接线端(18)流出，帮助触发ESD保护电路(4)。

8.根据权利要求7所述的方法，其中，在制造ESD保护设备的步骤中，第二器件接线端通过内部连线(12)与触发端(20)相连，以把漏电流传递到ESD保护电路(4)中，以帮助触发ESD保护电路(4)。

9.根据权利要求7或8所述的方法，其中，ESD保护电路是SCR电路。

Images