JP5162070B2 - 静電放電(esd)保護回路 - Google Patents
静電放電(esd)保護回路 Download PDFInfo
- Publication number
- JP5162070B2 JP5162070B2 JP2001574904A JP2001574904A JP5162070B2 JP 5162070 B2 JP5162070 B2 JP 5162070B2 JP 2001574904 A JP2001574904 A JP 2001574904A JP 2001574904 A JP2001574904 A JP 2001574904A JP 5162070 B2 JP5162070 B2 JP 5162070B2
- Authority
- JP
- Japan
- Prior art keywords
- esd
- bus
- circuit
- trigger
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 description 12
- 230000006378 damage Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000001186 cumulative effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
(発明の属する技術分野)
本発明は、一般に静電放電(ESD)保護を備える半導体回路、特に分配ESD保護機構に関する。
【0002】
(関連技術)
集積回路は、その製造工程及び最終的なシステムへの適用時の両方において静電放電(ESD)事象を受けることがある。この過渡放電に伴うエネルギーは、現行の集積回路(IC)内に存在する壊れやすい素子に容易に損傷を与える。外部ピン又はパッドは、集積回路と外部との接続ポイントを形成し、ESD事象の際の経路としての役割をする。パッドに加えられたESD事象は、電圧と結合することにより、パッドと接続した回路に何千ボルト以上もの電圧を与え得る。
【0003】
従来のICのESD保護機構では、ESD電流を分流するためにIC電源レールの間に特別なクランプ回路を使用することによって、内部素子を損傷から保護していることが多い。活性金属酸化半導体電界効果トランジスタ(MOSFET)クランプ回路として知られるタイプのESDクランプ回路は、通常、トリガ回路、中間バッファ回路、及び巨大MOSFETトランジスタの、3つの機能的素子から構成される。トリガ回路は、発生したESD事象に応答するよう設計されているが、ICの通常の動作中は不活性な状態を保つ。バッファ回路は、巨大MOSFETトランジスタのゲート端子を操作するために、トリガ出力を増幅する目的で使用される。巨大MOSFETトランジスタは、2つの電源レールの間に接続され、クランプ回路内における主要なESD流放散デバイスとして働く。活性MOSFETクランプ回路は、通常MOSFET動作にのみに依拠し、レールの間のESD電流を分路する。ESD事象におけるピーク電流はアンペア単位であるため、非常に大きなサイズのMOSFETトランジスタが必要とされる。
【0004】
公知の過渡トリガ活性MOSFET ESDクランプ回路10を図1に示す。図1のクランプ回路10は、接地されたVSS電源レール2を基準とする正のESD事象からVDD電源レール1を保護する。図1に示すように、クランプ回路10は、トリガ回路8、バッファ回路3、巨大NチャンネルMOSFET(MNOSFET)トランジスタ4から構成される。トリガ回路8は、抵抗6とコンデンサ7を利用する抵抗−コンデンサ(RC)過渡検知器として設計されている。VDDレール1の正電圧の素早い増加を引き起こすESD事象に応答して、トリガ回路8は、最初にノード5をVDDのかなり下部に保つ。その後、ノード5と接続した入力を有するバッファ回路3は、NMOSFET4のゲートをVDDへ駆動させて、デバイスをオンの状態にする。一度オンになると、NMOSFET4は、VDDレール1とVSSレール2との間の低抵抗の分路となる。NMOSFET4は、トリガ回路8のRC時間定数により決定される時間中、導電性の状態を保つ。その結果、このRC時間定数は、通常300〜500ナノ秒であるESD現象の予想される持続時間の最大値を超えるように十分長く、かつ通常のVDD電源レールの立ち上がりにおけるクランプ回路の誤トリガを避けるように設定しなければならない。この通常動作中のVDDの立ち上がりは、通常2〜5ミリ秒を必要とする。一度VDDが定量電源レベルに達すると、NMOSFET4は通常の動作に必要な非導電性の状態にバイアスされることに注目されたい。
【0005】
先行技術の図1のクランプ回路の限界は、このようなクランプ回路は多大な基板面積を占有する事である。このようなクランプ回路が、ワイヤボンドパッドと比較して面積を占有するのは通常のことである。図1におけるNMOSFET4の多大面積は、活性MOSFETのESDクランプ回路の性能がチャンネル幅(電流に垂直方向の寸法)に正比例するため避けられない。通常の実施では、図1におけるNMOSFET4は、約2000ミクロンのチャンネル幅に寸法を合わせている。クランプ回路の他の部分、特にトリガ回路8もまた、クランプ領域全体の内のかなりの面積を占有する。抵抗6とコンデンサ7を含むトリガ回路8に使用される面積は普通、クランプ回路の全面積の50パーセントまでを占める。トリガ回路8は、RC時間定数に必要な300〜500ナノ秒を達成するためにこのような大きな面積を必要とする。
【0006】
図1の活性MOSFETのESDクランプ回路は、その巨大なサイズの為往々にしてIC内での設置場所が制限される。多数の周辺インプット/アウトプット(I/O)と電源ワイヤボンドパッドを有するICを想定されたい。通常の配置では、I/O回路(I/Oパッドとそれに接続した回路)の巨大なバンクが20個まで設置される。オンチップ電源レールと接続する電源パッドは、通常、I/O回路のバンク間に、かなり少ない頻度で、設置される。IC面積全体を最小化するために、バンク内のI/O回路は通常隣接して設置され、I/Oバンク内はほとんどあるいは全く使用しない箇所がない状態になる。従って,ESDクランプ回路は通常、I/O回路のバンク内には設置することができない。それゆえ、通常ESDクランプ回路は電源パッドの近接した位置、あるいはICの隅の領域に設置されることが最も多い。
【0007】
図2に、複数のI/O回路12〜15を保護を目的とする活性MOSFET ESDクランプ回路19(図1に表示)の集積回路20における通常の設置を示す。この回路図ではI/O回路が4個のみ表示されているが、通常の設置では、遠隔ESDクランプ回路はより広域なI/O回路のバンクを保護することができる。
【0008】
図2における集中ESDクランプ回路19は、正の電源レール(VDD)21と負の電源レール(VSS)22との間に接続されている。図1に示すように、このクランプ回路はトリガ回路、バッファ回路、そして巨大MOSFETトランジスタを含む。
【0009】
図2におけるI/O回路12は、VDDレール21とVSSレール22との間に接続されたI/Oパッド23を含む。NMOSFET24は、I/Oパッド23とVSSとの間に接続されている。PMOSFET25は、I/OパッドとVDDパッドとの間に接続されている。NMOSFET24は出力プルダウンバッファとして働き、PMOSFET25は出力プルアップバッファとして働く。NMOSFET24とPMOSFET25の各ゲートは、出力プレドライバ回路(図示されない)に接続されている。ダイオード27は、VSSに接続しているアノードと、I/Oパッドに接続しているカソードを有する。ダイオード26は、I/Oパッドに接続しているアノードと、VDDに接続しているカソードを有する。図2において、I/O回路12と同一のI/O回路13〜15も示す。
【0010】
一連の抵抗R1〜R3、RnをVDDレール上の各I/O回路間に表示する。各抵抗は、隣接した2個のI/O回路間のVDDレールの区分の分配寄生金属抵抗を表す。同様の抵抗をVSSレール上に表示することができるが、回路図を明確にするため図2には含まない。通常のICの適用においては、図2のI/O回路14と15の間に、追加のI/O回路と抵抗が配置してもよいことに注意されたい。
【0011】
集積回路は通常、接地されたVSSを基準とする正のESD事象がI/Oパッドにカップルする間、最も損傷を受けやすい。図2において、このI/Oパッド23に加えられる事象のために意図された主要なESD放散路は、以下のようなものである。正のESD事象が加えられると、I/Oパッドの電圧が素早く上昇する。ダイオード26は、順方向バイアスとなり、VDD電源レールの電圧をも上昇させる。集中ESDクランプ回路19におけるトリガ回路はESD事象を検知し、バッファ回路を経由して巨大NMOSFET分路デバイスをオンの状態にする。これにより、過渡ESD電流はVDDとVSSの間を害を及ぼす事なく流れ、IC回路内の壊れやすい素子は保護される。このESD事象の間、加えられたESD事象のピーク電流が意図された放散路を流れるとともに、I/Oパッド23の電圧が、電圧降下の合計から設定されたピークレベルへ上昇する。代わりに、もし同等のESD事象が図2の各I/Oパッドに与えられるとすると、集中ESDクランプ回路に最も遠いI/Oパッドは、最も高いピーク電圧に達することに注意されたい。これは、ストレスのかかったI/Oパッドと集中ESDクランプ回路間のVDD電源レール上に、多数の直列抵抗が存在するためである。
【0012】
MNOSFETバッファ24は、上記ESD事象の代替放散路として働き、また、集積回路内で最も壊れやすいデバイスであることが多い。ESD事象の間、NMOSFET24は、各々がラテラルバイポーラコレクタ、エミッタ、ベース領域を形成するNMOSFETドレイン放散、ソース放散、ローカルP型基板領域を有する、ラテラル寄生NPNバイポーラトランジスタとして働く。この寄生バイポーラトランジスタは、損傷の発生する前にピークESD電流の一部分を導電することが可能である。しかしながら、もしI/Oパッドの電圧が限界電圧の閾値を超えて上昇すると、デバイスは永続的な熱損傷を被る。この限界電圧の閾値の大きさは、設計選択や半導体製造技術によってかなり差が出るため、損傷閾値は通常7〜10ボルトの範囲にわたる。従って、I/O回路12をESD損傷から保護するためには、ESD電流を集中ESDクランプ回路19を通して分流し、I/Oパッド23の電圧を上に定義した限界損傷電圧より低い値に制限しなければならない。
【0013】
図2の遠隔ESDクランプ回路によるアプローチの限界としては、集中ESDクランプ回路とI/O回路12の間に追加されるI/O回路の数が増加するに伴い、集中ESDクランプ回路19によるI/O回路12の保護が益々難しくなる事である。これは、VDD電源レール内の直列抵抗(R1+R2+R3+…+Rn)が増加するためである。例えば、80ミクロンのボンドパッドピッチと22ミクロンのVDDレール幅のICレイアウトを想定する。通常の0.07オーム/平方ミクロンの金属抵抗に関しては、結果となるパッド(Rn)一個当たりの抵抗は約0.25オームである。もし、VDDバスが10個のパッドを横切りESDクランプ回路に到達すると、ESD電流パスにおけるVDDバス抵抗の総量は2.5オームとなる。工業基準の200Vマシンモデル(Machine Model)のESD事象においては、IC内を強制的に流れるピーク電流は、約3.0アンペアとなる。このピーク電流によって、ESD電流放散パスにおいてVDDバス抵抗1個で7.5ボルトの降下が生じる。これにより、ダイオード26と集中ESDクランプ回路19とによる追加の電圧降下を含む以前に、NMOSFET出力バッファ24の損傷を引き起こす限界電圧閾値を超えることがある。
【0014】
ESDの性能は、VDDレール21の幅を増加させ累積抵抗を減じることにより改良することができるが、その代償として集積回路のサイズを大きくしなければならない。追加のESDクランプ回路を、クランプ回路19に並列してI/O回路の間に設置することもできる。しかしながら、ぎっしり詰まった通常のI/O回路のバンクには、これら巨大なクランプ回路の為のスペースは全くない。I/O回路の間にこのスペースを設けるためには、やはり、ICのサイズを大きくする必要がある。従って、ぎっしり詰まったI/O回路の巨大バンクを保護する際に、従来よりも累積VDDレール抵抗の影響を受けにくい、改良された、より空間効率のよいESDクランプ回路機構が必要である。また、図2に示す集中ESDクランプ回路からの距離の様々な違いによる変動性がなくすべてのI/O回路を同等に保護することのできる、ESDクランプ回路もまた必要である。最後に、非常に融通性がありモジュール式のVDDレールの抵抗やI/Oバンク内のI/O回路の数に関する懸念が最小限下の状況で同様のアプローチを複数のIC設計に適用できる、ESDクランプ回路機構が必要である。
【0015】
本発明を限定としてではなく例示として添付図面にて説明する。図面では、同じ参照符号は同様な要素を示す。
当業者には、図面の中の要素が簡潔さと明瞭さを目的として示されているのであって、必ずしも正しい縮尺で描かれているわけではないことが理解される。例えば、図面のいくつかの要素の大きさは、本発明の実施例の理解をより良く促すために他の要素に比べて誇張され得る。
【0016】
(詳細な説明)
本発明の実施例は、個別ESD保護回路のアレイが、正のバスと接地された供給バスとの間に並行に接続され、かつ保護されるべきI/O回路の各々の中に分配されているESD保護ネットワークを提供する。ESD事象の間及び通常の回路作動の間の両方において、個別ESD保護回路を制御するトリガが、保護されるべきI/O回路から離れた場所に設置される。この遠隔トリガ回路は、I/Oパッドの任意の一つに接続された正のESD事象を感知し、それに応答して複数の各ESD保護回路のアレイをイネーブルにする。一つの実施例において、遠隔トリガ回路は、ESD事象の持続時間(通常数マイクロ秒)を超えるよう設定された特徴的なRC時間定数を有する抵抗−コンデンサ(RC)過渡検知器を使用する。このRC時間定数を実現するためには巨大な基板面積が必要であり、それは、遠隔トリガ回路を用いて複数の分配ESD保護回路を制御するのに有効な面積である。
【0017】
一つの実施例において、各ESD保護回路と遠隔トリガ回路は、各々がIC外部の電源に接続された、正の電源バスと接地された電源バスとの間に接続されている。他の実施例において、正のバスは、外部の電源に直接連結されていない。正のバスはVDDバス又はESDバスと称される。接地された電源バスは、同様にVSSバスと称されシリコン基板と連結することにより、基板がVSSバス金属と並列に導電することを許容する。本発明の一つの実施例において、VSS電源バスとESDバスを有する集積回路は、ESDバスに接続された複数の入力/出力(I/O)パッドと、複数の各トランジスタとを備え、各トランジスタの各々は対応するI/Oパッドと接続している。複数の各トランジスタは、複数のI/Oパッドの少なくとも1個におけるESD事象に応答して並列に作動し、複数のI/OパッドのためのESD保護を供給する。本発明の他の実施例において、VSS電源バスとESDバスを有する、ESD保護を目的とする分配トランジスタ回路は、ESDバスとVSS電源バスに接続された複数のI/O回路と複数の分配トランジスタとを備える。複数のI/O回路の各々は、複数の分配トランジスタのうち一個を有し、各トランジスタはESDバスに接続された第1の電流電極と、VSSバスに接続された第2の電流電極と、制御電極とを含む。分配トランジスタ回路はさらに、複数の分配トランジスタに呼応するトリガ回路であって、ESDバスに接続された第1の端子と、トリガバスを経由して分配トランジスタの各制御電極に接続された第2の端子とを有するトリガ回路を含む。
【0018】
多くのESD保護機構においては、I/O回路のESD強度は、試験下のI/Oパッドと、置く頻度の少ない数の集中ESDクランプ回路との間の、ESDバス抵抗に依存する。しかしながら、保護されるべき全てのI/Oパッドの間に個別ESD保護回路を配置することによって、ESD強度はパッドとパッドの間で殆ど差がなくなる。いずれかのI/Oパッドが、接地されたVSSを基準として正のESD事象を受けると、各I/O回路内に位置する複数の個別ESD保護回路が並列してオンの状態になる。I/O回路の巨大バンクにおいては、ストレスのかかったI/OパッドのESDバス抵抗のオームに密集している保護回路は、ESD電流の大部分を分流する傾向がある。しかしながら、ストレスのかかったI/Oパッドの位置に関らず、複数の個別ESD保護回路のアレイは一列に働き、ESDバスとVSSバスの間で低抵抗の主要パスを提供する。複数の小デバイスは、個別保護デバイスの累積効果によって、非常に大きなESD電流に対処することができる。
【0019】
本発明のいくつかの実施例の利点としては、分離された遠隔トリガ回路を利用した個別ESD保護回路は、各々の占める基板面積が小さい事である。個別ESD保護回路の占める面積は、通常、先行例による集中ESDクランプ回路が占める面積の10パーセント以下である。この面積は十分小さいため、個別ESD保護回路はICの総面積に殆ど影響を与えることなく、簡単にI/O回路内に組み込むことができる。
【0020】
図3に、本発明の一つの実施例を示す。ここで、ESD保護は集積回路31内に設けられる。集積回路31はI/O回路30,32,36、遠隔トリガ回路37を含む多種の回路部分を含む。これら回路部分の各々は、正のESDバス48と接地されたVSSバス43の間で連結している。直列抵抗R1,R2、及びRnを、ESDバス48の各I/O回路間に表示する。各抵抗は、隣接した2個のI/O回路間の、ESDバス部分の分配寄生金属抵抗を表す。図3に示すI/O回路30,32,36、抵抗R1,R2,Rnに加えて、I/O回路32と36の間に、いかなる数の追加のI/O回路及び追加VDDバス抵抗を設置してもよいことが想定される。他の実施例では、図3よりも少ない数のI/O回路を含むこともできる。
【0021】
I/O回路30は、I/Oパッド38とESDバス48との間に接続された出力バッファPNOSFET49およびダイオード46と、I/Oパッド38とVSSバス43との間に接続された出力バッファNMOSFET41およびダイオード45とを含む。I/O回路30はさらに、ESDバス48とVSSバス43の間に接続された個別ESD保護回路39を含む。この実施例において、個別ESD保護回路39は、第1のバッファ回路42と、NMOSFET40とから構成される。NMOSFET40のドレインはESDバス48に接続され、ソースはVSSバス43に接続されている。他の実施例において、NMOSFET40を他のタイプのトランジスタと置き換えてもよい。第1のバッファ回路42は、トリガバス47に接続される入力と、NMOSFET40の制御端子に接続される出力とを備えるように構成されている。個別ESD保護回路39は、ESD事象の間、ESDバス48とVSSバス43の間の直流電流経路を提供する。各I/O回路内に含まれる個別ESD保護回路39は、どのI/OパッドがESD事象を受けるに関らず、分配ESD保護を提供するため並列に連結されていることに注目されたい。I/O回路32,36はI/O回路30と同様である。この実施例では、図3に示すように、I/O回路32,36は各々I/O回路30内に見られるのと同一の回路構成を含む。
【0022】
I/O回路30,32,36に含まれるESD保護回路の各々は、ESD保護回路39と同様、遠隔トリガ回路37の出力をESD保護回路39の入力と接続するトリガバス47を経由して、遠隔トリガ回路37により制御される。本発明の本実施例においては、遠隔ESDトリガ回路37は、抵抗素子54と容量素子52を含むRC過渡検知器56と、第2バッファ回路50とから構成される。抵抗素子54は、VSSバス43とアノード55の間に接続されている。容量素子52は、アノード55とESDバス48の間に接続されている。
【0023】
第二バッファ回路50は、RC過渡検知器56が発生した弱い信号をトリガバス47の操作に十分な信号レベルに増幅する役割をする。これは例えば、一個以上の反転バッファステージを利用する従来の回路装置を用いて達成することができる。各個別ESD保護回路に設置された第1バッファ回路42と同様の第1バッファ回路は、トリガバス47上の信号を、ESD事象の間NMOSFET40を完全にイネーブルにする信号レベルまで増幅する役割をする。図3に示す様に構成された抵抗素子54と容量素子52を用い、第1,第2のバッファ回路は一緒に、例えば偶数の反転バッファステージを利用する。
【0024】
図3における集積回路31の他の実施例では、抵抗素子がESDバス48に接続され、容量素子がVSSバス43に接続されるように、抵抗素子54と容量素子52をノード55の周囲で反転させることが可能である。このように配列されたRC過渡検出器56を用い、第1,第2のバッファ回路は一緒に、例えば奇数の反転バッファステージを利用する。
【0025】
図3における集積回路31のさらなる他の実施例では、第1と第2のバッファ回路は一つの有効バッファ回路に統合され、遠隔トリガ回路37内に配置される。この実施例では、I/O回路30,32,36の個別ESD保護回路はNMOSFETのみから構成され、第1バッファ回路は含まない。例えば、ESD保護回路39は、MOSFET40のみにより構成され、トリガバス47はNMOSFET40の制御端子に接続される。
【0026】
多くのESD保護機構においては(例えば図1,2について記述したもの)、集積回路内のESD事象により、ESD事象が単一の巨大ESDクランプ回路に加えられるI/Oパッドから流れる電流が生じる。ESDクランプ回路とストレスを受けたI/Oパッドとの距離により、ESDバスの抵抗はかなりのものとなり、耐えられない電圧の蓄積が起こる。それに対し本発明の実施例は、トリガ回路を遠隔位置に保ちながら、単一の巨大なまたは集中したESDクランプ回路を、各I/Oパッドに近接した、個別の、より小さな複数のESD保護回路に取り替えたものである。個別の複数の保護回路を有するこのESD保護システムは、単一の巨大保護ネットワークの様に効果的に働き、局在した個別の複数のESD保護回路の累積効果により集積回路がさらに保護される結果となる。各I/Oパッドに近接した位置に複数の個別ESD保護回路を備えることで、集中ESD保護機構と比較してESDバス抵抗の制限が大いに緩和される。各I/O回路に対する強力なESD保護を達成するために、集中ESD手法で使用される物よりも非常に小さく(より強い抵抗を伴って)ESDバスを設計できる事は、本発明のいくつかの実施例の利点である。
【0027】
一つの実施例において、図3のNMOSFET40のチャンネル幅はせいぜい約300ミクロンであり、チャンネル長はせいぜい0.6ミクロンである。隣接した2個のI/O回路間のトリガバス47の各区分における寄生金属抵抗(図3には特に示さない)は、約5オームである。隣接した2個のI/O回路間のESDバスの各区分における寄生金属抵抗(Rn)は、約0.25オームである。従って、累積NMOSFET40のチャンネル幅が2700ミクロンである総計9個の個別ESD保護回路が、ストレスのかかったいずれかのI/OパッドのESDバス抵抗の1オーム内に含まれることになる。この総計は、ストレスのかかったI/Oパッドから局在するESD保護回路と、ESDバスに沿った双方向の4個のESD保護回路を含む。
【0028】
一つの実施例において、ESD保護回路39のMOSFET40のゲートサイズは約250ミクロンであり、チャンネル長はせいぜい約0.5ミクロンである。この実施例では、ESD事象を受けるパッドは、2250ミクロンの幅を有し、かつ0.5ミクロンのチャンネル長を有するESDバスライン抵抗の、約1オーム以内のESD保護を効果的に受けることができる。本発明の実施例は、従って、抵抗ESDバスに沿って分配され得るより小さな保護回路のネットワークを提供しながら、ESDを受けるいずれのI/Oパッドに対しても強力なESD保護を提供することができる。
【0029】
図3に示すI/O回路内の設置に加え、個別ESD保護回路39は、電源パッド、I/O又は電源パッドの間に設置したセル内、あるいは十分なスペースのある場所ならどこにでも設置することができる。一つの意図としては、これらESD保護回路をESDバスに沿って広範に配置し、ストレスのかかったI/Oパッドのいずれも、ESDバス金属のオーム内で、複数のESD保護回路による保護を受けることができるようにする事である。図3に示す遠隔トリガ回路37は、電源パッド、I/O又は電源パッドの間に設置したセル内、又は十分なスペースのある場所ならどこにでも設置することができる。
【0030】
本発明の実施例は、ESD保護機構を、独立した適用と設計とし、かつ標準のセル設計方法において実施することができるようにするものである。個別ESD保護回路39はESDバス48と共に形成され、従って集積回路のレイアウト面積の増加を招かない。ESD保護回路39は、パッドの端に設置される時は、2重層金属、あるいは3重層金属プロセスにおいて形成される。
【0031】
本発明の他の実施例を、図4に表示する。集積回路60は、I/O回路62,64,66、及び遠隔トリガ回路68を含む多様な回路部分を含む。これら回路部分は各々、正のESDバス70と接地されたVSSバス72の間で連結されている。直列抵抗R1,R2,及びRnを各I/O回路の間のESDバス上に示す。各抵抗は、隣接した2個のI/O回路の間のESDバスの区分の分配寄生金属抵抗を表す。図4に示すI/O回路と抵抗に加えて、可変数の追加I/O回路及び追加VDDバス抵抗器を、I/O回路64と66の間に設置することができると想定される。I/O回路62は、I/Oパッド74とESDバス70の間に接続された出力バッファPMOSFET76およびダイオード80と、I/Oパッド74とVSSバス72の間に接続された出力バッファNMOSFET78およびダイオード82とを含む。I/O回路62は、さらに、ESDバス70とVSSバス72の間に連結された個別ESD保護回路89を含む。この実施例においては、個別ESD保護回路89は、バッファ回路86、NMOSFET88、容量素子84から構成される。バッファ回路86は、トリガバス71に接続される入力と、NMOSFET88の制御端子に接続される出力とを備えるように構成されている。MNOSFET88のドレインは、ESDバス70と接続され、ソースはVSSバス72と接続されている。その他の実施例では、NMOSFETを他のタイプのトランジスタに置き換えたてもよい。容量素子84は、トリガバス71とVSSバス72の間に接続されている。個別ESD保護回路89はESD事象中、ESDバス70とVSSバス72の間の直流電流パスを提供する。I/O回路64,66は双方ともI/O回路62と同様であり、図4に示すようにI/O回路62と同様の回路を含む。I/O回路62,64,66の各々に包含された、ESD保護回路89のような個別ESD保護回路は、並列に連結され、ESD事象を受けたI/Oパッドのどれかに関らず分配ESD保護を提供することに注意されたい。
【0032】
I/O回路62,64,66に含まれるESD保護回路の各々は、遠隔トリガ回路68の出力を各ESD保護回路の入力に連結するトリガバス71を介して、遠隔トリガ回路68により制御される。この実施例において、遠隔ESDトリガ回路68は、抵抗素子92と容量素子90から成るRC過渡検知器から構成されている。抵抗素子92は、ESDバスとノード90の間に接続されている。容量素子90はノード95とVSSバスの間に接続されている。ノード95は、トリガバス71と接続している。
【0033】
各個別ESD保護回路の容量素子84,96,94は、各々トリガバス71とVSSバス72の間で容量素子90と並列に連結され、遠隔トリガ回路68内のRC過渡検知器の有効RC時間定数を増加させる。コンデンサ90は、従って、トリガバス71に沿って分配された追加の容量素子84,96,94及び抵抗92と直列に作用する容量素子90が要求されるRC時間定数を産出するようなサイズに任意に縮小させることができる。その他の実施例においては、抵抗92と、トリガバスに沿って分配される容量素子84,96,94とから形成されるRC過渡検知器によって、容量素子90は完全に除去される。
【0034】
バッファ回路86は、トリガバス71を介して、RC過渡検知器が発生した弱い信号をNMOSFET88の制御端子を駆動するに十分な信号レベルまで増幅する役割をする。このバッファ回路は、例えば1個、3個、または5個の反転バッファステージを利用する、従来の回路装置により達成することができる。
【0035】
本発明の実施例は、一連の個別ESD保護回路が正のバスと接地された供給バスとの間に並列に連結され、保護されるべき各I/O回路の間に分配される、ESD保護ネットワークを提供する。ESD事象の間および通常の回路作動の間、個別ESD保護回路を制御するためのトリガは、保護するべきI/O回路から離れた場所に置かれる。従って、有効ESDバス抵抗は、ストレスのかかったいずれかのI/Oパッドと、ESD流を害を及ぼす事なくVSSに分流させるよう要求される累積ESD保護回路との間で、減少する。これにより、ICにおけるすべてのI/O回路を等しく保護する、モジュール式で空間効率のよいESD保護機構が達成される。
【0036】
以上の明細書では、特定の実施例に関して説明してきたら、当業者にとっては、請求の範囲に記述する本発明の範囲から逸脱せずに様々な改良および変更が可能である。従って、明細書と図は限定というよりは例証であり、そのような改変は本発明の範囲内に包含されるものとする。
【0037】
本発明の実施例に関する効果、他の利点、問題の解決法が上に記述されている。しかしながら、効果、利点、問題の解決法、及び効果、利点、解決法を生じまたさらに顕著なものとするあらゆる要素は、請求の範囲のいくつか又は全部における、重大な、必要な、又は本質的な特徴あるいは要素として解釈されるべきではない。ここで使用される「含む(有する、備える、構成する)」やバリエーションは、非限定的な包含を意味するものであり、列挙した要素を構成するプロセス、方法、物品、又は装置は、これらのみを含むものではなく、明言的に列挙していないかそのようなプロセス、方法、物品、又は装置に固有の他の要素も含み得る。
【図面の簡単な説明】
【図1】先行技術のESDクランプ回路の回路図である。
【図2】先行技術のESD保護回路の回路図である。
【図3】本発明の1実施例による、分配ESD保護回路の回路図である。
【図4】本発明の他の実施例による、ESD保護回路の回路図である。
Claims (2)
- VSS電源バス(43又は72)と静電放電(ESD)バス(48又は70)とを有する集積回路であって、
ESDバスとVSS電源バスとに並列に接続された複数の入力/出力(I/O)パッド(38又は74)と、
各入力/出力(I/O)パッド毎に設けられ、ESDバスに接続された第1の電流電極と、VSS電源バスに接続された第2の電流電極と、トリガバス(47又は71)に接続された制御電極とを有する、複数の個別トランジスタ(40又は88)と、
ESDバスに接続された第1の端子と、トリガバスを介して前記複数の個別トランジスタの制御電極の各々に接続された第2の端子とを有する、前記複数の個別トランジスタに対応する一つのトリガ回路(37又は68)とを備え、
トリガ回路は、複数のI/Oパッドの少なくとも一個におけるESD事象を、ESDバスを介して感知するとともに、同ESD事象に応答して、トリガバスに並列に接続された前記複数の個別トランジスタの全てを、トリガバスを介して並列に作動させ、全ての個別トランジスタの各々が、第1の電流電極に接続されたESDバスと第2の電流電極に接続されたVSS電源バスとの間に電流パスを提供することにより、複数のI/Oパッド全てのESD保護を提供することを特徴とする集積回路。 - VSS電源バス(43又は72)と静電放電(ESD)バス(48又は70)とを有する静電放電(ESD)のための分配トランジスタ回路であって、
ESDバスとVSS電源バスとに並列に接続された入力/出力(I/O)パッド(38又は74)を各々有する複数の入力/出力(I/O)回路(30,32,36又は62,64,66)と、
複数の分配トランジスタであって、前記複数のI/O回路の各々は前記複数の分配トランジスタの一つを含み、各分配トランジスタは、ESDバスに接続された第1の電流電極と、VSSバスに接続された第2の電流電極と、トリガバス(47又は71)に接続された制御電極とを有する、前記複数の分配トランジスタ(40又は88)と、
ESDバスに接続された第1の端子と、トリガバス(47又は71)を介して前記複数の分配トランジスタの制御電極の各々に接続された第2の端子とを有する、前記複数の分配トランジスタに対応する一つのトリガ回路(37又は68)と、
を備え、
トリガ回路は、複数のI/Oパッドの少なくとも1個におけるESD事象を、ESDバスを介して感知するとともに、同ESD事象に応答して、トリガバスに並列に接続された前記複数の分配トランジスタの全てを、トリガバスを介して並列に作動させ、全ての分配トランジスタの各々が、第1の電流電極に接続されたESDバスと第2の電流電極に接続されたVSS電源バスとの間に電流パスを提供することにより、複数のI/Oパッド全てのESD保護を提供することを特徴とする回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/546,601 US6385021B1 (en) | 2000-04-10 | 2000-04-10 | Electrostatic discharge (ESD) protection circuit |
US09/546,601 | 2000-04-10 | ||
PCT/US2001/010976 WO2001078148A1 (en) | 2000-04-10 | 2001-04-04 | Electrostatic discharge (esd) protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003530698A JP2003530698A (ja) | 2003-10-14 |
JP5162070B2 true JP5162070B2 (ja) | 2013-03-13 |
Family
ID=24181147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001574904A Expired - Lifetime JP5162070B2 (ja) | 2000-04-10 | 2001-04-04 | 静電放電(esd)保護回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6385021B1 (ja) |
EP (1) | EP1277236B1 (ja) |
JP (1) | JP5162070B2 (ja) |
KR (1) | KR100801863B1 (ja) |
CN (1) | CN1242478C (ja) |
AU (1) | AU2001251308A1 (ja) |
WO (1) | WO2001078148A1 (ja) |
Families Citing this family (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7320457B2 (en) * | 1997-02-07 | 2008-01-22 | Sri International | Electroactive polymer devices for controlling fluid flow |
JP3796034B2 (ja) * | 1997-12-26 | 2006-07-12 | 株式会社ルネサステクノロジ | レベル変換回路および半導体集積回路装置 |
US7537197B2 (en) * | 1999-07-20 | 2009-05-26 | Sri International | Electroactive polymer devices for controlling fluid flow |
FR2803100B1 (fr) * | 1999-12-28 | 2002-12-06 | St Microelectronics Sa | Dispositif de protection de lignes d'interconnexions dans un circuit integre |
AU2001238675A1 (en) * | 2000-02-23 | 2001-09-03 | Sri International | Electroactive polymer thermal electric generators |
US6933610B2 (en) * | 2002-02-20 | 2005-08-23 | Silicon Pipe, Inc. | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby |
TW529153B (en) * | 2002-02-27 | 2003-04-21 | United Microelectronics Corp | Electrostatic discharge protection circuit |
JP2005522162A (ja) * | 2002-03-18 | 2005-07-21 | エスアールアイ インターナショナル | 流体を移動させる電気活性ポリマーデバイス |
WO2003081742A1 (en) * | 2002-03-22 | 2003-10-02 | Freescale Semiconductor, Inc. | Circuit for electrostatic discharge protection |
US6757147B1 (en) * | 2002-05-03 | 2004-06-29 | Pericom Semiconductor Corp. | Pin-to-pin ESD-protection structure having cross-pin activation |
US6724603B2 (en) * | 2002-08-09 | 2004-04-20 | Motorola, Inc. | Electrostatic discharge protection circuitry and method of operation |
US20040212936A1 (en) * | 2002-09-27 | 2004-10-28 | Salling Craig T. | Diode-string substrate-pumped electrostatic discharge protection |
US7164565B2 (en) * | 2002-11-29 | 2007-01-16 | Sigmatel, Inc. | ESD protection circuit |
US7209332B2 (en) * | 2002-12-10 | 2007-04-24 | Freescale Semiconductor, Inc. | Transient detection circuit |
KR100937652B1 (ko) * | 2002-12-31 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 반도체 장치의 정전기방전 보호회로 |
US7074687B2 (en) * | 2003-04-04 | 2006-07-11 | Freescale Semiconductor, Inc. | Method for forming an ESD protection device |
US7616414B2 (en) * | 2003-04-25 | 2009-11-10 | Broadcom Corporation | ESD protection circuit for high speed signaling including T/R switches |
US7203043B2 (en) | 2003-05-30 | 2007-04-10 | Hewlett-Packard Development Company, L.P. | Method and structure for external control of ESD protection in electronic circuits |
KR100532463B1 (ko) * | 2003-08-27 | 2005-12-01 | 삼성전자주식회사 | 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치 |
JP2005093497A (ja) | 2003-09-12 | 2005-04-07 | Toshiba Corp | 保護回路を有する半導体装置 |
US6970336B2 (en) * | 2003-10-10 | 2005-11-29 | Freescale Semiconductor, Inc. | Electrostatic discharge protection circuit and method of operation |
DE10349405A1 (de) * | 2003-10-21 | 2005-05-25 | Austriamicrosystems Ag | Aktive Schutzschaltungsanordnung |
KR100645039B1 (ko) * | 2003-12-15 | 2006-11-10 | 삼성전자주식회사 | 정전기 방전 보호 소자 및 그 제조방법 |
DE102004004789B3 (de) * | 2004-01-30 | 2005-03-03 | Infineon Technologies Ag | ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen |
KR100781537B1 (ko) * | 2004-02-07 | 2007-12-03 | 삼성전자주식회사 | 정전기 방전 보호 반도체 소자 및 이를 포함하는 반도체집적 회로 |
WO2005076354A1 (en) * | 2004-02-07 | 2005-08-18 | Samsung Electronics Co., Ltd. | Buffer circuit having electrostatic discharge protection |
DE102004007655B8 (de) * | 2004-02-17 | 2013-10-10 | Infineon Technologies Ag | Halbleiterschaltungen mit ESD-Schutzvorrichtung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schutzschaltung |
US7573691B2 (en) * | 2004-04-12 | 2009-08-11 | Agere Systems Inc. | Electrical over stress robustness |
TWI234266B (en) * | 2004-06-24 | 2005-06-11 | Novatek Microelectronics Corp | Level shifter circuits for ESD protection |
JP5008840B2 (ja) * | 2004-07-02 | 2012-08-22 | ローム株式会社 | 半導体装置 |
US20060028776A1 (en) * | 2004-08-09 | 2006-02-09 | Michael Stockinger | Electrostatic discharge protection for an integrated circuit |
JP4195431B2 (ja) * | 2004-10-07 | 2008-12-10 | 株式会社東芝 | 静電放電の検証方法および半導体装置の製造方法 |
JP4942007B2 (ja) * | 2004-10-25 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7518841B2 (en) * | 2004-11-02 | 2009-04-14 | Industrial Technology Research Institute | Electrostatic discharge protection for power amplifier in radio frequency integrated circuit |
US7292421B2 (en) * | 2004-11-12 | 2007-11-06 | Texas Instruments Incorporated | Local ESD power rail clamp which implements switchable I/O decoupling capacitance function |
US7328882B2 (en) * | 2005-01-06 | 2008-02-12 | Honeywell International Inc. | Microfluidic modulating valve |
US7446990B2 (en) * | 2005-02-11 | 2008-11-04 | Freescale Semiconductor, Inc. | I/O cell ESD system |
US7301741B2 (en) * | 2005-05-17 | 2007-11-27 | Freescale Semiconductor, Inc. | Integrated circuit with multiple independent gate field effect transistor (MIGFET) rail clamp circuit |
TWI278093B (en) * | 2005-07-15 | 2007-04-01 | Novatek Microelectronics Corp | Level shifter ESD protection circuit with power-on-sequence consideration |
CN100442510C (zh) * | 2005-08-26 | 2008-12-10 | 联咏科技股份有限公司 | 考量电源启动顺序的准位移位器静电放电防护电路 |
US7639462B2 (en) * | 2005-10-25 | 2009-12-29 | Honeywell International Inc. | Method and system for reducing transient event effects within an electrostatic discharge power clamp |
US8254069B2 (en) * | 2005-10-28 | 2012-08-28 | Fairchild Semiconductor Corporation | ESD protection for outputs |
US7593202B2 (en) * | 2005-11-01 | 2009-09-22 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit |
US7453676B2 (en) * | 2005-11-16 | 2008-11-18 | Huh Yoon J | RC-triggered ESD power clamp circuit and method for providing ESD protection |
TWI268599B (en) * | 2005-12-08 | 2006-12-11 | Via Tech Inc | ESD protection circuits and related techniques |
DE102005060368A1 (de) * | 2005-12-16 | 2007-06-28 | Infineon Technologies Ag | Verfahren zum ESD-Schutz einer elektronischen Schaltung und entsprechend ausgestaltete elektronische Schaltung |
US7542255B2 (en) * | 2006-03-16 | 2009-06-02 | Denso Corporation | Input protection circuit |
JP4923645B2 (ja) * | 2006-03-16 | 2012-04-25 | 株式会社デンソー | 入力保護回路 |
US20070236842A1 (en) * | 2006-04-07 | 2007-10-11 | Hynix Semiconductor Inc. | Electrostatic discharge protection circuit |
US7808117B2 (en) * | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
US7551415B2 (en) * | 2006-08-30 | 2009-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Repair circuitry with an enhanced ESD protection device |
US7589945B2 (en) * | 2006-08-31 | 2009-09-15 | Freescale Semiconductor, Inc. | Distributed electrostatic discharge protection circuit with varying clamp size |
WO2009006318A1 (en) | 2007-06-29 | 2009-01-08 | Artificial Muscle, Inc. | Electroactive polymer transducers for sensory feedback applications |
US7777998B2 (en) | 2007-09-10 | 2010-08-17 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
US7755871B2 (en) * | 2007-11-28 | 2010-07-13 | Amazing Microelectronic Corp. | Power-rail ESD protection circuit with ultra low gate leakage |
US7817387B2 (en) * | 2008-01-09 | 2010-10-19 | Freescale Semiconductor, Inc. | MIGFET circuit with ESD protection |
US7710696B2 (en) * | 2008-01-23 | 2010-05-04 | Himax Technologies Limited | Transient detection circuit for ESD protection |
TWI390699B (zh) * | 2008-01-31 | 2013-03-21 | Realtek Semiconductor Corp | 具有靜電保護功能之網路通訊裝置 |
JP5312849B2 (ja) * | 2008-06-06 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 集積回路 |
JP2010010419A (ja) * | 2008-06-27 | 2010-01-14 | Nec Electronics Corp | 半導体装置 |
US8536893B2 (en) * | 2009-03-09 | 2013-09-17 | Qualcomm Incorporated | Circuit for measuring magnitude of electrostatic discharge (ESD) events for semiconductor chip bonding |
EP2239793A1 (de) | 2009-04-11 | 2010-10-13 | Bayer MaterialScience AG | Elektrisch schaltbarer Polymerfilmaufbau und dessen Verwendung |
JP5431791B2 (ja) * | 2009-05-27 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 静電気保護回路 |
US8947839B2 (en) * | 2009-07-30 | 2015-02-03 | Xilinx, Inc. | Enhanced immunity from electrostatic discharge |
CN101989739B (zh) * | 2009-08-06 | 2013-12-04 | 技嘉科技股份有限公司 | 保护电路 |
JP5557658B2 (ja) * | 2010-02-19 | 2014-07-23 | ラピスセミコンダクタ株式会社 | 保護回路及び半導体装置 |
US20110242712A1 (en) * | 2010-04-01 | 2011-10-06 | Fwu-Juh Huang | Chip with esd protection function |
US8456784B2 (en) | 2010-05-03 | 2013-06-04 | Freescale Semiconductor, Inc. | Overvoltage protection circuit for an integrated circuit |
CN101944530B (zh) * | 2010-08-27 | 2011-09-21 | 电子科技大学 | 一种用于集成电路的具有控制电路的esd保护电路 |
US9553254B2 (en) | 2011-03-01 | 2017-01-24 | Parker-Hannifin Corporation | Automated manufacturing processes for producing deformable polymer devices and films |
CN103703404A (zh) | 2011-03-22 | 2014-04-02 | 拜耳知识产权有限责任公司 | 电活化聚合物致动器双凸透镜系统 |
JP2013073992A (ja) | 2011-09-27 | 2013-04-22 | Semiconductor Components Industries Llc | 半導体装置 |
US8982517B2 (en) * | 2012-02-02 | 2015-03-17 | Texas Instruments Incorporated | Electrostatic discharge protection apparatus |
EP2828901B1 (en) | 2012-03-21 | 2017-01-04 | Parker Hannifin Corporation | Roll-to-roll manufacturing processes for producing self-healing electroactive polymer devices |
JP5985851B2 (ja) * | 2012-03-27 | 2016-09-06 | 旭化成エレクトロニクス株式会社 | Esd保護回路及びesd保護回路に係る半導体装置 |
CN102693979B (zh) * | 2012-06-11 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 全芯片esd保护电路 |
US9761790B2 (en) | 2012-06-18 | 2017-09-12 | Parker-Hannifin Corporation | Stretch frame for stretching process |
US9590193B2 (en) | 2012-10-24 | 2017-03-07 | Parker-Hannifin Corporation | Polymer diode |
US9438030B2 (en) | 2012-11-20 | 2016-09-06 | Freescale Semiconductor, Inc. | Trigger circuit and method for improved transient immunity |
US9064938B2 (en) * | 2013-05-30 | 2015-06-23 | Freescale Semiconductor, Inc. | I/O cell ESD system |
US9472948B2 (en) * | 2013-09-30 | 2016-10-18 | Infineon Technologies Ag | On chip reverse polarity protection compliant with ISO and ESD requirements |
US9225163B2 (en) | 2013-11-01 | 2015-12-29 | Infineon Technologies Ag | Combined ESD active clamp for cascaded voltage pins |
TWI504090B (zh) | 2013-11-06 | 2015-10-11 | Realtek Semiconductor Corp | 靜電放電防護電路 |
US9876450B2 (en) * | 2014-01-24 | 2018-01-23 | Marvell World Trade, Ltd. | Active clamp for motor driver |
JP6143690B2 (ja) | 2014-03-12 | 2017-06-07 | 株式会社東芝 | 出力回路 |
US9337651B2 (en) * | 2014-04-23 | 2016-05-10 | Via Alliance Semiconductor Co., Ltd. | Electrostatic discharge protection circuit |
US9478529B2 (en) * | 2014-05-28 | 2016-10-25 | Freescale Semiconductor, Inc. | Electrostatic discharge protection system |
US9553446B2 (en) | 2014-10-31 | 2017-01-24 | Nxp Usa, Inc. | Shared ESD circuitry |
TWI572106B (zh) | 2015-03-26 | 2017-02-21 | 瑞昱半導體股份有限公司 | 電流鏡式靜電放電箝制電路與電流鏡式靜電放電偵測器 |
CN107408533B (zh) | 2015-06-19 | 2022-02-08 | 瑞萨电子株式会社 | 半导体器件 |
DE102015120694B3 (de) * | 2015-11-27 | 2017-06-01 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen |
DE102015120691B3 (de) * | 2015-11-27 | 2017-05-11 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen |
DE102015120692B3 (de) * | 2015-11-27 | 2017-05-24 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen |
DE102015120695B3 (de) * | 2015-11-27 | 2017-06-01 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen |
DE102015120698B3 (de) * | 2015-11-27 | 2017-05-24 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen |
DE102015120693B3 (de) * | 2015-11-27 | 2017-05-24 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen |
DE102015120697B3 (de) * | 2015-11-27 | 2017-06-01 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen |
TWI604676B (zh) | 2016-10-05 | 2017-11-01 | 瑞昱半導體股份有限公司 | 跨電源域的靜電放電防護電路 |
TWI604677B (zh) | 2016-10-05 | 2017-11-01 | 瑞昱半導體股份有限公司 | 跨電源域的靜電放電防護電路 |
US10528111B2 (en) | 2017-12-11 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods for indicating an operation type associated with a power management event |
CN108519541A (zh) * | 2018-04-23 | 2018-09-11 | 珠海深圳清华大学研究院创新中心 | 一种检测电路及检测设备 |
CN108880212B (zh) * | 2018-06-30 | 2021-07-20 | 唯捷创芯(天津)电子技术股份有限公司 | 一种防浪涌的电源钳位电路、芯片及通信终端 |
US11056879B2 (en) | 2019-06-12 | 2021-07-06 | Nxp Usa, Inc. | Snapback clamps for ESD protection with voltage limited, centralized triggering scheme |
CN113839374B (zh) * | 2021-11-29 | 2022-03-04 | 珠海市杰理科技股份有限公司 | Esd电源保护电路、工作电源和芯片 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4295176A (en) | 1979-09-04 | 1981-10-13 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit protection arrangement |
EP0435047A3 (en) * | 1989-12-19 | 1992-07-15 | National Semiconductor Corporation | Electrostatic discharge protection for integrated circuits |
JPH06164350A (ja) * | 1992-09-18 | 1994-06-10 | Fuji Electric Co Ltd | 半導体集積回路装置 |
US5361185A (en) | 1993-02-19 | 1994-11-01 | Advanced Micro Devices, Inc. | Distributed VCC/VSS ESD clamp structure |
US5311391A (en) | 1993-05-04 | 1994-05-10 | Hewlett-Packard Company | Electrostatic discharge protection circuit with dynamic triggering |
US5561577A (en) | 1994-02-02 | 1996-10-01 | Hewlett-Packard Company | ESD protection for IC's |
US5610790A (en) * | 1995-01-20 | 1997-03-11 | Xilinx, Inc. | Method and structure for providing ESD protection for silicon on insulator integrated circuits |
JP2830783B2 (ja) | 1995-07-18 | 1998-12-02 | 日本電気株式会社 | 半導体装置 |
US5721656A (en) | 1996-06-10 | 1998-02-24 | Winbond Electronics Corporation | Electrostatc discharge protection network |
US5825600A (en) * | 1997-04-25 | 1998-10-20 | Cypress Semiconductor Corp. | Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection |
US5991134A (en) | 1997-06-19 | 1999-11-23 | Advanced Micro Devices, Inc. | Switchable ESD protective shunting circuit for semiconductor devices |
JPH1187727A (ja) * | 1997-09-12 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置 |
US6002156A (en) * | 1997-09-16 | 1999-12-14 | Winbond Electronics Corp. | Distributed MOSFET structure with enclosed gate for improved transistor size/layout area ratio and uniform ESD triggering |
US5946177A (en) | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
-
2000
- 2000-04-10 US US09/546,601 patent/US6385021B1/en not_active Expired - Lifetime
-
2001
- 2001-04-04 KR KR1020027013590A patent/KR100801863B1/ko active IP Right Grant
- 2001-04-04 EP EP01924673A patent/EP1277236B1/en not_active Expired - Lifetime
- 2001-04-04 AU AU2001251308A patent/AU2001251308A1/en not_active Abandoned
- 2001-04-04 JP JP2001574904A patent/JP5162070B2/ja not_active Expired - Lifetime
- 2001-04-04 CN CNB018078737A patent/CN1242478C/zh not_active Expired - Lifetime
- 2001-04-04 WO PCT/US2001/010976 patent/WO2001078148A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR20020087966A (ko) | 2002-11-23 |
WO2001078148A1 (en) | 2001-10-18 |
EP1277236B1 (en) | 2012-01-18 |
EP1277236A1 (en) | 2003-01-22 |
KR100801863B1 (ko) | 2008-02-12 |
US6385021B1 (en) | 2002-05-07 |
JP2003530698A (ja) | 2003-10-14 |
CN1242478C (zh) | 2006-02-15 |
AU2001251308A1 (en) | 2001-10-23 |
CN1426601A (zh) | 2003-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5162070B2 (ja) | 静電放電(esd)保護回路 | |
TWI425732B (zh) | 積體電路及輸入/輸出(i/o)單元庫以及用於在一積體電路處補償靜電放電(esd)之方法 | |
JP4322806B2 (ja) | 静電気放電保護回路及び動作方法 | |
JP3275095B2 (ja) | 集積回路の過渡防護開路 | |
TWI485834B (zh) | 結合靜電放電保護電路及方法 | |
US5237395A (en) | Power rail ESD protection circuit | |
US7224560B2 (en) | Destructive electrical transient protection | |
US20070284666A1 (en) | Local ESD Protection for Low-Capicitance Applications | |
JPH10126962A (ja) | 高圧保護回路 | |
US6239958B1 (en) | Electrostatic damage protection circuit and dynamic random access memory | |
TWI690050B (zh) | 用於電熔絲之靜電放電保護結構及其方法 | |
JP2008538259A (ja) | 静電放電保護回路 | |
US7184253B1 (en) | ESD trigger circuit with injected current compensation | |
US20060268477A1 (en) | Apparatus for ESD protection | |
US8441765B2 (en) | Electrostatic discharge protected device | |
US7859804B1 (en) | ESD protection structure | |
JP2006515960A (ja) | 静電気放電回路およびそのための方法 | |
JPH02158166A (ja) | 集積回路 | |
Brennan et al. | Implementation of diode and bipolar triggered SCRs for CDM robust ESD protection in 90nm CMOS ASICs | |
Okushima | ESD protection design for mixed-power domains in 90nm CMOS with new efficient power clamp and GND current trigger (GCT) technique | |
JP4942278B2 (ja) | Esd−センシティブ回路のためマルチ・フィンガ電流バラスティングesd保護回路及びインタリーブ配置されたバラスティング | |
US20020030954A1 (en) | Layout for efficient ESD design of substrate triggered ESD protection circuits | |
US7405914B2 (en) | Electrostatic discharge protection circuit | |
Joshi et al. | ESD protection for BiCMOS circuits | |
KR20070038650A (ko) | Ost를 이용한 esd 보호회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120417 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5162070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |