CN100442510C - 考量电源启动顺序的准位移位器静电放电防护电路 - Google Patents
考量电源启动顺序的准位移位器静电放电防护电路 Download PDFInfo
- Publication number
- CN100442510C CN100442510C CNB2005100935113A CN200510093511A CN100442510C CN 100442510 C CN100442510 C CN 100442510C CN B2005100935113 A CNB2005100935113 A CN B2005100935113A CN 200510093511 A CN200510093511 A CN 200510093511A CN 100442510 C CN100442510 C CN 100442510C
- Authority
- CN
- China
- Prior art keywords
- transistor
- drain electrode
- source
- grid
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种考量电源启动顺序的准位移位器静电放电防护电路,以接收第一信号并输出第二信号。准位移位电路包括反相器、第一开关、第二开关、电压转换电路、第一以及第二静电放电钳位电路。当启动第一电源而尚未启动第二电源时,第一与第二开关会因为第二电源尚未启动而保持截止。因此,可以避免先启动的第一电源经由静电放电钳位电路而影响第二电源。
Description
技术领域
本发明是有关于一种静电放电保护电路,且特别是有关于一种考量电源启动顺序的准位移位器静电放电防护电路。
背景技术
在多电源的集成电路(mixed-voltage IC)中,以不同电压准位的系统电压分别供应不同的内部电路,如图1A所示。图1A是一般多电源集成电路的部份电路方块图。图中内部电路110的操作电源是由系统电压VDD1(例如3.3伏特)与接地电压VSS1(例如0伏特)所提供。另外,内部电路130的操作电力则由系统电压VDD2(例如12伏特)与接地电压VSS2(例如0伏特)所提供。由于内部电路110与内部电路130的输出入逻辑准位并不相同,因此需要准位移位电路(level shifter)作为二者的介面电路。例如,准位移位电路120接收内部电路110所输出的信号111(例如0~3.3伏特)并转换为对应的信号131(例如0~12伏特)后输出至内部电路130。
当多电源集成电路的连接端发生静电放电(ESD,electrostatic discharge)时,此瞬间的静电放电电流将沿着集成电路内低阻路径(low impedance path)大量通过。大量的静电放电电流将产生高热进而烧毁(damage)此电流路径中的任何元件。图1B是绘示图1A中准位移位电路120的电路暨静电放电路径图。例如,如图1B所示,当静电放电事件发生在接地电压VSS2连接端时,若系统电压VDD1接地,则静电放电电流ESD将自接地电压线VSS2穿过晶体管121的栅极电容而流至系统电压线VDD1(如图中虚线ESD1所示的电流路径)。或者,若接地电压线VSS 1接地,则静电放电电流ESD将自接地电压线VSS2穿过晶体管121的栅极电容而流至接地电压线VSS1(如图中虚线ESD2所示的电流路径)。因此晶体管121将可能烧毁(同理,晶体管122亦可能烧毁)。
上述元件烧毁的主要原因是因为接地电压线VSS1与接地电压线VSS2之间并未连接。因此静电放电电流ESD将无法自接地电压线VSS1导接至接地电压线VSS2,而只能经由硅基体。若基体阻抗不够小,则静电放电电流ESD可能烧毁晶体管121。因为静电放电的瞬间特性,栅极电容的阻抗在静电放电条件下小于在正常操作下的阻抗。
图1C是绘示图1A中准位移位电路120的另一种电路暨静电放电路径图。如图1C所示,一般静电放电发生在系统电压线VDD2的严重性更甚于发生在接地电压线VSS2上,其原因在于接地电压线VSS2依然有基体作为与接地电压线VSS1之间的连接路径,而在N井中则没有放电路径以助电荷平衡。因此,例如当静电放电事件发生在系统电压线VDD2连接端时,若系统电压VDD1接地,则静电放电电流ESD将自系统电压线VDD2穿过晶体管123的栅极电容而流至系统电压线VDD1(如图1C中虚线ESD1所示的电流路径)。或者,若接地电压线VSS1接地,则静电放电电流ESD将自系统电压线VDD2穿过晶体管123的栅极电容而流至接地电压线VSS1(如图1C中虚线ESD2所示的电流路径)。因此晶体管123将可能烧毁(同理,晶体管124亦可能烧毁)。
熟习此技艺者可以在准位移位电路120配置静电放电防护电路(如中国台湾专利第I234266号),而避免静电放电电流烧毁准位移位电路120。然而,系统电压线VDD1与系统电压线VDD2通常不是同时启动。例如,多电源的集成电路因进入省电模式而将系统电压线VDD2的电源切断,并且保持系统电压线VDD1的电源供给。若考量电源启动的顺序,则先启动的电源反而会经由所配置的静电放电防护电路而去影响尚未启动的电源及其相关电路。例如,图1D说明了先启动的电源经由所配置的静电放电防护电路而影响尚未启动的电源及其相关电路。
请参照图1D,当尚未启动系统电压线VDD2的电源而先启动系统电压线VDD1的电源时,系统电压线VDD1将经由晶体管125与静电放电钳位(ESD clamp)电路126(及/或静电放电钳位电路127)而供应电源到系统电压线VDD2。因此原本应该关闭的内部电路130将因为系统电压线VDD1所提供的电源而可能被启动。另外,由于内部电路130的操作电压不同于内部电路110,当系统电压线VDD1经由静电放电钳位电路而供应电源到系统电压线VDD2时,将使内部电路130产生误动作,甚至可能烧毁内部电路130。
发明内容
本发明的目的就是在提供一种考量电源启动顺序的准位移位器静电放电防护电路,以防止当静电放电电流自多组电源中其中一组电源连接点流向另一组电源连接点时所可能造成准位移位电路的烧毁。另外,亦可避免因不同电源先后启动顺序,而使先启动的电源经由静电放电钳位电路影响尚未启动的电源。
本发明的再一目的是提供另一种考量电源启动顺序的准位移位器静电放电防护电路,以另一静电放电路径保护准位移位电路以避免烧毁,并且避免先启动的电源经由静电放电钳位电路影响尚未启动的电源。
本发明的又一目的是提供再一种考量电源启动顺序的准位移位器静电放电防护电路,更以另一静电放电路径连接于不同电源组之间,以避免静电放电电流烧毁准位移位电路,并且避免先启动的电源经由静电放电钳位电路影响尚未启动的电源。
基于上述及其他目的,本发明提出一种考量电源启动顺序的准位移位器静电放电防护电路,用以接收第一信号并依照第一信号的准位而输出具有相对应准位的第二信号。其中,第一信号操作于第一系统电压与第一接地电压之间,并且第二信号操作于第二系统电压与第二接地电压之间。此准位移位器静电放电防护电路包括反相器、第一开关、第二开关、电压转换电路、第一静电放电钳位电路以及第二静电放电钳位电路。反相器接收第一信号并输出第一反相信号,其中第一反相信号与第一信号互为反相且操作于第一系统电压与该第一接地电压之间。第一开关的第一端连接至反相器的输出端并且接收第一反相信号。第二开关的第一端接收第一信号。第一开关与第二开关依据第二系统电压的准位而各自决定其第一端与第二端之间的连接状态。电压转换电路的第一输入端连接至第一开关的第二端,其第二输入端连接至第二开关的第二端,其输出端输出第二信号。第一与第二静电放电钳位电路的第一连接端均连接至第二系统电压,而其第二连接端则分别连接至电压转换电路的第一输入端与第二输入端。
从另一观点来看,本发明提出一种考量电源启动顺序的准位移位器静电放电防护电路,其包括反相器、第一开关、第二开关、电压转换电路、第一静电放电钳位电路以及第二静电放电钳位电路。反相器接收第一信号并输出第一反相信号。第一开关的第一端连接至反相器的输出端以接收第一反相信号。第二开关的第一端接收第一信号。第一开关与第二开关依据第二系统电压的准位而各自决定其第一端与第二端之间的连接状态。电压转换电路的第一输入端与第二输入端分别连接至第一开关与第二开关的第二端,其输出端输出第二信号。第一与第二静电放电钳位电路的第一连接端分别连接至电压转换电路的第一与第二输入端,而其第二连接端均连接至第二接地电压。
本发明再提出一种考量电源启动顺序的准位移位器静电放电防护电路,其包括反相器、第一开关、第二开关、电压转换电路以及静电放电钳位电路。反相器接收第一信号并输出第一反相信号。第一开关的第一端连接至反相器的输出端以接收第一反相信号。第二开关的第一端接收第一信号。第一开关与第二开关依据第二系统电压的准位而各自决定其第一端与第二端之间的连接状态。电压转换电路的第一输入端与第二输入端分别连接至第一开关与第二开关的第二端,其输出端输出第二信号。静电放电钳位电路的第一连接端连接至第二系统电压,其第二连接端连接至第一接地电压。
本发明因使用静电放电钳位电路,因此可以提供电流路径以导接瞬间大量的静电放电电流于不同电源组之间,进而避免烧毁集成电路的内部电路(尤其是准位移位电路)。另外,藉由电源的启动与否而控制开关的启闭,因此可避免因不同电源先后启动顺序,而使先启动的电源经由静电放电钳位电路影响尚未启动的电源。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1A是一般多电源集成电路的部份电路方块图。
图1B是绘示图1A中准位移位电路暨静电放电路径图。
图1C是绘示图1A中另一准位移位电路暨静电放电路径图。
图1D说明了先启动的电源经由所配置的静电放电防护电路而影响尚未启动的电源及其相关电路。
图2A是依照本发明一较佳实施例所绘示的一种准位移位器静电放电防护电路图。
图2B是依照本发明较佳实施例所绘示的另一种准位移位器静电放电防护电路图。
图3A是依照本发明另一较佳实施例所绘示的一种准位移位器静电放电防护电路图。
图3B是依照本发明另一较佳实施例所绘示的又一种准位移位器静电放电防护电路图。
图4A是依照本发明再一较佳实施例所绘示的一种准位移位器静电放电防护电路图。
图4B是依照本发明再一较佳实施例所绘示的另一种准位移位器静电放电防护电路图。
图5A是依照本发明更一较佳实施例所绘示的一种准位移位器静电放电防护电路图。
图5B是依照本发明较佳实施例所绘示的另一种准位移位器静电放电防护电路图。
图6A是依照本发明另外一较佳实施例所绘示的一种准位移位器静电放电防护电路图。
图6B是依照本发明另外一较佳实施例所绘示的另一种准位移位器静电放电防护电路图。
图7A是依照本发明另外一较佳实施例所绘示的一种准位移位器静电放电防护电路图。
图7B是依照本发明另外一较佳实施例所绘示的另一种准位移位器静电放电防护电路图。
110、130、210、230、310、330、410、430:内部电路
120:习知的准位移位电路
121~124:可能烧毁的晶体管
125、242、244、281、291、342、344、381、391、442、444、481、491、542、544、581、591、642、644、681、691、742、744、781、791、T1~T6:晶体管
126、127、260、270、360、370、460:静电放电钳位电路
211、311、411:第一信号
220、320、420:本发明实施例的准位移位器静电放电防护电路
231、331、431:第二信号
240、340、440:反相器
241、341、441:第一反相信号
250、350、450:电压转换电路
280、290、380、390、480、490、580、590、680、690、780、790:开关
具体实施方式
图2A是依照本发明一较佳实施例所绘示的一种准位移位器静电放电防护电路图。请参照图2A,准位移位电路220接收集成电路中内部电路210所输出的第一信号211,并且依照第一信号211的准位输出具有相对应准位的第二信号231(由集成电路中内部电路230所接收)。其中,第一信号211操作于第一系统电压VDD1(在此假设为3.3伏特)与第一接地电压VSS1(在此假设为0伏特)之间,并且第二信号231操作于第二系统电压VDD2(在此假设为12伏特)与第二接地电压VSS2(在此假设为0伏特)之间。
在本实施例中,准位移位电路220包括反相器240、电压转换电路250、第一静电放电钳位(ESD clamp)电路260、第二静电放电钳位电路270、第一开关280以及第二开关290。反相器240接收第一信号211并输出第一反相信号241。其中,第一反相信号241与第一信号211互为反相,并且第一反相信号241操作于第一系统电压VDD1与第一接地电压VSS1之间。
在此反相器240例如包括P型晶体管242以及N型晶体管244。晶体管242的源极连接至第一系统电压VDD1,晶体管242的栅极接收第一信号211,晶体管242的漏极输出第一反相信号241。晶体管244的栅极接收第一信号211,其漏极连接至晶体管242的漏极,而晶体管244的源极连接至第一接地电压VSS1。
第一开关280的第一端连接至反相器240的输出端并且接收第一反相信号241。第二开关290的第一端接收第一信号211。第一开关280与第二开关290依据第二系统电压VDD2的准位而各自决定其第一端与第二端之间的连接状态。换句话说,当第二系统电压VDD2被启动时,则第一开关280与第二开关290均导通;反之,当第二系统电压VDD2被关闭时,则第一开关280与第二开关290均为截止。
在本实施例中,第一开关280包括N型晶体管281。晶体管281的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第一开关280的第一端与第二端。第二开关290包括N型晶体管291。晶体管291的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第二开关290的第一端与第二端。
电压转换电路250的第一输入端连接至第一开关280的第二端,其第二输入端连接至第二开关290的第二端,其输出端输出第二信号231。电压转换电路250例如包括P型晶体管T1、T2、T4、T5、N型晶体管T3以及T6。第一晶体管T1的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2。第二晶体管T2的栅极即为电压转换电路250的第一输入端。晶体管T2的第一源/漏极(以下例如称为源极)连接晶体管T1的第二源/漏极(以下例如称为漏极)。第三晶体管T3的栅极连接至晶体管T2的栅极,晶体管T3的第一源/漏极(以下例如称为漏极)连接晶体管T2的第二源/漏极(以下例如称为漏极),晶体管T3的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。第四晶体管T4的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2,晶体管T4的栅极连接晶体管T2的漏极。第五晶体管T5的栅极即为电压转换电路250的第二输入端。晶体管T5的第一源/漏极(以下例如称为源极)连接晶体管T4的第二源/漏极(以下例如称为漏极),晶体管T5的第二源/漏极(以下例如称为漏极)连接晶体管T1的栅极。第六晶体管T6的栅极连接第五晶体管T5的栅极,晶体管T6的第一源/漏极(以下例如称为漏极)连接晶体管T5的漏极,晶体管T6的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。其中,晶体管T6的漏极信号即为第二信号231。
第一静电放电钳位电路260的第二连接端连接至电压转换电路250的第一输入端,第一静电放电钳位电路260的第一连接端则连接至第二系统电压VDD2。第二静电放电钳位电路270的第二连接端连接至电压转换电路250的第二输入端,而第二静电放电钳位电路270的第一连接端则连接至第二系统电压VDD2。
在本实施例中,第一静电放电钳位电路260例如包括P型晶体管。其中,P型晶体管的漏极连接至电压转换电路250的第一输入端,而P型晶体管的栅极、源极以及基体皆连接至第二系统电压VDD2。或者,如熟习此技艺者所知,第一静电放电钳位电路260亦可以二极管或其他方式实施,其结果均属本发明的范畴。图2B是依照本发明较佳实施例所绘示的另一种准位移位器静电放电防护电路图。请参照图2B,若是以二极管完成第一静电放电钳位电路260,则二极管的阳极连接至电压转换电路250的第一输入端,而二极管的阴极则连接至第二系统电压VDD2。在本实施例中,第二静电放电钳位电路270的实施比较第一静电放电钳位电路260,故不在此赘述。
因此,当静电放电事件发生在系统电压线VDD2连接端时,若系统电压VDD1接地,则静电放电电流ESD将自系统电压线VDD2经由第一静电放电钳位电路260、晶体管242而流至系统电压线VDD1。或者,若接地电压线VSS1接地,则静电放电电流ESD将自系统电压线VDD2经由第一静电放电钳位电路260、晶体管244而流至接地电压线VSS1。因此即可避免烧毁准位移位电路220。另外,藉由第二系统电压VDD2的启动与否而控制开关280与290的启闭,因此可避免先启动的第一系统电压VDD1经由静电放电钳位电路影响尚未启动的第二系统电压VDD2。
为能清楚说明本发明,以下另举一实施例。图3A是依照本发明另一较佳实施例所绘示的一种准位移位器静电放电防护电路图。请参照图3A,准位移位电路350接收集成电路中内部电路310所输出的第一信号311,并且依照第一信号311的准位输出具有相对应准位的第二信号331(由集成电路中内部电路330所接收)。其中,第一信号311操作于第一系统电压VDD1(在此假设为3.3伏特)与第一接地电压VSS1(在此假设为0伏特)之间,并且第二信号331操作于第二系统电压VDD2(在此假设为12伏特)与第二接地电压VSS2(在此假设为0伏特)之间。准位移位电路320包括反相器340、电压转换电路350、第一静电放电钳位电路360、第二静电放电钳位电路370、第一开关380以及第二开关390。
反相器340接收第一信号311并输出第一反相信号341。其中,第一反相信号341与第一信号311互为反相,并且操作于第一系统电压VDD1与第一接地电压VSS1之间。在本实施例中,反相器340例如包括P型晶体管342以及N型晶体管344。晶体管342的源极连接至第一系统电压VDD1,晶体管342的栅极接收第一信号311,晶体管342的漏极输出第一反相信号341。晶体管344的栅极接收第一信号311,晶体管344的漏极连接至晶体管342的漏极,晶体管344的源极连接至第一接地电压VSS1。
第一开关380的第一端连接至反相器340的输出端并且接收第一反相信号341。第二开关390的第一端接收第一信号311。第一开关380与第二开关390依据第二系统电压VDD2的准位而各自决定其第一端与第二端之间的连接状态。换句话说,当第二系统电压VDD2被启动时,则第一开关380与第二开关390均导通;反之,当第二系统电压VDD2被关闭时,则第一开关380与第二开关390均为截止。
在本实施例中,第一开关380包括N型晶体管381。晶体管381的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第一开关380的第一端与第二端。第二开关390包括N型晶体管391。晶体管391的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第二开关390的第一端与第二端。
电压转换电路350的第一输入端连接至第一开关380的第二端,电压转换电路350的第二输入端连接至第二开关390的第二端,电压转换电路350的输出端输出第二信号331。第一静电放电钳位电路360的第二连接端连接至第二接地电压VSS2,第一静电放电钳位电路360的第一连接端连接至电压转换电路350的第一输入端。第二静电放电钳位电路370的第二连接端连接至第二接地电压VSS2,第二静电放电钳位电路370的第一连接端连接至电压转换电路350的第一输入端。
在本实施例中,电压转换电路350例如包括P型晶体管T1、T3、N型晶体管T2以及T4。第一晶体管T1的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2。第二晶体管T2的栅极即为电压转换电路350的第一输入端。第二晶体管T2的第一源/漏极(以下例如称为漏极)连接晶体管T1的第二源/漏极(以下例如称为漏极)。晶体管T2的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。第三晶体管T3的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2,其第二源/漏极(以下例如称为漏极)连接晶体管T1的栅极,并且晶体管T3的栅极连接晶体管T1的漏极。第四晶体管T4的栅极即为电压转换电路350的第二输入端。晶体管T4的第一源/漏极(以下例如称为漏极)连接晶体管T3的漏极,晶体管T4的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。其中晶体管T4的漏极信号即为第二信号331。
在本实施例中,第一静电放电钳位电路360例如包括N型晶体管。其中N型晶体管的漏极连接至电压转换电路350的第一输入端,N型晶体管的栅极、源极以及基体皆连接至第二接地电压VSS2。或者,如熟习此艺者所知,第一静电放电钳位电路360亦可以二极管或其他方式实施,其结果均属本发明的范畴。图3B是依照本发明较佳实施例所绘示的另一种准位移位器静电放电防护电路图。请参照图3B,若是以二极管完成第一静电放电钳位电路360,则二极管的阴极连接至电压转换电路350的第一输入端,二极管的阳极连接至第二接地电压VSS2。在本实施例中,第二静电放电钳位电路370的实施比较第一静电放电钳位电路360,故不在此赘述。
因此,当静电放电事件发生在接地电压VSS2连接端时,若系统电压VDD1接地,则静电放电电流ESD将自接地电压线VSS2经由第一静电放电钳位电路360、晶体管342而流至系统电压线VDD1。或者,若接地电压线VSS1接地,则静电放电电流ESD将自接地电压线VSS2经由第一静电放电钳位电路360、晶体管344而流至接地电压线VSS1。因此即可避免烧毁准位移位电路320。另外,藉由第二系统电压VDD2的启动与否而控制开关380与390的启闭,因此可避免先启动的第一系统电压VDD1影响尚未启动的第二系统电压VDD2。
为能更完整说明本发明,以下再举一实施例。图4A是依照本发明再一较佳实施例所绘示的一种准位移位器静电放电防护电路图。请参照图4A,准位移位电路420接收集成电路中内部电路410所输出的第一信号411,并且依照第一信号411的准位输出具有相对应准位的第二信号431(由集成电路中内部电路430所接收)。其中,第一信号411操作于第一系统电压VDD1(在此假设为3.3伏特)与第一接地电压VSS1(在此假设为0伏特)之间,以及第二信号431操作于第二系统电压VDD2(在此假设为12伏特)与第二接地电压VSS2(在此假设为0伏特)之间。
在本实施例中,准位移位电路420例如包括反相器440、电压转换电路450、静电放电钳位电路460、第一开关480以及第二开关490。反相器440接收第一信号411并输出第一反相信号441。其中,第一反相信号441与第一信号411互为反相,并且操作在第一系统电压VDD1与第一接地电压VSS1之间。
第一开关480的第一端连接至反相器440的输出端并且接收第一反相信号441。第二开关490的第一端接收第一信号411。第一开关480与第二开关490依据第二系统电压VDD2的准位而各自决定其第一端与第二端之间的连接状态。换句话说,当第二系统电压VDD2被启动时,则第一开关480与第二开关490均导通;反之,当第二系统电压VDD2被关闭时,则第一开关480与第二开关490均为截止。
在本实施例中,第一开关480包括N型晶体管481。晶体管481的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第一开关480的第一端与第二端。第二开关490包括N型晶体管491。晶体管491的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第二开关490的第一端与第二端。
在此,电压转换电路450与反相器440例如分别与前述实施例中图2A的电压转换电路250与反相器240相同,故不再赘述。
静电放电钳位电路460的第一连接端连接至第二系统电压VDD2,第二连接端则连接至第一接地电压VSS1。在本实施例中,静电放电钳位电路460例如包括晶体管,其中晶体管的集极连接至第二系统电压VDD2,晶体管的基极以及射极连接至第一接地电压VSS1。或者,如熟习此艺者所知,静电放电钳位电路460亦可以二极管或其他方式实施,其结果均属本发明的范畴。图4B是依照本发明较佳实施例所绘示的另一种准位移位器静电放电防护电路图。请参照图4B,若是以二极管完成静电放电钳位电路460,则二极管的阳极连接至第一接地电压VSS1,而二极管的阴极则连接至第二系统电压VDD2。
因此,当静电放电事件发生在系统电压线VDD2连接端时,若接地电压线VSS1接地,则静电放电电流ESD将自系统电压线VDD2经由静电放电钳位电路460而流至接地电压线VSS1。因此即可避免烧毁准位移位电路420。另外,藉由第二系统电压VDD2的启动与否而控制开关480与490的启闭,因此可避免先启动的第一系统电压VDD1影响尚未启动的第二系统电压VDD2。
图5A是依照本发明更一较佳实施例所绘示的一种准位移位器静电放电防护电路图。请参照图5A,准位移位电路520接收集成电路中内部电路510所输出的第一信号511,并且依照第一信号511的准位输出具有相对应准位的第二信号531(由集成电路中内部电路530所接收)。其中,第一信号511操作于第一系统电压VDD1(在此假设为12伏特)与第一接地电压VSS1(在此假设为0伏特)之间,以及第二信号531操作于第二系统电压VDD2(在此假设为3.3伏特)与第二接地电压VSS2(在此假设为0伏特)之间。
在本实施例中,准位移位电路520例如包括反相器540、电压转换电路550、静电放电钳位电路560、静电放电钳位电路570、第一开关580以及第二开关590。反相器540接收第一信号511并输出第一反相信号541。其中,第一反相信号541与第一信号511互为反相,并且操作于第一系统电压VDD1与第一接地电压VSS1之间。在此,反相器540例如分别与前述实施例中反相器相同,故不再赘述。
第一开关580的第一端连接至反相器540的输出端并且接收第一反相信号541。第二开关590的第一端接收第一信号511。第一开关580与第二开关590依据第二系统电压VDD2的准位而各自决定其第一端与第二端之间的连接状态。换句话说,当第二系统电压VDD2被启动时,则第一开关580与第二开关590均导通;反之,当第二系统电压VDD2被关闭时,则第一开关580与第二开关590均为截止。
在本实施例中,第一开关580包括N型晶体管581。晶体管581的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第一开关580的第一端与第二端。第二开关590包括N型晶体管591。晶体管591的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第二开关590的第一端与第二端。
在本实施例中,电压转换电路550例如包括P型晶体管T1、T3以及N型晶体管T2、T4。晶体管T1的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2,栅极即为电压转换电路550的第一输入端。晶体管T2的第一源/漏极(以下例如称为漏极)连接晶体管T1的第二源/漏极(以下例如称为漏极),晶体管T2的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。晶体管T3的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2,其第二源/漏极(以下例如称为漏极)连接晶体管T2的栅极,而晶体管T3的栅极即为电压转换电路550的第二输入端。晶体管T4的栅极连接晶体管T1的漏极,晶体管T4的第一源/漏极(以下例如称为漏极)连接晶体管T 3的漏极,晶体管T4的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。其中,晶体管T4漏极的信号即为第二信号531。
静电放电钳位电路560的第一连接端连接至第二系统电压VDD2,第二连接端则连接至晶体管T1的栅极。在本实施例中,静电放电钳位电路560例如包括P型晶体管。其中P型晶体管的漏极连接至电压转换电路550的第一输入端(晶体管T1的栅极),P型晶体管的栅极、源极以及基体皆连接至第二系统电压VDD2。或者,如熟习此艺者所知,静电放电钳位电路560亦可以二极管或其他方式实施,其结果均属本发明的范畴。图5B是依照本发明较佳实施例所绘示的另一种准位移位器静电放电防护电路图。请参照图5B,若是以二极管完成静电放电钳位电路560,则二极管的阳极连接至电压转换电路550的第一输入端(晶体管T1的栅极),而二极管的阴极则连接至第二系统电压VDD2。
在本实施例中,第二静电放电钳位电路570的实施比较第一静电放电钳位电路560,故不在此赘述。
图6A是依照本发明另外一较佳实施例所绘示的一种准位移位器静电放电防护电路图。请参照图6A,准位移位电路620接收集成电路中内部电路610所输出的第一信号611,并且依照第一信号611的准位输出具有相对应准位的第二信号631(由集成电路中内部电路630所接收)。其中,第一信号611操作于第一系统电压VDD1(在此假设为12伏特)与第一接地电压VSS1(在此假设为0伏特)之间,以及第二信号631操作于第二系统电压VDD2(在此假设为3.3伏特)与第二接地电压VSS2(在此假设为0伏特)之间。
在本实施例中,准位移位电路620例如包括反相器640、电压转换电路650、静电放电钳位电路660、静电放电钳位电路670、第一开关680以及第二开关690。反相器640接收第一信号611并输出第一反相信号641。其中,第一反相信号641与第一信号611互为反相,并且操作于第一系统电压VDD1与第一接地电压VSS1之间。在此,反相器640例如分别与前述实施例中反相器相同,故不再赘述。
第一开关680的第一端连接至反相器640的输出端并且接收第一反相信号641。第二开关690的第一端接收第一信号611。第一开关680与第二开关690依据第二系统电压VDD2的准位而各自决定其第一端与第二端之间的连接状态。换句话说,当第二系统电压VDD2被启动时,则第一开关680与第二开关690均导通;反之,当第二系统电压VDD2被关闭时,则第一开关680与第二开关690均为截止。
在本实施例中,第一开关680包括N型晶体管681。晶体管681的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第一开关680的第一端与第二端。第二开关690包括N型晶体管691。晶体管691的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第二开关690的第一端与第二端。
在本实施例中,电压转换电路650例如包括P型晶体管T1、T4以及N型晶体管T2、T3、T5、T6。晶体管T1的栅极即为电压转换电路650的第一输入端,晶体管T1的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2。晶体管T2的栅极连接至晶体管T1的栅极,晶体管T2的第一源/漏极(以下例如称为漏极)连接晶体管T1的第二源/漏极(以下例如称为漏极)。晶体管T3的第一源/漏极(以下例如称为漏极)连接晶体管T2的第二源/漏极(以下例如称为源极),晶体管T3的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。晶体管T4的第一源/漏极(以下例如称为源极)连接第二系统电压VDD2,晶体管T4的第二源/漏极(以下例如称为漏极)连接晶体管T3的栅极,晶体管T4的栅极即为电压转换电路650的第二输入端。晶体管T5的栅极连接至晶体管T4的栅极,晶体管T5的第一源/漏极(以下例如称为漏极)连接晶体管T4的漏极。晶体管T6的栅极连接至晶体管T1的漏极,晶体管T6的第一源/漏极(以下例如称为漏极)连接晶体管T5的源极,晶体管T6的第二源/漏极(以下例如称为源极)连接第二接地电压VSS2。其中,晶体管T5的漏极信号即为第二信号631。
静电放电钳位电路660的第一连接端连接至第二系统电压VDD2,第二连接端则同时连接至晶体管T1与T2的栅极。在本实施例中,静电放电钳位电路660例如包括P型晶体管。其中P型晶体管的漏极连接至电压转换电路650的第一输入端(晶体管T1与T2的栅极),P型晶体管的栅极、源极以及基体皆连接至第二系统电压VDD2。或者,如熟习此艺者所知,静电放电钳位电路660亦可以二极管或其他方式实施,其结果均属本发明的范畴。图6B是依照本发明另外一较佳实施例所绘示的另一种准位移位器静电放电防护电路图。请参照图6B,若是以二极管完成静电放电钳位电路660,则二极管的阳极连接至电压转换电路650的第一输入端,而二极管的阴极则连接至第二系统电压VDD2。
在本实施例中,第二静电放电钳位电路670的实施比较第一静电放电钳位电路660,故不在此赘述。
图7A是依照本发明另外一较佳实施例所绘示的一种准位移位器静电放电防护电路图。请参照图7A,准位移位电路720接收集成电路中内部电路710所输出的第一信号711,并且依照第一信号711的准位输出具有相对应准位的第二信号731(由集成电路中内部电路730所接收)。其中,第一信号711操作于第一系统电压VDD1(在此假设为12伏特)与第一接地电压VSS1(在此假设为0伏特)之间,以及第二信号731操作于第二系统电压VDD2(在此假设为3.3伏特)与第二接地电压VSS2(在此假设为0伏特)之间。
在本实施例中,准位移位电路720例如包括反相器740、电压转换电路750、静电放电钳位电路760、静电放电钳位电路770、第一开关780以及第二开关790。反相器740接收第一信号711并输出第一反相信号741。其中,第一反相信号741与第一信号711互为反相,并且操作于第一系统电压VDD1与第一接地电压VSS1之间。在此,反相器740与电压转换电路750例如分别与前述实施例中反相器640与电压转换电路650相同,故不再赘述。
第一开关780的第一端连接至反相器740的输出端并且接收第一反相信号741。第二开关790的第一端接收第一信号711。第一开关780与第二开关790依据第二系统电压VDD2的准位而各自决定其第一端与第二端之间的连接状态。换句话说,当第二系统电压VDD2被启动时,则第一开关780与第二开关790均导通;反之,当第二系统电压VDD2被关闭时,则第一开关780与第二开关790均为截止。
在本实施例中,第一开关780包括N型晶体管781。晶体管781的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第一开关780的第一端与第二端。第二开关790包括N型晶体管791。晶体管791的栅极连接至第二系统电压VDD2,其第一连接端与第二连接端分别为第二开关790的第一端与第二端。
静电放电钳位电路760的第一连接端同时连接至晶体管T1与T2的栅极,第二连接端则连接至第二接地电压VSS2。在本实施例中,静电放电钳位电路760例如包括N型晶体管。其中N型晶体管的漏极连接至电压转换电路750的第一输入端(晶体管T1与T2的栅极),N型晶体管的栅极、源极以及基体皆连接至第二接地电压VSS2。或者,如熟习此艺者所知,静电放电钳位电路760亦可以二极管或其他方式实施,其结果均属本发明的范畴。图7B是依照本发明另外一较佳实施例所绘示的另一种准位移位器静电放电防护电路图。请参照图7B,若是以二极管完成静电放电钳位电路760,则二极管的阴极连接至电压转换电路750的第一输入端,而二极管的阳极则连接至第二接地电压VSS2。
在本实施例中,第二静电放电钳位电路770的实施比较第一静电放电钳位电路760,故不在此赘述。
特别强调,上述实施例中,图4A与图4B的电压转换电路450可以任何电压转换电路取代之,例如图2A的电压转换电路250、图5A的电压转换电路550、图6A的电压转换电路650以及其他电压转换电路等,其结果亦属本发明的范畴。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (27)
1、一种准位移位器静电放电防护电路,用以接收一第一信号并依照该第一信号的准位输出具有相对应准位的一第二信号,其中该第一信号操作于一第一系统电压与一第一接地电压之间,以及该第二信号操作于一第二系统电压与一第二接地电压之间,其特征在于该准位移位器静电放电防护电路包括:
一反相器,用以接收该第一信号并输出一第一反相信号,其中该第一反相信号与该第一信号互为反相且操作于该第一系统电压与该第一接地电压之间;
一第一开关,其第一端连接至该反相器的输出端以接收该第一反相信号,用以依据该第二系统电压的准位而决定其第一端与第二端之间的连接状态;
一第二开关,其第一端接收该第一信号,用以依据该第二系统电压的准位而决定其第一端与第二端之间的连接状态;
一电压转换电路,其第一输入端连接至该第一开关的第二端,该电压转换电路的第二输入端连接至该第二开关的第二端,该电压转换电路的输出端输出该第二信号;
一第一静电放电钳位电路,其第一连接端连接至该第二系统电压,其第二连接端连接至该电压转换电路的第一输入端;以及
一第二静电放电钳位电路,其第一连接端连接至该第二系统电压,其第二连接端连接至该电压转换电路的第二输入端。
2、根据权利要求1所述的准位移位器静电放电防护电路,其特征在于其中所述的第一开关包括一N型晶体管,该N型晶体管的栅极连接至该第二系统电压,该N型晶体管的第一连接端与第二连接端分别为该第一开关的第一端与第二端。
3、根据权利要求1所述的准位移位器静电放电防护电路,其特征在于其中所述的第一静电放电钳位电路包括一P型晶体管,其中该P型晶体管的漏极连接至该电压转换电路的第一输入端,该P型晶体管的栅极、源极以及基体皆连接至该第二系统电压。
4、根据权利要求1所述的准位移位器静电放电防护电路,其特征在于其中所述的第一静电放电钳位电路包括一二极管,其中该二极管的阳极连接至该电压转换电路的第一输入端,该二极管的阴极连接至该第二系统电压。
5、根据权利要求1所述的准位移位器静电放电防护电路,其特征在于其中所述的反相器包括:
一P型晶体管,其源极连接至该第一系统电压,其栅极接收该第一信号,其漏极输出该第一反相信号;以及
一N型晶体管,其栅极接收该第一信号,其漏极连接至该P型晶体管的漏极,该N型晶体管的源极连接至该第一接地电压。
6、根据权利要求1所述的准位移位器静电放电防护电路,其特征在于其中所述的电压转换电路包括:
一第一晶体管,其第一源/漏极连接该第二系统电压;
一第二晶体管,其栅极即为该电压转换电路的第一输入端,其第一源/漏极连接至该第一晶体管的第二源/漏极;
一第三晶体管,其栅极连接至该第二晶体管的栅极,该第三晶体管的第一源/漏极连接该第二晶体管的第二源/漏极,该第三晶体管的第二源/漏极连接该第二接地电压;
一第四晶体管,其第一源/漏极连接该第二系统电压,其栅极连接该第二晶体管的第二源/漏极;
一第五晶体管,其栅极即为该电压转换电路的第二输入端,其第一源/漏极连接该第四晶体管的第二源/漏极,该第五晶体管的第二源/漏极连接该第一晶体管的栅极;以及
一第六晶体管,其栅极连接该第五晶体管的栅极,该第六晶体管的第一源/漏极连接该第五晶体管的第二源/漏极,该第六晶体管的第二源/漏极连接该第二接地电压,其中该第六晶体管的第一源/漏极的信号即为该第二信号。
7、根据权利要求6所述的准位移位器静电放电防护电路,其特征在于其中所述的第一、第二、第四以及第五晶体管是P型晶体管,该第三以及第六晶体管是N型晶体管。
8、根据权利要求1所述的准位移位器静电放电防护电路,其特征在于其中所述的电压转换电路包括:
一第一晶体管,其第一源/漏极连接该第二系统电压,其栅极即为该电压转换电路的第一输入端;
一第二晶体管,其第一源/漏极连接该第一晶体管的第二源/漏极,该第二晶体管的第二源/漏极连接该第二接地电压;
一第三晶体管,其第一源/漏极连接该第二系统电压,其第二源/漏极连接该第二晶体管的栅极,该第三晶体管的栅极即为该电压转换电路的第二输入端;以及
一第四晶体管,其栅极连接该第一晶体管的第二源/漏极,该第四晶体管的第一源/漏极连接该第三晶体管的第二源/漏极,该第四晶体管的第二源/漏极连接该第二接地电压,其中该第四晶体管的第一源/漏极的信号即为该第二信号。
9、根据权利要求8所述的准位移位器静电放电防护电路,其特征在于其中所述的第一以及第三晶体管是P型晶体管,该第二以及第四晶体管是N型晶体管。
10、根据权利要求1所述的准位移位器静电放电防护电路,其特征在于其中所述的电压转换电路包括:
一第一晶体管,其栅极即为该电压转换电路的第一输入端,其第一源/漏极连接该第二系统电压;
一第二晶体管,其栅极连接至该第一晶体管的栅极,该第二晶体管的第一源/漏极连接该第一晶体管的第二源/漏极;
一第三晶体管,其第一源/漏极连接该第二晶体管的第二源/漏极,该第三晶体管的第二源/漏极连接该第二接地电压;
一第四晶体管,其第一源/漏极连接该第二系统电压,其第二源/漏极连接该第三晶体管的栅极,该第四晶体管的栅极即为该电压转换电路的第二输入端;
一第五晶体管,其栅极连接至该第四晶体管的栅极,该第五晶体管的第一源/漏极连接该第四晶体管的第二源/漏极;以及
一第六晶体管,其栅极连接至该第一晶体管的第二源/漏极,该第六晶体管的第一源/漏极连接该第五晶体管的第二源/漏极,该第六晶体管的第二源/漏极连接该第二接地电压,
其中该第五晶体管的第一源/漏极的信号即为该第二信号。
11、根据权利要求10所述的准位移位器静电放电防护电路,其特征在于其中所述的第一以及第四晶体管为P型晶体管,该第二、第三、第五以及第六晶体管为N型晶体管。
12、一种准位移位器静电放电防护电路,用以接收一第一信号并依照该第一信号的准位输出具有相对应准位的一第二信号,其中该第一信号操作于一第一系统电压与一第一接地电压之间,以及该第二信号操作于一第二系统电压与一第二接地电压之间,其特征在于其中该准位移位器静电放电防护电路包括:
一反相器,接收该第一信号并输出一第一反相信号,其中该第一反相信号与该第一信号互为反相且操作于该第一系统电压与该第一接地电压之间;
一第一开关,其第一端连接至该反相器的输出端以接收该第一反相信号,用以依据该第二系统电压的准位而决定其第一端与第二端之间的连接状态;
一第二开关,其第一端接收该第一信号,用以依据该第二系统电压的准位而决定其第一端与第二端之间的连接状态;
一电压转换电路,其第一输入端连接至该第一开关的第二端,其第二输入端连接至该第二开关的第二端,其输出端输出该第二信号;
一第一静电放电钳位电路,其第一连接端连接至该电压转换电路的第一输入端,其第二连接端连接至该第二接地电压;以及
一第二静电放电钳位电路,其第一连接端连接至该电压转换电路的第二输入端,其第二连接端连接至该第二接地电压。
13、根据权利要求12所述的准位移位器静电放电防护电路,其特征在于其中所述的第一开关包括一N型晶体管,该N型晶体管的栅极连接至该第二系统电压,该N型晶体管的第一连接端与第二连接端分别为该第一开关的第一端与第二端。
14、根据权利要求12所述的准位移位器静电放电防护电路,其特征在于其中所述的第一静电放电钳位电路包括一N型晶体管,该N型晶体管的漏极连接至该电压转换电路的第一输入端,该N型晶体管的栅极、源极以及基体皆连接至该第二接地电压。
15、根据权利要求12所述的准位移位器静电放电防护电路,其特征在于其中所述的第一静电放电钳位电路包括一二极管,该二极管的阴极连接至该电压转换电路的第一输入端,该二极管的阳极连接至该第二接地电压。
16、根据权利要求12所述的准位移位器静电放电防护电路,其特征在于其中所述的反相器包括:
一P型晶体管,其源极连接至该第一系统电压,其栅极接收该第一信号,其漏极输出该第一反相信号;以及
一N型晶体管,其栅极接收该第一信号,其漏极连接至该P型晶体管的漏极,该N型晶体管的源极连接至该第一接地电压。
17、根据权利要求12所述的准位移位器静电放电防护电路,其特征在于其中所述的电压转换电路包括:
一第一晶体管,其第一源/漏极连接该第二系统电压;
一第二晶体管,其栅极即为该电压转换电路的第一输入端,其第一源/漏极连接该第一晶体管的第二源/漏极,该第二晶体管的第二源/漏极连接该第二接地电压;
一第三晶体管,其第一源/漏极连接该第二系统电压,其第二源/漏极连接该第一晶体管的栅极,该第三晶体管的栅极连接该第一晶体管的第二源/漏极;以及
一第四晶体管,其栅极即为该电压转换电路的第二输入端,其第一源/漏极连接该第三晶体管的第二源/漏极,该第四晶体管的第二源/漏极连接该第二接地电压,其中该第四晶体管的第一源/漏极的信号即为该第二信号。
18、根据权利要求17所述的准位移位器静电放电防护电路,其特征在于其中所述的第一晶体管以及该第三晶体管是P型晶体管,该第二晶体管以及该第四晶体管是N型晶体管。
19、根据权利要求12所述的准位移位器静电放电防护电路,其特征在于其中所述的电压转换电路包括:
一第一晶体管,其栅极即为该电压转换电路的第一输入端,其第一源/漏极连接该第二系统电压;
一第二晶体管,其栅极连接至该第一晶体管的栅极,该第二晶体管的第一源/漏极连接该第一晶体管的第二源/漏极;
一第三晶体管,其第一源/漏极连接该第二晶体管的第二源/漏极,该第三晶体管的第二源/漏极连接该第二接地电压;
一第四晶体管,其第一源/漏极连接该第二系统电压,其第二源/漏极连接该第三晶体管的栅极,该第四晶体管的栅极即为该电压转换电路的第二输入端;
一第五晶体管,其栅极连接至该第四晶体管的栅极,该第五晶体管的第一源/漏极连接该第四晶体管的第二源/漏极;以及
一第六晶体管,其栅极连接至该第一晶体管的第二源/漏极,该第六晶体管的第一源/漏极连接该第五晶体管的第二源/漏极,该第六晶体管的第二源/漏极连接该第二接地电压,
其中该第五晶体管的第一源/漏极的信号即为该第二信号。
20、根据权利要求19所述的准位移位器静电放电防护电路,其特征在于其中所述的第一以及第四晶体管是P型晶体管,该第二、第三、第五以及第六晶体管是N型晶体管。
21、一种准位移位器静电放电防护电路,用以接收一第一信号并依照该第一信号的准位输出具有相对应准位的一第二信号,其中该第一信号操作于一第一系统电压与一第一接地电压之间,以及该第二信号操作于一第二系统电压与一第二接地电压之间,其特征在于其中该准位移位器静电放电防护电路包括:
一反相器,接收该第一信号并输出一第一反相信号,其中该第一反相信号与该第一信号互为反相且操作于该第一系统电压与该第一接地电压之间;
一第一开关,其第一端连接至该反相器的输出端以接收该第一反相信号,用以依据该第二系统电压的准位而决定其第一端与第二端之间的连接状态;
一第二开关,其第一端接收该第一信号,用以依据该第二系统电压的准位而决定其第一端与第二端之间的连接状态;
一电压转换电路,其第一输入端连接至该第一开关的第二端,其第二输入端连接至该第二开关的第二端,该电压转换电路的输出端输出该第二信号;以及
一静电放电钳位电路,其第一连接端连接至该第二系统电压,其第二连接端连接至该第一接地电压。
22、根据权利要求21所述的准位移位器静电放电防护电路,其特征在于其中所述的第一开关包括一N型晶体管,该N型晶体管的栅极连接至该第二系统电压,该N型晶体管的第一连接端与第二连接端分别为该第一开关的第一端与第二端。
23、根据权利要求21所述的准位移位器静电放电防护电路,其特征在于其中所述的静电放电钳位电路包括一晶体管,其中该晶体管的集极连接至该第二系统电压,该晶体管的基极以及射极连接至该第一接地电压。
24、根据权利要求21所述的准位移位器静电放电防护电路,其特征在于其中所述的静电放电钳位电路包括一二极管,其中该二极管的阳极连接至该第一接地电压,该二极管的阴极连接至该第二系统电压。
25、根据权利要求21所述的准位移位器静电放电防护电路,其特征在于其中所述的反相器包括:
一P型晶体管,其源极连接至该第一系统电压,其栅极接收该第一信号,其漏极输出该第一反相信号;以及
一N型晶体管,其栅极接收该第一信号,其漏极连接至该P型晶体管的漏极,该N型晶体管的源极连接至该第一接地电压。
26、根据权利要求21所述的准位移位器静电放电防护电路,其特征在于其中所述的电压转换电路包括:
一第一晶体管,其第一源/漏极连接该第二系统电压;
一第二晶体管,其栅极即为该电压转换电路的第一输入端,其第一源/漏极连接该第一晶体管的第二源/漏极;
一第三晶体管,其栅极连接该第二晶体管的栅极,该第三晶体管的第一源/漏极连接该第二晶体管的第二源/漏极,该第三晶体管的第二源/漏极连接该第二接地电压;
一第四晶体管,其第一源/漏极连接该第二系统电压,其栅极连接该第二晶体管的第二源/漏极;
一第五晶体管,其栅极即为该电压转换电路的第二输入端,其第一源/漏极连接该第四晶体管的第二源/漏极,该第五晶体管的第二源/漏极连接该第一晶体管的栅极;以及
一第六晶体管,其栅极接该第五晶体管的栅极,该第六晶体管的第一源/漏极连接该第五晶体管的第二源/漏极,该第六晶体管的第二源/漏极连接该第二接地电压,其中该第六晶体管的第一源/漏极的信号即为该第二信号。
27、根据权利要求26所述的准位移位器静电放电防护电路,其特征在于其中所述的第一、第二、第四以及第五晶体管是P型晶体管,该第三以及第六晶体管是N型晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100935113A CN100442510C (zh) | 2005-08-26 | 2005-08-26 | 考量电源启动顺序的准位移位器静电放电防护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100935113A CN100442510C (zh) | 2005-08-26 | 2005-08-26 | 考量电源启动顺序的准位移位器静电放电防护电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1921113A CN1921113A (zh) | 2007-02-28 |
CN100442510C true CN100442510C (zh) | 2008-12-10 |
Family
ID=37778772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100935113A Expired - Fee Related CN100442510C (zh) | 2005-08-26 | 2005-08-26 | 考量电源启动顺序的准位移位器静电放电防护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100442510C (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1221206A (zh) * | 1997-12-26 | 1999-06-30 | 株式会社日立制作所 | 电平转换电路和运用电平转换电路的半导体集成电路器件 |
US6011681A (en) * | 1998-08-26 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Whole-chip ESD protection for CMOS ICs using bi-directional SCRs |
US6140682A (en) * | 1999-07-09 | 2000-10-31 | Macronix International Co., Ltd. | Self protected stacked NMOS with non-silicided region to protect mixed-voltage I/O pad from ESD damage |
CN1381885A (zh) * | 2001-04-13 | 2002-11-27 | 华邦电子股份有限公司 | 可容许高电压的输出/输入端口及静电放电保护电路 |
US6515839B1 (en) * | 1993-09-29 | 2003-02-04 | Hoang P. Nguyen | Electronic discharge protection system for mixed voltage application specific circuit design |
CN1426601A (zh) * | 2000-04-10 | 2003-06-25 | 摩托罗拉公司 | 静电放电(esd)保护电路 |
US6608744B1 (en) * | 1999-11-02 | 2003-08-19 | Oki Electric Industry Co., Ltd. | SOI CMOS input protection circuit with open-drain configuration |
US6803632B2 (en) * | 2003-01-15 | 2004-10-12 | Oki Electric Industry Co., Ltd. | Semiconductor circuit having an input protection circuit |
-
2005
- 2005-08-26 CN CNB2005100935113A patent/CN100442510C/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6515839B1 (en) * | 1993-09-29 | 2003-02-04 | Hoang P. Nguyen | Electronic discharge protection system for mixed voltage application specific circuit design |
CN1221206A (zh) * | 1997-12-26 | 1999-06-30 | 株式会社日立制作所 | 电平转换电路和运用电平转换电路的半导体集成电路器件 |
US6011681A (en) * | 1998-08-26 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Whole-chip ESD protection for CMOS ICs using bi-directional SCRs |
US6140682A (en) * | 1999-07-09 | 2000-10-31 | Macronix International Co., Ltd. | Self protected stacked NMOS with non-silicided region to protect mixed-voltage I/O pad from ESD damage |
US6608744B1 (en) * | 1999-11-02 | 2003-08-19 | Oki Electric Industry Co., Ltd. | SOI CMOS input protection circuit with open-drain configuration |
CN1426601A (zh) * | 2000-04-10 | 2003-06-25 | 摩托罗拉公司 | 静电放电(esd)保护电路 |
CN1381885A (zh) * | 2001-04-13 | 2002-11-27 | 华邦电子股份有限公司 | 可容许高电压的输出/输入端口及静电放电保护电路 |
US6803632B2 (en) * | 2003-01-15 | 2004-10-12 | Oki Electric Industry Co., Ltd. | Semiconductor circuit having an input protection circuit |
Also Published As
Publication number | Publication date |
---|---|
CN1921113A (zh) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8319476B2 (en) | Battery state monitoring circuit and battery device | |
CN101673961A (zh) | 充电控制用半导体集成电路 | |
CN101373199A (zh) | 形成esd检测器的方法及其结构 | |
US7616051B2 (en) | Integrated circuit, electronic device and integrated circuit control method | |
CN102346529B (zh) | 电源控制电路 | |
CN106602532A (zh) | 限流电路及其驱动方法、pmic保护系统和显示装置保护系统 | |
CN210838938U (zh) | 高压集成芯片、智能功率模块及空调器 | |
CN100442510C (zh) | 考量电源启动顺序的准位移位器静电放电防护电路 | |
CN218678533U (zh) | 电源自动切换电路、供电系统、芯片以及电子设备 | |
US9306244B2 (en) | Bidirectional interface circuit and battery management system including the same | |
US20090213511A1 (en) | Battery protection circuit and battery device | |
CN207234379U (zh) | 一种充电机可控外供电短路保护电路 | |
CN101697412B (zh) | 具有电子过压防护能力的静电放电保护电路 | |
CN112615419B (zh) | 双电源自动切换电路 | |
CN107294362B (zh) | 智能功率模块 | |
CN214412327U (zh) | 一种多路放电回路的通断控制电路以及储能设备 | |
CN203086436U (zh) | 集成电路 | |
CN203205856U (zh) | 静电保护电路及其电池保护电路 | |
CN202197099U (zh) | 一种锂电池充电保护芯片 | |
CN114080724B (zh) | 包括多个电流路径的电池组 | |
CN116612804B (zh) | 一种芯片崩边检测电路及存储芯片 | |
CN103023005A (zh) | 静电保护电路及其电池保护电路 | |
CN110690692A (zh) | 高压集成芯片、智能功率模块及空调器 | |
JP2002359932A (ja) | 蓄電素子の電流遮断回路及び蓄電素子の電圧検出回路並びに異常検出回路 | |
US10879886B1 (en) | Switch circuit suppressing damage to the switch circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081210 Termination date: 20180826 |
|
CF01 | Termination of patent right due to non-payment of annual fee |