DE102015120692B3 - Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen - Google Patents

Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen Download PDF

Info

Publication number
DE102015120692B3
DE102015120692B3 DE102015120692.7A DE102015120692A DE102015120692B3 DE 102015120692 B3 DE102015120692 B3 DE 102015120692B3 DE 102015120692 A DE102015120692 A DE 102015120692A DE 102015120692 B3 DE102015120692 B3 DE 102015120692B3
Authority
DE
Germany
Prior art keywords
protection
supply voltage
common
bus
vbat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120692.7A
Other languages
English (en)
Inventor
Stephan Fischer
Christian Schmitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Priority to DE102015120692.7A priority Critical patent/DE102015120692B3/de
Application granted granted Critical
Publication of DE102015120692B3 publication Critical patent/DE102015120692B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1037—II-VI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit Schutzstrukturen mit mindestens einem Ausgangstreiber (DR31, DR32) je Ausgang (A31, A32). Dabei weist jeder dieser mindestens zwei Ausgangstreiber (DR31, DR32) einen unterer Arbeitswiderstand (R31b, R32b) und einen oberen P-Kanal-MOS-Transistor (T1a, T2a) auf. Kennzeichnend ist, dass die Vorrichtung einen gemeinsamen Schutzbus (SB) aufweist, der den mindestens zwei Ausgangstreibern (DR31, DR32) gemeinsam ist. Eine zweite Schutzdiode (D32), leitet Überspannungen auf der negativen Versorgungsspannung auf den Schutzbus (PB) um. Das jeweilige Substrat der jeweiligen oberen P-Kanal-MOS-Transistoren (T31a, T32a) ist ebenfalls mit dem gemeinsamen Schutz-Bus (PB) verbunden. Eine dritte Schutzdiode (D33) leitet Überspannungen auf der positiven Versorgungsspannung auf den Schutzbus (PB) um. Der Schutzbus (PB) ist mit einer Energiesenke verbunden.

Description

  • Einleitung
  • Der Schutz integrierter Schaltungen vor den Einwirkungen elektrostatischer Entladungen ist eine seit langem bekannte Anforderung an integrierte Halbleiterschaltungen.
  • In der Automobilindustrie wird es zunehmend üblich, neben der Robustheit gegenüber direkten Einwirkungen durch elektrostatische Entladungen, im Folgenden ESD-Ereignisse genannt, während der Handhabung der Bauteile durch Menschen und Maschinen in der Produktion eine größere Robustheit gegenüber von außen auf das spätere System einwirkende ESD-Ereignisse aufzuweisen. Solch ein ESD-Schutz auf System Ebene, im Folgenden System-ESD-Schutz genannt, erfordert eine Robustheit gegenüber erheblich höheren Spannungen, Strömen und Energien solcher ESD-Ereignisse. Insbesondere bei der direkten Anbindung von Daten- und Signalbussen an die integrierten Schaltungen sind solche wesentlich erhöhten ESD-Anforderungen relevant.
  • Hintergrund eines insbesondere im automobilen Markt beobachteten Bedürfnisses zur Integration des System-ESD-Schutzes in den integrierten Schaltkreis ist das Bedürfnis des Marktes die Kosten für die erforderlichen ESD-Schutzdioden zu sparen. Hierbei ist im Stand der Technik für jede zu schützende Leitung eine ESD-Schutzdiode, die typischerweise extern vom integrierten Schaltkreis auf der gedruckten Schaltung auf System-Ebene platziert wird, notwendig.
  • Diese Integration des System-ESD-Schutzes auf Ebene der gedruckten Schaltung hat zur Folge, dass diese erhöhten Energien in den betroffenen integrierten Schaltkreisen, beispielsweise in betroffenen Bus-Transceivern, ohne eine Beschädigung oder sonstige Veränderung des Schaltkreises abgeleitet werden müssen. Die zugehörigen Energien müssen an geeigneter Stelle abgeleitet und absorbiert werden.
  • Bei einer Integration des ESD-Schutzes in den IC erhält im Stand der Technik jeder zu schützende Anschluss des integrierten Schaltkreises eine ESD-Schutzstruktur. Typischerweise sind die ESD-Schutzstrukturen schon Teil der von den Halbleiter-Foundries erhältlichen CAD-Bibliotheken.
  • Um den Schaltkreis nicht zu beschädigen, dürfen im Falle eines ESD-Ereignisses in den ESD-Schutzstrukturen des integrierten Schaltkreises bestimmte Energie- und Stromdichten sowie Feldstärken und damit Spannungswerte nicht überschritten werden. Dies hat zur Folge, dass die Struktur zum ESD-Schutz des jeweiligen Anschlusses auf dem betreffenden integrierten Schaltkreis größer ausgeführt werden muss, wenn den steigenden Anforderungen Rechnung getragen werden muss, was den Kostenpunkt des Schaltkreises signifikant erhöht.
  • Stand der Technik
  • Aus der US 6 385 021 B1 ist ein ESD-Schutz mittels eines ESD-Busses für die Ein-Ausgangsschaltkreise eines integrierten Schaltkreises bekannt. Um die besagte Vergrößerung der ESD-Schutzstrukturen zu verhindern, werden zusätzliche Schutzstrukturen der Ein-Ausgangsschaltkreise, die den ESD-Schutzbus mit der negativen Versorgungsspannung verbinden können, durch ein gemeinsames Trigger-Signal von einem gemeinsamen Energiespeicher aus synchronisiert. Der dort offenbarte Schutzbus ist aber nur für ESD-Ereignisse geeignet, bei denen die ESD-Spannung an den Ein- und Ausgängen über der Versorgungsspannung liegt. Die PMOS-Treiber der IO Strukturen der US 6 385 021 B1 hängen mit ihrer Source am ”ESD BUS”. Damit werden alle eingeschalteten Ein-Ausgangsschaltungen im Betrieb mit auf die Spannungs-Höhe am ESD-Bus mitgezogen, was zu Störungen führen kann. Die gattungsgemäße US 6 385 021 B1 bildet somit den Oberbegriff des Anspruchs 1.
  • Aus der US 2007/0 091 522 A1  ist die Verwendung eines gemeinsamen ESD-Busses  für mehrere Ausgangstreiberzellen bekannt. Die 2 der US 2007/0 091 522 A1  zeigt ESD-Busse, die durch antiparallele Dioden gegen verschiedene Versorgungsspannungsleitungen (englisch Rails und Bezugszeichen VDDx und VSSx in der US 2007/0 091 522 A1 ) auf einem definierten Potenzial gehalten werden.  Auch hier würde eine positive Belastung eines Eingangs eine andere Versorgung mit einem konstanten Spannungsabstand von 2 Diodendurchflussspannungen zum höheren Potenzial hin nach oben mitziehen. Die ESD-Belastung würde also auf andere Ein- und Ausgänge durchschlagen.
  • Aus der Druckschrift CN 2 01 364 900 Y ist die Verwendung eines gemeinsamen ESD-Busses für mehrere Ausgangstreiberzellen bekannt, wobei ein dynamischer Energiespeicher zur Aufnahme von Belastungsenergie verwendet wird. Hier gilt das zu US 2007/0 091 522 A1 bereits geschriebene analog. 
  • Aus der Druckschrift US 2005/0 174 707 A1 ist eine Schaltung mit Ausgangstreibern bekannt, bei der ein ESD-Bus ausgebildet ist und eine interen Spannungsversorgung über eine Diode vorliegt, welche von der exterenen Versorgungsspannung über eine Diode getrennt ist.
  • Allen diesen Schriften ist gemeinsam, dass das Substrat der P-MOS-Transistoren mit an dem ESD Bus oder im Falle der US 2005/0 174 707 A1 mit der Versorgungsspannung (Bezugszeichen VDD der US 2005/0 174 707 A1 ) verbunden ist. Dies hat zur Folge, dass bei einer Störung an einem Treiber, alle Treiber mit eingeschaltetem P-MOS-Transistor, die mit dem besagten ESD-Bus oder der Versorgungsspannung verbunden sind, die Störung weitergeben.
  • Aufgabe der Erfindung
  • Die Aufgabe der Erfindung ist es, eine technische Lösung für den ESD-Schutz gegen System-ESD-Ereignisse anzugeben, bei der mehr als zwei nach außen führenden Leitungen des Gesamtsystems preiswerter geschützt werden können als mit einer Lösung mit vergrößerten monolithisch integrierten ESD-Strukturen per Leitung auf der integrierten Schaltung auf der einen Seite als erste Standardlösung oder mittels zusätzlichen disktreten ESD-Schutzelementen, also beispielsweise ESD-Schutzdioden, auf der andren Seite als zweite Standardlösung.
  • Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 gelöst.
  • Beschreibung der Erfindung
  • Bei der Erarbeitung der Erfindung wurde erkannt, dass es sinnvoll ist, statt wie im Stand der Technik das Vorliegen eines ESD-Ereignisses an einem Anschluss mit einem elektrischen Bauelement zu erkennen und die auftretende Energie des ESD-Ereignisses in dem betreffenden Bauelement abzuleiten und gleichzeitig abzubauen, es vorteilhaft im Hinblick auf die Wirtschaftlichkeit ist, die Erkennung des ESD-Ereignisses, die Ableitung der ESD-Energie des ESD-Ereignisses und die Vernichtung der zerstörerischen Energie funktional und lokal zu trennen.
  • Dies hat den Vorteil, dass jede dieser Funktionen durch eine darauf optimierte Teilvorrichtung des integrierten Schaltkreises bzw. des Gesamt-systems, das gegen System-ESD-Ereignisse geschützt werden soll, optimiert werden kann. Der dadurch erzielbare Gesamtkostenpunkt liegt, je nach Halbleitertechnologie unterhalb der beiden zuvor geschilderten Alternativen.
  • Betrachtet man nun die erste Funktion „Feststellung eines ESD-Ereignisses”, so erkennt man, dass für eine solche Feststellung eine mehr oder weniger konventionelle ESD-Schutzschaltung bereits ohne Flächenvergrößerung ausreicht. Diese wird typischerweise durch Schutzdioden oder parasitäre Dioden von Transistoren realisiert. Im Folgenden wird die Teilvorrichtung mit dieser Funktion als Detektionsvorrichtung bezeichnet.
  • Im Gegensatz zum Stand der Technik wird die Funktion „Ableitung der Energie des ESD-Ereignisses” nun jedoch nicht durch die Detektionsvorrichtung vorgenommen, sondern durch einen speziellen Schutzbus, dessen einzige Funktion es ist, die ESD-Energien von ESD-Ereignissen von mehreren Detektionsvorrichtungen aufzunehmen und an eine vorbestimmte Energiesenke zu leiten. Es ist daher das wesentliche Charakteristikum einer Vorrichtung, dass sie zumindest einen Schutzbus aufweist, an dem mindestens zwei Detektionsvorrichtungen angeschlossen sind, die im Falle eines ESD-Ereignisses an dem von der jeweiligen Detektionsvorrichtung zu schützenden Anschluss die damit verbundene eingespeiste ESD-Energie an den Schutzbus leiten. Es versteht sich von selbst, dass die Detektionsvorrichtung in dem Fall eines solchen ESD-Ereignisses an dem zu schützenden Anschluss die elektrische Verbindung zum inneren der integrierten Schaltung unterbrechen sollte, um eine Propagation des ESD-Ereignisses und damit der ESD-Energie in die integrierte Schaltung hinein zu verhindern.
  • Wenn die Verbindung zwischen Schutzbus und zu schützendem Anschluss im Falle eines ESD-Ereignisses niederohmig genug ausgeführt wird, so fällt in der Detektionsvorrichtung keine Verlustleistung an. Somit kann sie klein ausgeführt werden. Diese Verringerung der benutzten Halbleiterfläche wäre aber nicht möglich, wenn die ESD-Energie in der Detektionsvorrichtung vernichtet werden sollte.
  • Die auf diese Weise abgeleitete ESD-Energie des ESD-Ereignisses muss dann aber immer noch an geeigneter Stelle in einer Energiesenke kontrolliert vernichtet werden.
  • Es hat sich bei der Ausarbeitung der Erfindung gezeigt, dass es kostenoptimal ist, vorzugsweise nur eine Energiesenke pro integrierten Schaltkreis zu verwenden. Besonders vorteilhaft ist es, wenn diese extern vom integrierten Schaltkreis angeordnet wird. Hierbei bedeutet extern, dass die Energiesenke nicht auf dem gleichen Halbleitersubstrat oder besser noch außerhalb des Gehäuses der integrierten Schaltung angeordnet wird. Dies hat den Vorteil, dass zwischen Energiesenke und integriertem Schaltkreis keine oder nur eine wesentlich abgeschwächte thermische Verbindung besteht.
  • Es ist denkbar, dass der dynamische Energiespeicher auf dem Substrat der Halbleiterschaltung untergebracht wird und durch eine thermische Barriere von der restlichen integrierten Schaltung getrennt ist, die eine um mindestens 1%, besser mehr als 2%, besser mehr als 5%, besser mehr als 10%, besser mehr als 20%, besser mehr als 50% herabgesetzte spezifische thermische Materialeitfähigkeit gegenüber dem Substratmaterial der integrierten Schaltung auf dem zumindest einer der Transistoren besitzt.
  • Daher kann in dem Fall diese Energiesenke so ausgeführt werden, dass sie bei erheblich höheren Temperaturen noch den Zweck der Funktion einer Energiesenke erfüllen kann. Hierfür kommen vorzugsweise Widerstände, Dioden und Kapazitäten und Verschaltungen derselben in Frage.
  • Die Erfindung weist somit vorzugsweise einen erhöhten thermischen Widerstand zwischen der Energiesenke und dem integrierten Schaltkreis auf. Natürlich ist es auch denkbar, diesen erhöhten thermischen Widerstand beispielsweise durch einen mit DRIE in das Halbleitersubstrat geätzten Graben oder ähnliche MEMS Strukturen mit erhöhtem thermischem Widerstand auf dem Halbleitersubstrat herzustellen. Im einfachsten Fall kann dies ein größerer Abstand zum Rest der Strukturen auf dem IC sein. Es hat sich aber gezeigt, dass diese Variante der Erfindung typischerweise keinen Kostenvorteil mehr bietet.
  • In einer weiteren Variante der Erfindung weist die Vorrichtung einen bipolaren Stressbus auf. Das bedeutet, dass die Energiesenke über zwei Leitungen, eine Leitung für ESD-Ereignisse mit einer positiven Überspannung und eine Leitung für ESD-Ereignisse mit einer negativen Unterspannung, angeschlossen wird. Die Detektionsvorrichtung, deren zu überwachender Anschluss von einem ESD-Ereignis betroffen ist, stellt dann nicht nur das Vorliegen eines solchen Ereignisses fest, sondern auch dessen Polarität. Je nach Polarität des ESD-Ereignisses leitet die Detektionsvorrichtung die ESD-Energie des ESD-Ereignisses an dem betreffenden, durch diese Detektionsvorrichtung zu schützenden Anschluss auf den positiven oder negativen Schutzbus. Der jeweils andere Schutzbus und der Rest der integrierten Schaltung werden von dem betroffenen Anschluss abgekoppelt oder besser noch ganz getrennt. Zumindest findet eine ausreichende Dämpfung der Restkopplung statt. Im Normalbetrieb sind die Schutzbusse vom betroffenen Anschluss und vom Rest der integrierten Schaltung abgekoppelt, während der Rest der integrierten Schaltung in diesem Normalbetreib mit dem betreffenden Anschluss verbunden ist.
  • Ein Beispiel der Erfindung ist in der beigefügten 6 dargelegt. Die anderen Figuren dienen der Erläuterung der Gesamtzusammenhänge.
  • Fig. 1
  • Die 1 zeigt ein erstes, hier nicht beanspruchtes Beispiel der Vorrichtung. Es handelt sich um Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit Schutzstrukturen. Sie verfügt über einen ersten Ausgangstreiber (DR1) mit einem ersten Ausgang (A1) und einen zweiten Ausgangstreiber (DR2) mit einem zugeordneten zweiten Ausgang (A2).
  • Eine erste Schutzdiode (D1) ist mit ihrer Kathode mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden. Sie schaltet dann durch, wenn ein negatives ESD-Ereignis auf der Bezugsmasse (GND) zu einer Spannungsabsenkung unter das Potenzial eines ersten Schutzbusses (PB1) führt. Daher ist sie mit ihrer Anode mit diesem ersten gemeinsamen Schutzbus (PB1) verbunden. Im Normalbetrieb ist diese erste Schutzdiode (D1) gesperrt.
  • Dem Fachmann ist dabei offensichtlich, dass diese erste gemeinsame Schutzdiode (D1) wie auch alle folgenden Dioden und Schutzdioden auch als Diode verschaltete  Transistorschaltung ausgeführt sein können und/oder aus mehreren Dioden und/oder Schaltungen mit ähnlichen Eigenschaften bestehen können.
  • Eine zweite Schutzdiode (D2) ist mit ihrer Kathode mit einer gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden. Mit ihrer Anode ist sie mit dem ersten gemeinsamen Schutzbus (PB1) verbunden. Diese zweite Schutzdiode (D2) schaltet immer dann durch und verbindet den ersten Schutzbus (PB1) mit der internen positiven Versorgungsspannung (VBAT'), wenn das Potenzial dieser internen positiven Versorgungsspannung (VBAT'), aus welchen Gründen auch immer, kleiner als das Potenzial des ersten Schutzbusses (PB1) ist. Im Normalbetrieb ist diese zweite Schutzdiode (D2) gesperrt.
  • Eine dritte Schutzdiode (D3) ist mit ihrer Anode mit einer positiven Versorgungsspannung (VBAT) verbunden. Gleichzeitig ist sie mit ihrer Kathode mit der internen positiven Versorgungsspannung (VBAT') verbunden. Diese dritte Schutzdiode (D3) sperrt immer dann und trennt die positiven Versorgungsspannung (VBAT) von der internen positiven Versorgungsspannung (VBAT'), wenn das Potenzial dieser internen positiven Versorgungsspannung (VBAT'), aus welchen Gründen auch immer, höher als das Potenzial der positiven Versorgungsspannung (VBAT) ist. Im Normalbetrieb ist diese dritte Schutzdiode (D2) leitend.
  • Eine vierte Schutzdiode (D4) ist mit ihrer Kathode mit einem zweiten Schutzbus (PB2) und mit ihrer Anode mit der positiven Versorgungsspannung (VBAT) verbunden. Diese vierte Schutzdiode (D4) verbindet den zweiten Schutzbus (PB2) mit der positiven Versorgungsspannung (VBAT), wenn das Potenzial der positiven Versorgungsspannung niedriger ist als das Potenzial des zweiten Schutzbusses (PB2). Im Normalbetrieb ist diese vierte Schutzdiode (D4) gesperrt.
  • Eine elfte Schutzdiode (D11) ist mit ihrer Kathode mit der positiven Versorgungsspannung (VBAT) und mit ihrer Anode mit dem ersten Schutzbus (PB1) verbunden. Diese elfte Schutzdiode (D11) verbindet den ersten Schutzbus (PB1) mit der positiven Versorgungsspannung (VBAT), wenn das Potenzial der positiven Versorgungsspannung niedriger ist als das Potenzial des ersten Schutzbusses (PB1). Im Normalbetrieb ist diese elfte Schutzdiode (D11) gesperrt.
  • Die zweite, dritte, vierte und elfte Schutzdiode (D2, D3, D4, D11) bilden somit eine erste Detektionsvorrichtung (SSV) für den Anschluss der positiven Versorgungsspannung (VBAT), die den externen Anschluss der positiven Versorgungsspannung (VBAT) je nach Polarität eines ESD-Ereignisses auf der positiven Versorgungsspannung (VBAT) mit
    • • dem ersten Schutzbus (PB1) mittels der elften Schutzdiode (D11) oder
    • • dem zweiten Schutzbus (PB2) mittels der vierten Schutzdiode (D4) verbindet und
    • • ggf. die interne Versorgungspannung (VBAT') mittels der dritten Schutzdiode (D3) abtrennt und
    • • ggf. die interne Versorgungsspannung (VBAT') mittels der zweiten Schutzdiode (D2) mit dem ersten Stressbus (PB1) verbindet.
  • Auf der Masse-Seite (GND) wird in diesem Beispiel nicht zwischen einer internen und einer externen Masse unterschieden. Dies wäre aber ggf. in analoger Weise auch möglich.
  • Jeder Ausgangstreiber (DR1, DR2) der Mehrfachausgangstreiberschaltung verfügt nun über eigene Detektionsvorrichtungen  (SS1; SS2a, SS2b). 
  • In diesem Beispiel handelt es sich jeweils um eine Push-Pull-Endstufe mit einem High-Side-Transistor (T1a, T2a) und jeweils einem zugeordneten Low-Side-Transistor (T1b, T2b). Der jeweilige High-Side-Transistor (T1a, T2a) ist typischerweise in P-Kanal-MOS-Transistor. Der jeweilige Low-Side-Transistor (T1b, T2b) ist typischerweise ein N-Kanal-MOS-Transistor.
  • Eine fünfte Schutzdiode (D5) ist mit ihrer Anode mit der internen positiven Versorgungsspannung (VBAT') verbunden und mit ihrer Kathode mit den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a) verbunden.
  • Diese fünfte Schutzdiode (D5) sperrt, wenn das Source-Potenzial der oberen P-Kanal-MOS-Transistoren (T1a, T2a) höher liegt, als das Potenzial der internen Versorgungsspannung (VBAT'). Im Normalbetrieb verbindet die fünfte Schutzdiode (D5) die interne Versorgungsspannung (VBAT') mit den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a).
  • Eine siebte Schutzdiode (D7) ist mit ihrer Kathode mit dem zweiten Schutzbus (PB2) verbunden und mit ihrer Anode mit den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a) verbunden.
  • Diese siebte Schutzdiode (D7) verbindet den zweiten Schutzbus (PB2) mit den Source-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a), wenn das Source-Potenzial der oberen P-Kanal-MOS-Transistoren (T1a, T2a) höher liegt, als das Potenzial des zweiten Schutzbusses (PB2). Im Normalbetrieb trennt die siebte Schutzdiode (D7) den zweiten Schutzbus (PB2) von den den Source-Anschlüssen der oberen P-Kanal-MOS-Transistoren (T1a, T2a).
  • Der obere P-Kanal-Transistor (T1a, T2a) verfügt in diesem Beispiel jeweils über eine parasitäre Substrat-Diode, die den jeweiligen Ausgang (A1, A2), der mit dem jeweiligen Drain-Anschluss des oberen P-Kanal-Transistors verbunden ist, dann mit seinem Source-Anschluss verbindet, wenn das Potenzial des jeweiligen Ausgangs (A1, A2) höher liegt als das Potenzial des Source-Anschlusses.
  • Die beispielhafte Vorrichtung weist daher je Ausgangstreiber (DR1, DR2) den besagten oberen P-Kanal-MOS-Transistor (T1a, T2a) auf, dessen Drain-Anschluss mit dem jeweiligen Ausgang (A1, A2) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist und dessen Substrat mit seinem jeweiligen Source-Anschluss verbunden ist.
  • Nur der Vollständigkeit halber sei an dieser Stelle erwähnt, dass in dieser Beschreibung  zur Vereinfachung der Beschreibung die Schleusenspannungen der Dioden allesamt mit 0 V beschrieben werden, was in der Realität nicht der Fall ist. Dem Fachmann wird dies aber an einer Nacharbeit der Erfindung nicht hindern, da er deren Konsequenzen durch für den jeweiligen Anwendungsfall geeignete Parametrisierung und Analogsimulation der Schaltungen zu berücksichtigen weiß.
  • Die fünfte Schutzdiode (D5), die siebte Schutzdiode (D7) und die parasitären Dioden der oberen P-Kanal-Transistoren (T1a, T2a) bilden somit zusammen eine obere Detektionsvorrichtung (SS1), die im Normalbetrieb die positive interne Versorgungsspannung (VBAT') mit den Source-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a) verbindet. Liegt das Potenzial eines Ausgangs (A1, A2) eines Ausgangstreibers (DR1, DR2) über dem Potenzial der Source-Anschlüsse der oberen P-Kanal-Transistoren (T1a, T2a), so
    • • trennt diese obere Detektionsvorrichtung (SS1) mittels der fünften Diode (D5) die interne Versorgungsspannung (VBAT') von den Source-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a) und
    • • verbindet die Source-Anschlüsse der oberen P-Kanal-Transistoren (T1a, T2a) mit den Drain-Anschlüssen der oberen P-Kanal-Transistoren (T1a, T2a) mittels der parasitären Dioden der oberen P-Kanal-Transistoren (T1a, T2a) und
    • • verbindet die Source-Anschlüsse der oberen P-Kanal-Transistoren (T1a, T2a) mit dem zweiten Stressbus (PB2) mittels der siebten Diode (D7).
  • Die Source-Anschlüsse der High-Side-Transistoren (T1a, T2a) werden somit durch mindestens eine obere Detektionsvorrichtung (SS1) geschützt. Es ist denkbar, diese Vorrichtung für jeden Ausgangstreiber (DR1, DR2) einzeln vorzusehen. (siehe z. B. 2)
  • Den Drain-Anschlüssen der Low-Side-Transistoren (T1b, T2b) ist jeweils eine  untere Detektionsvorrichtung (SS2a, SS2b) zugeordnet, die diesen Knoten jeweils schützt. Die untere Detektionsvorrichtung (SS2a, SS2b) wird spezifisch einmal pro Ausgangstreiber (DR1, DR2) vorgesehen.
  • Je unterem N-Kanal-Transistor (T1b, T2b) ist in diesem Beispiel eine sechste Schutzdiode (D6a, D6b) vorgesehen, die mit ihrer Anode mit dem jeweiligen Ausgang (A1, A2) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist und mit ihrer Kathode mit dem Drain-Anschluss des unteren N-Kanal-MOS-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist.
  • Im Normalbetrieb verbindet diese sechste Schutzdiode (D6a, D6b) jeweils den Ausgang (A1, A2) des jeweiligen Treibers (DR1, DR2) mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b). Liegt das Potenzial des jeweiligen Ausgangs (A1, A2) jedoch niedriger als das Potenzial des jeweiligen Drain-Anschlusses des jeweiligen unteren N-Kanal-Transistors (T1b, T2b), so trennt die sechste Diode (D6a, D6b) den jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) vom jeweiligen Ausgang (A1, A2), des jeweiligen Ausgangstreibers (DR1, DR2).
  • Je Ausgang und damit je unteren N-Kanal-Transistor (T1b, T2b) ist in diesem Beispiel eine neunte Schutzdiode (D9a, D9b) vorgesehen, die mit ihrer Kathode mit dem jeweiligen Ausgang (A1, A2) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist und mit ihrer Anode mit dem ersten Schutzbus (PB1) verbunden ist.
  • Im Normalbetrieb trennt diese neunte Schutzdiode (D9a, D9b) jeweils den Ausgang (A1, A2) des jeweiligen Treibers (DR1, DR2) von dem ersten Schutzbus (PB1). Liegt das Potenzial des jeweiligen Ausgangs (A1, A2) jedoch niedriger als das Potenzial des ersten Schutzbusses (PB1), so verbindet die neunte Diode (D9a, D9b) jeweiligen Ausgang (A1, A2), des jeweiligen Ausgangstreibers (DR1, DR2) mit dem ersten Schutzbus (PB1).
  • Je Ausgang (A1, A2) und damit je unterem N-Kanal-Transistor (T1b, T2b) ist in diesem Beispiel eine achte Schutzdiode (D8a, D8b) vorgesehen, die mit ihrer Kathode mit dem zweiten Schutzbus (PB2) und mit ihrer Anode mit dem Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) verbunden ist.
  • Im Normalbetrieb trennt diese achte Schutzdiode (D8a, D8b) jeweils den Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) von dem zweiten Schutzbus (PB2). Liegt das Potenzial des jeweiligen Drain-Anschlusses des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) jedoch niedriger als das Potenzial des zweiten Schutzbusses (PB2), so verbindet die achte Diode (D8a, D8b) den jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) des jeweiligen Ausgangstreibers (DR1, DR2) mit dem zweiten Schutzbus (PB2).
  • Die jeweilige neunte Schutzdiode (D9a, D9b) eines Ausgangstreibers (DR1, DR2), die jeweilige sechste Schutzdiode (D6a, D6b) diese Ausgangstreibers (DR1, DR2) und die jeweilige achte Schutzdiode (D8a, D8b) dieses Ausgangstreibers (DR1, DR2) bilden  zusammen somit eine Detektorvorrichtung (SS2a, SS2b), die im Normalbetrieb den jeweiligen Ausgang (A1, A2), mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-Transistors (T1b, T2b) verbindet und die beiden Schutzbusse (PB1, PB2) abtrennt, während sie bei einem ESD-Ereignis mit positiver Überspannung am jeweiligen Ausgang (A1) des betroffenen Ausgangstreibers (DR1) diesen Ausgang (A1, A2) mit dem zweiten Schutzbus (PB2) verbindet und bei einem negativen Unterspannungsereignis am betroffenen Ausgang (A1, A2) den betreffenden Ausgang (A1, A2) mit dem ersten Schutzbus (PB1) verbindet.
  • Der besagten unteren N-Kanal-MOS-Transistor (T1b, T2b) ist mit seinem Source-Anschluss mit der unteren Versorgungsspannung (GND) verbunden. Gleichzeitig ist dessen Substrat mit seinem Source-Anschluss verbunden, um wieder die parasitäre Substratdiode nutzen zu können.
  • Im Falle eines ESD-Ereignisses mit einer positiven Überspannung werden die betreffenden parasitäre Substratdioden der unteren N-Kanal-MOS-Transistoren (T1b, T2b) genutzt, um die negative Versorgungsspannungsleitung (GND) über die jeweilige achte Schutzdiode (D8a, D8b) mit dem zweiten Schutzbus (PB2) zu verbinden.
  • Im Normalbetrieb sind diese parasitären Substratdioden der unteren N-Kanal-MOS-Transistoren (T1b, T2b) gesperrt.
  • Im Falle eines ESD-Ereignisses an der negativen Versorgungsspannungsleitung (GND) mit einer negativen Unterspannung, öffnet sich die erste Schutzdiode (D1).
  • Die erste Schutzdiode (D1) und die parasitäre Substratdiode des unteren N-Kanal-Transistors (T2a, T2b) bilden somit zusammen eine Detektorvorrichtung, die bei einer negativen Unterspannung auf der negativen Versorgungsleitung dies mit dem ersten Schutzbus (PB1) und bei einer positiven Überspannung mit dem zweiten Schutzbus (PB2) verbindet. Im Normalbetrieb sind diese Verbindungen getrennt.
  • Wesentlich für diese beispielhafte Ausführung ist somit, dass Sie  einen ersten und zweiten Schutzbus (PB1, PB2) zur Ableitung der ESD-Energie des ggf. auftretenden ESD-Ereignisses an eine Energiesenke aufweist.
  • In dem Beispiel der 1 ist der den Ausgangstreibern (DR1, DR2) gemeinsame erste Schutzbus (PB1) mit einem ersten Anschluss eines dynamischen Energiespeichers (Cp, D10) als Energiesenke zur Aufnahme der Belastungsenergie, also der ESD-Energie, aus dem ggf. stattfindenden ESD-Ereignis verbunden. Der gemeinsame zweite Schutzbus (PB2) ist analog mit einem zweiten Anschluss eines dynamischen Energiespeichers (Cp, D10) zum gleichen Zweck verbunden.
  • Grundsätzlich kann diese Energiesenke beispielsweise einen Kondensator (Cp), einen Widerstand und/oder eine zehnte Schutzdiode (D10) umfassen. Diese wird beispielsweise mit Ihrer Anode mit dem ersten gemeinsamen Schutzbus (PB1) verbunden und mit Ihrer Kathode mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden.
  • Fig. 2
  • 2 zeigt 1 mit ausgangstreiberspezifischen Schutzdioden (D7a, D7b  statt D7; D5a, D5b statt D5). Die Funktion bleibt aber im Wesentlichen gleich. Der technische Inhalt der 2 wird hier nicht beansprucht.
  • Fig. 3
  • Der technische Inhalt der 3 wird in den Ansprüchen dieser Schrift nicht beansprucht. 3 entspricht 2 mit dem Unterschied, dass die unteren N-Kanal-Transistoren (T1b, T2b) durch Widerstände (R1b, R2b) ersetzt sind. Es handelt sich also um eine Pull-Up-Schaltung. Eine Pull-UP-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen. Deren Schutzwirkung bei positiven Überspannungen auf der negativen Versorgungsleitung ist herabgesetzt. Es ist sinnvoll eine dreizehnte Schutzdiode (D13) vorzusehen, die bei einer positiven Überspannung auf der negativen Versorgungsleitung (GND) diese mit dem zweiten Stressbus (PB2) verbindet.
  • Die zwölfte Schutzdiode (D12) ist in diesem Beispiel dann mit Ihrer Katode mit dem zweiten Stressbus (PB2) und mit ihrer Anode mit dem ersten Stressbus (PB1) verbunden.
  • Fig. 4
  • 4 zeigt eine hier nicht beanspruchte Variante einer erfindungsähnlichen Vorrichtung. Der technische Inhalt der 4 wird in den Ansprüchen dieser Schrift nicht beansprucht. Es handelt sich wieder um eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit Schutzstrukturen von mindestens zwei Ausgangstreibern (DR31, DR32) mit je einem Ausgang (A31, A32). Extern soll eine Gleichrichtung der Versorgungsspannung (VBAT) durch eine Gleichrichterdiode (Dv) und einen Siebkondensator (Cv) zu einer internen Versorgungsspannung (VBAT') erfolgen. Die Versorgung der integrierten Schaltung (IC) erfolgt dann über die interne Versorgungsspannungsleitung (VBAT').
  • Eine erste gemeinsame Schutzdiode (D31) ist mit ihrer Anode mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden und mit ihrer Kathode mit der gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden. Diese erste gemeinsame Schutzdiode (D31) öffnet sich, wenn das Potenzial der negativen Versorgungsspannungsleitung (GND) über dem der positiven Versorgungsspannungsleitung (VBAT') liegt, also bei negativer Unterspannung auf der positiven Versorgungsspannungsleitung (VBAT') oder positiver Überspannung auf der gemeinsamen negativen Versorgungsspannung (GND).
  • Im Gegensatz dazu wird ein Überspannungs-Ereignis auf der positiven Versorgungsspannung über eine dritte Schutzdiode (D33) auf den Schutzbus (PB) geleitet. Diese beispielhafte Vorrichtung weist nur einen Schutzbus (PB) auf. Die Funktion des anderen Schutzbusses übernimmt in diesem Beispiel die negative Versorgungsspannungsleitung (GND). Die Substrate der oberen P-Kanal-Transistoren (T31a, T32a) sind mit dem beispielhaft einzigen Schutzbus (PB) verbunden. Hierdurch kann eine positive Überspannung an einem der Ausgänge (A31, A32) über die parasitären Dioden der oberen P-Kanal-Transistoren (T31a, T32a) auf den gemeinsamen Schutzbus (PB) abgeleitet werden. Im Gegensatz dazu sind in dieser beispielhaften Ausprägung der Erfindung die parasitären Substratdioden der unteren N-Kanal-Transistoren (T31b, T32b) mit ihrer Source und damit mit der negativen Versorgungsspannungsleitung (GND) verbunden. Diese parasitären Substratdioden der unteren N-Kanal-Transistoren (T31b, T32b) öffnen bei einer negativen Unterspannung an einem der Ausgänge (A32, A31). Somit verbinden die parasitären Dioden der oberen P-Kanal-Transistoren (T31a, T32a) bei einem ESD-Ereignis mit positiver Spannungsamplitude den betroffenen Ausgang (A31, A32) des betroffenen Ausgangstreibers (DR31, DR32) mit dem Stressbus (PB).
  • Bei einer positiven Überspannung auf der negativen Versorgungsspannungsleitung (GND) öffnet eine zweite Schutzdiode (D32), die mit ihrer Kathode mit dem Stressbus (PB) und mit ihrer Anode mit der gemeinsamen negativen Versorgungsspannungsleitung (GND) verbunden ist.
  • In der Schaltung ist je Ausgangstreiber (DR31, DR32) jeweils ein unterer N-Kanal-MOS-Transistor (T31b, T32b) des betreffenden Ausgangstreibers (DR31, DR32) mit seinem Source-Anschluss mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden und mit seinem Drain-Anschluss mit dem Ausgang (A31, A32) des betreffenden Ausgangstreibers (DR31, DR32) verbunden. Das Substrat des unteren N-Kanal-Transistors (T31b, T32b) des betreffenden Ausgangstreibers (DR31, DR32) ist, wie beschrieben, mit seinem Source-Anschluss verbunden. Ein oberer P-Kanal-MOS-Transistor (T31a, T32a) des betreffenden Ausgangstreibers (DR31, DR32) ist mit seinem Drain-Anschluss mit dem Ausgang (A31, A32) des betreffenden Ausgangstreibers (DR31, DR32) und damit mit dem Drain-Anschluss des unteren N-Kanal-MOS-Transistors (T31b, T32b) des betreffenden Ausgangstreibers (DR31, DR32) verbunden. Der obere P-Kanal-MOS-Transistor (T31a, T32a) des betreffenden Ausgangstreibers (DR31, DR32) ist mit seinem Source-Anschluss mit der gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden. Mit diesen mindestens zwei Ausgangstreibern (DR31, DR32) ist ein gemeinsamer Schutzbus (PB) verbunden. Die zweite Schutzdiode (D32) ist mit ihrer Anode mit der gemeinsamen Versorgungsspannung (GND) verbunden. Die zweite Schutzdiode (D32) ist mit ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden. Das Substrat der jeweiligen oberen P-Kanal-MOS-Transistoren (T31a, T32a) der jeweiligen Ausgangstreiber (DR31, DR32) ist jeweils mit dem gemeinsamen Schutz-Bus (PB) verbunden. Eine dritte Schutzdiode (D33) ist mit ihrer Anode mit der gemeinsamen positiven Versorgungsspannung (VBAT') verbunden. Diese dritte Schutzdioden (D33) ist mit ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden.
  • Der gemeinsame Schutzbus (PB) ist nun mit einem ersten Anschluss eines dynamischen Energiespeichers (Cp, D34) zur Aufnahme der Belastungsenergie durch ESD-Ereignisse verbunden. Ein zweiter Anschluss des dynamischen Energiespeichers (Cp, D34) zur Aufnahme von Belastungsenergie ist mit der negativen Versorgungsspannung (GND) verbunden.
  • Hierbei kann der dynamische Energiespeichers zur Aufnahme von Belastungsenergie u. a. Kondensatoren (Cp), Widerstände und Schutzdioden umfassen. Insbesondere kann es sich bei dem Energiespeicher um eine vierte Schutzdiode (D34) handeln, die mit Ihrer Anode mit der negativen Versorgungsspannung verbunden ist und mit Ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden ist.
  • Fig. 5
  • 5 entspricht der 4 mit dem Unterschied, dass die dritte Schutzdiode (D33) als ausgangstreiberspezifische Diode je Ausgangstreiber (DR1, DR2) einmal in der Nähe des jeweiligen Transistors als dritte Schutzdiode (D33a, D33b) ausgeführt ist. Der technische Inhalt der 5 wird in den Ansprüchen dieser Schrift nicht beansprucht.
  • Fig. 6
  • 6 entspricht der 5 mit dem Unterschied, dass die unteren N-Kanal-Transistoren (T31b, T32b) durch Widerstände (R31b, R32b) ersetzt sind. Der technische Inhalt der 6 wird in den Ansprüchen dieser Schrift beansprucht. Es handelt sich also wieder um eine Pull-Up-Schaltung aus einem Widerstand und einem Transistor. Eine Pull-UP-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen.
  • Fig. 7
  • Aus diesen bisherigen Beispielen lässt sich eine verallgemeinerte Struktur extrahieren. Der technische Inhalt der 7 wird in den Ansprüchen dieser Schrift nicht beansprucht.
  • Bei dem Beispiel der 7 handelt es sich wieder um eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit mindestens zwei Ausgängen (A51, A52, ... A5x) und mindestens zwei diesen zugeordneten Ausgangstreibern (DR51, DR52, ... DR5x) mit zugehörigen Schutzstrukturen dieser Ausgangstreiber (DR51, DR52, ... DR5x). Im Gegensatz zum Stand der Technik weist diese Schaltung einen ersten gemeinsamen Schutzbus (PB1) und einen zweiten gemeinsamen Schutzbus (PB2) auf. Dieser erste Schutzbus (PB1) ist ebenso wie der zweite Schutzbus (PB2) in diesem Beispiel von den positiven Versorgungsspannungsleitungen (VBAT, VBAT') und den negativen Versorgungsspannungsleitungen (GND) verschieden. In der 8 wird später ein Beispiel gezeigt, bei dem der erste Schutzbus mit der negativen Versorgungsspannungsleitung gleich ist.
  • Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x), hier x Ausgangstreiber, weist jeweils mindestens einen oberen P-Kanaltransistor (T51a, T51b, ... T51x) und jeweils mindestens einen unteren N-Kanaltransistor (T52a, T52b ... T52x) auf, die jeweils pro Ausgangstreiber (DR51, DR52, ... DR5x) der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) eine Push-Pull-Stufe bilden. Hierbei ist dem Fachmann klar, dass beispielsweise im Falle von UND- und ODER-Verknüpfungen ggf. mehrerer Transistoren parallel und/oder in Serie geschaltet sein können. Hier wird zur Vereinfachung aber immer nur der Fall einer Push-Pull-Stufe mit lediglich zwei Transistoren behandelt. Eine Push-Pull-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen.
  • Typischerweise weist die Vorrichtung eine erste Teilvorrichtung (SSV) auf, die
    • • bei einer Überspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und dem ersten Schutzbus (PB1) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem zweiten gemeinsamen Schutzbus (PB2) verbindet und
    • • bei einer Unterspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und dem zweiten Schutzbus (PB2) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem ersten gemeinsamen Schutzbus (PB1) verbindet und
    • • im Normalbetrieb die interne Versorgungsspannungsleitung (VBAT') mit der positiven Versorgungsspannungsleitung (VBAT) verbindet und den zweiten Schutzbus (PB2) und den ersten Schutzbus (PB1) abtrennt und keine Verbindung zwischen diesen herstellt.
  • Darüber hinaus weist jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) je eine zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) mit vier Anschlüssen auf. Diese ist mit ihrem ersten Anschluss jeweils mit der positiven Versorgungsspannungsleitung (VBAT') verbunden. Mit ihrem zweiten Anschluss ist sie jeweils mit dem ersten Schutzbus (PB1) verbunden. Mit ihrem dritten Anschluss ist sie jeweils mit dem zweiten Schutzbus (PB2) verbunden. Mit ihrem vierten Anschluss ist sie jeweils mit dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.
  • Bei einer Überspannung an dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T1a, T2a) des jeweiligen Ausgangstreibers (DR51, Dr52, ... DR5x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51a, ... T51x) und dem ersten Schutzbus (PB1) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit dem zweiten gemeinsamen Schutzbus (PB2).
  • Bei einer Unterspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und dem zweiten Schutzbus (PB2) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit dem ersten gemeinsamen Schutzbus (PB1).
  • Bei Nichtvorliegen einer Unterspannung oder Überspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') mit dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x). Gleichzeitig trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und die interne positive Versorgungsspannungsleitung (VBAT') auf der einen Seite von dem ersten und zweiten Schutzbus (PB1, PB2) auf der anderen Seite.
  • Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) weist darüber hinaus jeweils eine dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) auf, die mit ihrem ersten Anschluss mit dem Drain des jeweiligen oberen P-Kanal-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) und dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden ist. Die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) ist mit ihrem zweiten Anschluss mit dem ersten Schutzbus (PB1) verbunden. Sie ist mit ihrem dritten Anschluss mit dem zweiten Schutzbus (PB2) verbunden und mit ihrem vierten Anschluss mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-MOS-Transistors (T52a, T52b, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.
  • Bei einer Überspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit einem zweiten gemeinsamen Schutzbus (PB2). Sie trennt dem ersten gemeinsamen Schutzbus (PB1) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab, ohne diese zu verbinden.
  • Bei einer Unterspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit dem ersten gemeinsamen Schutzbus (PB1). Der zweite gemeinsamen Schutzbus (PB2) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) werden durch die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) abgetrennt ohne diese zu verbinden.
  • Bei Nichtvorliegen einer Unter- oder Überspannung an dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit dem Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x). Der zweite gemeinsame Schutzbus (PB2) und der erste gemeinsame Schutzbus (PB1) werden durch die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) abgetrennt ohne diese zu verbinden.
  • Darüber hinaus weist jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) jeweils eine vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) auf.
  • Sie ist jeweils mit ihrem ersten Anschluss mit dem Source des jeweiligen unteren N-Kanal-Transistors (T52a, T52b, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden. Sie ist mit ihrem zweiten Anschluss mit dem ersten Schutzbus (PB1) verbunden. Sie ist mit ihrem dritten Anschluss mit dem zweiten Schutzbus (PB2) verbunden. Sie ist mit ihrem vierten Anschluss mit der negativen Versorgungsspannung (GND) verbunden.
  • Bei einer Überspannung auf der negativen Versorgungsleitung (GND) verbindet die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) die negative Versorgungsleitung (GND) mit dem zweiten gemeinsamen Schutzbus (PB2). In diesem Fall trennt die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) den ersten gemeinsamen Schutzbus (PB1) und das Source des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab, ohne diese zu verbinden.
  • Bei einer Unterspannung verbindet die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) die negative Versorgungsleitung (GND) mit dem ersten gemeinsamen Schutzbus (PB1). Die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) trenn den zweiten gemeinsamen Schutzbus (PB2) und das Source des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab ohne diese zu verbinden.
  • Bei Nichtvorliegen einer Unter- oder Überspannung auf der negativen Versorgungsleitung (GND) verbindet die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) die negative Versorgungsleitung (GND) mit dem Source des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x). Die vierte Teilvorrichtung (SS3a, SS3b, ... SS3x) trennt den zweiten gemeinsamen Schutzbus (PB2) und den ersten gemeinsamen Schutzbus (PB1) ab, ohne diese zu verbinden.
  • In dem Beispiel der 7 ist der erste gemeinsame Schutzbus (PB1) mit einem ersten Anschluss eines dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden. Der zweite gemeinsame Schutzbus (PB2) ist mit einem zweiten Anschluss des dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden.
  • Vorzugsweise umfasst der dynamische Energiespeichers zur Aufnahme von Belastungsenergie einen Kondensator (Cp). In einer anderen Ausprägung der Erfindung umfasst der dynamische Energiespeichers zur Aufnahme von Belastungsenergie eine Schutzdiode (D34) umfasst, die mit Ihrer Anode mit dem ersten gemeinsamen Schutzbus (PB1) verbunden ist und mit Ihrer Kathode mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden ist.
  • Fig. 8
  • Die 8 ist der 7 sehr ähnlich mit dem Unterschied, dass die Funktion des ersten Schutzbusses aus der 7 durch die negative Versorgungsspannungsleitung (GND) wahrgenommen wird. Der technische Inhalt der 8 wird in den Ansprüchen dieser Schrift nicht beansprucht.
  • Bei dem Beispiel der 8 handelt es sich wieder um eine Mehrfachausgangstreiberschaltung für integrierte Schaltungen mit mindestens zwei Ausgängen (A51, A52, ... A5x) und mindestens zwei diesen zugeordneten Ausgangstreibern (DR51, DR52, ... DR5x) mit zugehörigen Schutzstrukturen dieser Ausgangstreiber (DR51, DR52, ... DR5x). Im Gegensatz zum Stand der Technik weist einen zweiten gemeinsamen Schutzbus (PB2) auf. Dieser zweite Schutzbus (PB2) in diesem Beispiel von den positiven Versorgungsspannungsleitungen (VBAT, VBAT') und den negativen Versorgungsspannungsleitungen (GND) verschieden.
  • Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x), hier x Ausgangstreiber, weist jeweils mindestens einen oberen P-Kanaltransistor (T51a, T51b, ... T51x) und jeweils mindestens einen unteren N-Kanaltransistor (T52a, T52b ... T52x) auf, die jeweils pro Ausgangstreiber (DR51, DR52, ... DR5x) der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) eine Push-Pull-Stufe bilden. Hierbei und in den zuvor beschriebenen Fällen ist dem Fachmann klar, dass beispielsweise im Falle von UND- und ODER-Verknüpfungen ggf. mehrerer Transistoren parallel und/oder in Serie geschaltet sein können. Hier wird zur Vereinfachung, wie zuvor, aber immer nur der Fall einer Push-Pull-Stufe mit lediglich zwei Transistoren behandelt. Eine Push-Pull-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen.
  • Typischerweise weist die Vorrichtung eine erste Teilvorrichtung (SSV) auf, die
    • • bei einer Überspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und der negativen Versorgungsspannung (GND) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem zweiten gemeinsamen Schutzbus (PB2) verbindet und
    • • bei einer Unterspannung auf der positiven Versorgungsspannungsleitung (VBAT) eine interne positive Versorgungsspannungsleitung (VBAT') von der positiven Versorgungsspannungsleitung (VBAT) und dem zweiten Schutzbus (PB2) trennt und gleichzeitig die positive Versorgungsspannungsleitung (VBAT) mit dem der negativen Versorgungsspannung (GND) verbindet und
    • • im Normalbetrieb die interne Versorgungsspannungsleitung (VBAT') mit der positiven Versorgungsspannungsleitung (VBAT) verbindet und den zweiten Schutzbus (PB2) und die negativen Versorgungsspannung (GND) abtrennt und keine Verbindung zwischen diesen herstellt.
  • Darüber hinaus weist jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) je eine zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) mit vier Anschlüssen auf. Diese ist mit ihrem ersten Anschluss jeweils mit der positiven Versorgungsspannungsleitung (VBAT') verbunden. Mit ihrem zweiten Anschluss ist sie jeweils mit der negativen Versorgungsspannung (GND) verbunden. Mit ihrem dritten Anschluss ist sie jeweils mit dem zweiten Schutzbus (PB2) verbunden. Mit ihrem vierten Anschluss ist sie jeweils mit dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.
  • Bei einer Überspannung an dem jeweiligen Source-Anschluss des jeweiligen oberen P-Kanal-MOS-Transistors (T1a, T2a) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51a, ... T51x) und der negativen Versorgungsspannung (GND) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit dem zweiten gemeinsamen Schutzbus (PB2).
  • Bei einer Unterspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') von dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und dem zweiten Schutzbus (PB2) ohne diese separat zu verbinden. Gleichzeitig verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) mit der negativen Versorgungsspannung (GND).
  • Bei Nichtvorliegen einer Unterspannung oder Überspannung an dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) verbindet die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) die interne positive Versorgungsspannungsleitung (VBAT') mit dem Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x). Gleichzeitig trennt die zweite Teilvorrichtung (SS1a, SS1b, ... SS1x) den Source-Anschluss des betreffenden oberen P-Kanal-MOS-Transistors (T51a, T51b, ... T51x) und die interne positive Versorgungsspannungsleitung (VBAT') auf der einen Seite von dem zweiten Schutzbus (PB2) und der negativen Versorgungsspannung (GND) auf der anderen Seite.
  • Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) weist darüber hinaus jeweils eine dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) auf, die mit ihrem ersten Anschluss mit dem Drain des jeweiligen oberen P-Kanal-Transistors (T51a, T51b, ... T51x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) und dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden ist. Die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) ist mit ihrem zweiten Anschluss mit der negativen Versorgungsspannung (GND) verbunden. Sie ist mit ihrem dritten Anschluss mit dem zweiten Schutzbus (PB2) verbunden und mit ihrem vierten Anschluss mit dem jeweiligen Drain-Anschluss des jeweiligen unteren N-Kanal-MOS-Transistors (T52a, T52b, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbunden.
  • Bei einer Überspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit einem zweiten gemeinsamen Schutzbus (PB2). Sie trennt die negative Versorgungsspannung (GND) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) ab, ohne diese zu verbinden.
  • Bei einer Unterspannung auf dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit der negativen Versorgungsspannung (GND). Der zweite gemeinsamen Schutzbus (PB2) und das Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) werden durch die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) abgetrennt, ohne diese zu verbinden.
  • Bei Nichtvorliegen einer Unter- oder Überspannung an dem jeweiligen Ausgang (A51, A52, ... A5x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x) verbindet die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) dessen jeweiligen Ausgang (A51, A52, ... A5x) dieses Ausgangstreibers (DR51, DR52, ... DR5x) mit dem Drain des jeweiligen unteren N-Kanal-Transistors (T52a, T5sb, ... T52x) des jeweiligen Ausgangstreibers (DR51, DR52, ... DR5x). Der zweite gemeinsame Schutzbus (PB2) und die negative Versorgungsspannung (GND) werden durch die dritte Teilvorrichtung (SS2a, SS2b, ... SS2x) abgetrennt, ohne diese zu verbinden.
  • In dem Beispiel der 8 ist die negativen Versorgungsspannung (GND) mit einem ersten Anschluss eines dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden. Der zweite gemeinsame Schutzbus (PB2) ist mit einem zweiten Anschluss des dynamischen Energiespeichers zur Aufnahme von Belastungsenergie verbunden.
  • Vorzugsweise umfasst der dynamische Energiespeichers zur Aufnahme von Belastungsenergie einen Kondensator (Cp). In einer anderen Ausprägung der umfasst der dynamische Energiespeicher zur Aufnahme von  Belastungsenergie eine Schutzdiode (D34), die mit Ihrer Anode mit der negativen Versorgungsspannung (GND) verbunden ist und mit Ihrer Kathode mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden ist.
  • Fig. 9
  • 9 unterscheidet sich von 7 darin, dass die unteren N-Kanal-Transistoren (T52a, T5sb, ... T52x) durch Widerstände (R51a, R51b ... R51x) ersetzt wurden. Es handelt sich also um Pull-Up-Ausgangsstufen. Eine Pull-UP-Stufe im Sinne dieser Offenbarung kann mehrere parallel und/oder seriell geschaltete Transistoren an Stelle eines Transistors in diesen Beispielen aufweisen.
  • In einer typischen Ausprägung der Erfindung befindet sich der monolithische Kristall einer integrierten Halbleiterschaltung (IC) in einem Gehäuse (GH). Er verfügt über die besagte Mehrfachausgangstreiberschaltung mit mindestens zwei Ausgängen (A51, A52, ... A5x). Jedem dieser Ausgänge ist mindestens jeweils ein Ausgangstreiber (DR51, DR52, ... DR5x) zugeordnet. Jeder der mindestens zwei Ausgangstreiber (DR51, DR52, ... DR5x) verfügt über mindestens je eine Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) für ESD-Ereignisse. Es liegen also insgesamt mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) vor, die sich auf die mindestens zwei Ausgangstreiber (DR51, DR52,  ... DR5x) verteilen. Hierbei sind, wie zuvor erläutert, zwei oder drei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) pro Ausgangstreiber (DR51, DR52, ... DR5x) zu bevorzugen, um die drei nach außen führenden Anschlüsse (positive Versorgungsspannungsleitung, negative Versorgungsspannungsleitung und Ausgang) der jeweiligen Treiberschaltung (DR51, DR52, ... DR5x) jeweils vollständig abzusichern. Im Gegensatz zum Stand der Technik zeichnet sich eine besonders bevorzugte Vorrichtung dadurch aus, dass die integrierte Schaltung (IC) mindestens einen ersten gemeinsamen Schutzbus (PB, PB1) aufweist, der von der Versorgungsspannung (VBAT, VBAT) und/oder den Versorgungsspannungen (VBAT, VBAT', GND) verschieden ist. Vorzugsweise weist sie zusätzlich einen zweiten gemeinsamen Schutzbus (PB2) auf, der ebenfalls von der Versorgungsspannung (VBAT, VBAT) und/oder den Versorgungsspannungen (VBAT, VBAT', GND) verschieden ist. Jede der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) der Integrierten Schaltung weist mindestens einen ersten Anschluss und einen zweiten Anschluss auf. Die Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) überbrückt diese beiden Anschlüsse im Normalbetrieb und isoliert sie von den anderen Anschlüssen der Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x).
  • Der jeweilige erste Anschluss und der jeweilige zweite Anschluss jeder dieser mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) sind im Normalbetrieb somit miteinander elektrisch innerhalb der jeweiligen Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) verbunden.
  • Bei Vorliegen eines ESD-Ereignisses, also beispielsweise einer positiven Überspannung oder einer negativen Unterspannung am ersten und/oder zweiten Anschluss der von dem ESD-Ereignis betroffenen Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x), trennt die betroffene Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) ihren ersten Anschluss und ihren zweiten Anschluss elektrisch voneinander.
  • Die Energie des ESD-Ereignisses muss abgeleitet und vernichtet werden. Dies geschieht nun im Gegensatz zum Stand der Technik nicht in der Detektionsvorrichtung selbst, sondern in einer speziellen Energiesenke. Bevor dies geschehen kann, muss die ESD-Energie des ESD-Ereignisses zur Energiesenke geleitet werden, ohne andere Teile der integrierten Schaltung (IC) zu beschädigen. Daher weist vorzugsweise jede der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) jeweils mindestens einen dritten Anschluss auf. Dieser dritte Anschluss einer Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) ist im Normalbetrieb gegenüber ihrem ersten und zweiten Anschluss elektrisch isoliert.
  • Vorzugsweise aber nicht notwendigerweise weist jede der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) jeweils mindestens einen vierten Anschluss auf. Dieser vierte Anschluss einer Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) ist im Normalbetrieb gegenüber ihrem ersten, zweiten und dritten Anschluss elektrisch isoliert.
  • Ist einen solche Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) für ESD-Ereignisse mit einem vierten Anschluss von einem ESD-Ereignis an ihrem ersten Anschluss oder an ihrem zweiten Anschluss betroffenen, so verbindet die betroffen Detektionsvorrichtung der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) zumindest den von dem ESD-Ereignis betroffenen beiden Anschlüsse elektrisch mit ihrem dritten oder vierten Anschluss. Hierbei ist es in manchen Ausprägungen der Erfindung ausreichend für einen sicheren Betrieb, wenn ESD-Ereignisse nur einer Polarität und nur am ersten Anschluss auf den vierten und/oder dritten Anschluss abgeleitet werden und die Detektionsvorrichtung (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) so konstruiert ist, dass ESD Ereignisse anderer Polarität und/oder am zweiten Anschluss nicht abgeleitet werden. Typischerweise werden solche Konstruktionen gewählt, wenn die nicht geschützten Fälle dann in dem betreffenden System konstruktionsbedingt nicht auftreten können oder werden an anderer Stelle abgefangen werden.
  • Besonders bevorzugt ist jedoch eine Ableitung in Abhängigkeit von der Polarität des ESD-Ereignisses.
  • Bei Vorliegen eines ESD-Ereignisses mit einer negativen Unterspannung an dem ersten Anschluss oder dem zweiten Anschluss der von dem ESD-Ereignis betroffenen Detektionsvorrichtung der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) verbindet die betroffene Detektionsvorrichtung ihren betroffenen ersten oder zweiten Anschluss elektrisch mit dem dritten Anschluss. Auch hier gilt, dass in manchen  Anwendungen nur der erste Anschluss geschützt sein braucht und der zweite Anschluss ungeschützt sein kann und umgekehrt. Vorzugsweise sind beide Anschlüsse der Detektionsvorrichtung geschützt.
  • Bei Vorliegen eines ESD-Ereignisses mit einer positiven Überspannung an dem ersten Anschluss oder dem zweiten Anschluss der von dem ESD-Ereignis betroffenen Detektionsvorrichtung der mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) verbindet die betroffene Detektionsvorrichtung ihren betroffenen ersten oder zweiten Anschluss elektrisch mit dem vierten Anschluss. Auch hier gilt dass in manchen Anwendungen nur der erste Anschluss geschützt sein braucht und der zweite Anschluss ungeschützt sein kann und umgekehrt. Vorzugsweise sind beide Anschlüsse der Detektionsvorrichtung geschützt.
  • Zumindest sind die mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) mit jeweils mindestens einem dritten Anschluss mit dem gemeinsamen ersten Schutzbus (PB1) verbunden. 
  • Sollen positive und negative ESD-Ereignisse gesondert weitergeleitet werden, so ist es sinnvoll, wenn die mindestens zwei Detektionsvorrichtungen (SS1a, SS1b, ... SS1x, SS2a, SS2b ... SS2x, SS3a, SS3b, ... SS3x) mit jeweils mindestens dem jeweiligen dritten Anschluss mit dem gemeinsamen ersten Schutzbus (PB1) verbunden sind und mit jeweils mindestens dem jeweiligen vierten Anschluss mit dem zweiten gemeinsamen Schutzbus (PB2) verbunden sind.
  • Das Gehäuse (GH) der integrierten Schaltung (IC) verfügt vorzugsweise über mindestens einen ersten elektrischen Gehäuseanschluss (APB1) des ersten  gemeinsamen Schutzbusses (PB), der dazu vorgesehen ist, mit zumindest einem ersten Anschluss einer elektrischen Energiesenke (Cp, D34, D10) außerhalb des Gehäuses (GH) verbunden zu werden.
  • Sollen positive und negative ESD-Ereignisse über verschiedene Schutzbusse (PB1, PB2) abgeleitet werden, so verfügt das Gehäuse (GH) der integrierten Schaltung (IC) vorzugsweise über mindestens einen ersten elektrischen Gehäuseanschluss (APB1) des ersten gemeinsamen Schutzbusses (PB1), der dazu vorgesehen ist, mit zumindest einem ersten Anschluss einer elektrischen Energiesenke (Cp, D34, D10) außerhalb des Gehäuses (GH) verbunden zu werden, und darüber hinaus über mindestens einen zweiten elektrischen Gehäuseanschluss (APB2) des zweiten gemeinsamen Schutzbusses (PB1), der dazu vorgesehen ist, mit zumindest einem zweiten Anschluss einer elektrischen Energiesenke (Cp, D34, D10) außerhalb des Gehäuses (GH) verbunden zu werden. Der technische Inhalt der 9 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.
  • Fig. 10
  • 10 zeigt eine besonders bevorzugte Vorrichtung mit einem Gehäuse (GH). Der zuvor beschriebene Stressbus kann kaskadiert werden. Das Beispiel der 10 zeigt eine Vorrichtung mit mehreren integrierten Schaltungen (IC1, IC2, IC3), also ein sogenanntes Multi-Chip-Modul, bei dem die Energiesenke (Cp, D10) außerhalb des gemeinsamen Gehäuses (GH) des Multichip-Moduls angebracht ist. Die beispielhaft drei integrierten Schaltungen (IC1, IC2, iC3) sind jeweils parallel an die beispielhaft zwei Stressbusse (PB1, PB2) angeschlossen. Es ist offensichtlich, dass es dabei wichtig ist, die Verschaltung vorzugsweise so vorzunehmen, dass nur ESD-Ereignisse gleicher Polarität und gleicher Art auf gleiche Stressbusse geleitet werden. Diese Kaskadierung ist insbesondere dann von besonderem Vorteil, wenn verschiedene Halbleitertechnologien kombiniert werden sollen.
  • Von besonderer Bedeutung ist beispielsweise die Kombination von III/V-Halbleiterschaltungen und/oder II/VI-Halbleiterbauelementen und/oder GaN-Schaltungen und/oder MEMS-Sensoren auf der einen Seite mit Si basierenden Schaltungen auf der anderen Seite in einem Multi-Chip-Modul. Der technische Inhalt der 10 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.
  • Fig. 11
  • Schließlich können auch separate Energiesenken für einzelne von mehreren Stressbussen vorgesehen werden.
  • Eine Integration der Energiesenke in das Gehäuse ist natürlich denkbar. In dem Fall ist typischerweise eine ausreichende thermische Isolierung der Energiesenke gegenüber den integrierten Schaltungen und anderen Bauelementen im Gehäuse (GH) auf der einen Seite und eine ausreichend gute Wärmeableitung der Energiesenke auf der anderen Seite sinnvoll. Der technische Inhalt der 11 wird in den Ansprüchen dieser Schrift nicht in dieser Allgemeinheit beansprucht.
  • Bezugszeichenliste
    • A1
      erster Ausgang
      A2
      zweiter Ausgang
      A31
      erster Ausgang
      A32
      zweiter Ausgang
      A51a
      erster Ausgang des ersten Ausgangstreibers (DR51)
      A51b
      zweiter Ausgang des zweiten Ausgangstreibers (DR52)
      A51x
      x-ter Ausgang des x-ten Ausgangstreibers (DR5x)
      APB1
      erster Gehäuseanschluss des Gehäuses (GC), in dem die integrierte Schaltung (IC) montiert ist für den ersten Schutzbus (PB1)
      APB2
      zweiter Gehäuseanschluss des Gehäuses (GC), in dem die integrierte Schaltung (IC) montiert ist für den zweiten Schutzbus (PB2)
      Cp
      Energiespeicher in Form eines Kondensators. Der Kondensator ist Teil der Energiesenke
      Cp1
      erster Energiespeicher in Form eines Kondensators. Der Kondensator ist Teil der Energiesenke
      Cp2
      zweiter Energiespeicher in Form eines Kondensators. Der Kondensator ist Teil der Energiesenke
      Cv
      Siebkondensator
      D1
      erste Schutzdiode
      D2
      zweite Schutzdiode
      D3
      dritte Schutzdiode
      D31
      erste Schutzdiode
      D32
      zweite Schutzdiode
      D33
      dritte Schutzdiode
      D34
      vierte Schutzdiode. Die vierte Schutzdiode dient in dem betreffenden Beispiel als Energiesenke.
      D4
      vierte Schutzdiode
      D5
      fünfte Schutzdiode
      D5a
      fünfte Schutzdiode des ersten Treibers (DR1)
      D5b
      fünfte Schutzdiode des zweiten Treibers (DR2)
      D6a
      sechste Schutzdiode des ersten Treibers (DR1)
      D6b
      sechste Schutzdiode des zweiten Treibers (DR2)
      D7
      siebte Schutzdiode
      D7a
      siebte Schutzdiode des ersten Treibers (DR1)
      D7b
      siebte Schutzdiode des zweiten Treibers (DR2)
      D8a
      achte Schutzdiode des ersten Treibers (DR1)
      D8b
      achte Schutzdiode des zweiten Treibers (DR2)
      D9a
      neunte Schutzdiode des ersten Treibers (DR1)
      D9b
      neunte Schutzdiode des zweiten Treibers (DR2)
      D10
      zehnte Schutzdiode. Die zehnte Schutzdiode dient hier als Energiesenke.
      D10a
      zehnte Schutzdiode des ersten Schutzbusses (PB1). Die zehnte Schutzdiode dient hier als Energiesenke.
      D10s
      zehnte Schutzdiode des zweiten Schutzbusses (PB1). Die zehnte Schutzdiode dient hier als Energiesenke.
      D11
      elfte Schutzdiode
      D12
      zwölfte Schutzdiode
      D13
      dreizehnte Schutzdiode
      Dv
      Gleichrichterdiode
      DR1
      erster Ausgangstreiber
      DR2
      zweiter Ausgangstreiber
      DR31
      erster Ausgangstreiber
      DR32
      zweiter Ausgangstreiber
      DR51
      erster Ausgangstreiber
      DR52
      zweiter Ausgangstreiber
      DR5x
      x-ter Ausgangstreiber
      ESD
      Electro-Static-Discharge (elektrostatische Entladung)
      GH
      Gehäuse der integrierten Schaltung (IC)
      GND
      negative Versorgungsspannungsleitung
      IC
      integrierte Schaltung
      IC1
      erste integrierte Schaltung
      IC2
      zweite integrierte Schaltung
      IC3
      dritte integrierte Schaltung
      PB
      Schutzbus
      PB1
      erster Schutzbus, vorwiegend für Unterspannungen
      PB2
      zweiter Schutzbus vorwiegend für Überspannungen
      R31b
      Widerstand des ersten Treibers DR31
      R32b
      Widerstand des zweiten Treibers DR32
      R51a
      Widerstand des ersten Treibers DR51
      R51b
      Widerstand des zweiten Treibers DR52
      R51x
      Widerstand des x-ten Treibers DR5x
      SSV
      erste Detektionsvorrichtung auch als erste Teilvorrichtung benannt
      SS1
      obere Detektionsvorrichtung
      SS1a
      obere Detektionsvorrichtung des ersten Treibers (DR1, DR51) auch als zweite Teilvorrichtung des ersten Treibers (DR1, DR51) bezeichnet
      SS1b
      obere Detektionsvorrichtung des zweiten Treibers (DR2, DR52) auch als zweite Teilvorrichtung des zweiten Treibers (DR2, DR52) bezeichnet
      SS1x
      obere Detektionsvorrichtung des x-ten Treibers (DR5x) auch als zweite Teilvorrichtung des x-ten Treibers (DR5x) bezeichnet
      SS2
      untere Detektionsvorrichtung
      SS2a
      untere Detektionsvorrichtung des ersten Treibers (DR1, DR51) auch als dritte Teilvorrichtung des ersten Treibers (DR1, DR51) bezeichnet
      SS2b
      untere Detektionsvorrichtung des zweiten Treibers (DR2, DR52) auch als dritte Teilvorrichtung des zweiten Treibers (DR2, DR52) bezeichnet
      SS2x
      untere Detektionsvorrichtung des x-ten Treibers (DR5x) auch als dritte Teilvorrichtung des x-ten Treibers (DR5x) bezeichnet
      SS3a
      vierte Teilvorrichtung des ersten Treibers (DR1, DR51)
      SS3b
      vierte Teilvorrichtung des zweiten Treibers (DR2, DR52)
      SS3x
      vierte Teilvorrichtung des x-ten Treibers (DR5x)
      T1a
      High-Side-Transistor des ersten Treibers (DR1) auch als oberer P-Kanal-Transistor des ersten Treibers (DR1) bezeichnet
      T2a
      High-Side-Transistor des zweiten Treibers (DR2) auch als oberer P-Kanal-Transistor des zweiten Treibers (DR2) bezeichnet
      T1b
      Low-Side-Transistor des ersten Treibers (DR1) auch als unterer N-Kanal-Transistor des ersten Treibers (DR1) bezeichnet
      T2b
      Low-Side-Transistor des zweiten Treibers (DR2) auch als unterer N-Kanal-Transistor des zweiten Treibers (DR2) bezeichnet
      T31a
      High-Side-Transistor des ersten Treibers (DR31) auch als oberer P-Kanal-Transistor des ersten Treibers (DR31) bezeichnet
      T32a
      High-Side-Transistor des zweiten Treibers (DR32) auch als oberer P-Kanal-Transistor des zweiten Treibers (DR32) bezeichnet
      T31b
      Low-Side-Transistor des ersten Treibers (DR31) auch als unterer N-Kanal-Transistor des ersten Treibers (DR31) bezeichnet
      T32b
      Low-Side-Transistor des zweiten Treibers (DR32) auch als unterer N-Kanal-Transistor des zweiten Treibers (DR32) bezeichnet
      T51a
      High-Side-Transistor des ersten Treibers (DR51) auch als oberer P-Kanal-Transistor des ersten Treibers (DR51) bezeichnet
      T51b
      High-Side-Transistor des zweiten Treibers (DR52) auch als oberer P-Kanal-Transistor des zweiten Treibers (DR52) bezeichnet
      T51x
      High-Side-Transistor des x-ten Treibers (DR5x) auch als oberer P-Kanal-Transistor des x-ten Treibers (DR5x) bezeichnet
      T52a
      Low-Side-Transistor des ersten Treibers (DR51) auch als unterer N-Kanal-Transistor des ersten Treibers (DR51) bezeichnet
      T52b
      Low-Side-Transistor des zweiten Treibers (DR52) auch als unterer N-Kanal-Transistor des zweiten Treibers (DR52) bezeichnet
      T52x
      Low-Side-Transistor des x-ten Treibers (D5x) auch als unterer N-Kanal-Transistor des x-ten Treibers (DR5x) bezeichnet
      VBAT
      externe positive Versorgungsspannungsleitung
      VBAT'
      interne positive Versorgungsspannungsleitung

Claims (3)

  1. Mehrfachausgangstreiberschaltung mit mindestens zwei Ausgängen für integrierte Schaltungen mit Schutzstrukturen an Ausgangstreibern, a. wobei alle folgenden Dioden auch als als Diode verschaltete Transistorschaltung ausgeführt sein können, und b. mit mindestens einem Ausgangstreiber (DR31, DR32) je Ausgang (A31, A32), wobei jeder dieser mindestens zwei Ausgangstreiber (DR31, DR32) i. mit einer gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden ist und ii. mit mindestens einer gemeinsamen negativen Versorgungsspannung (GND) verbunden ist und iii. wobei ein jeweiliger oberer P-Kanal-MOS-Transistor  (T31a, T32a) des  jeweiligen Ausgangstreibers (DR31, DR32) mit seinem jeweiligen Drain-Anschluss mit dem Ausgang (A31, A32) des jeweiligen  Ausgangstreibers (DR31, DR32) und damit mit einem zweiten Anschluss eines jeweiligen unteren Arbeitswiderstands (R31b, R32b) verbunden ist und iv. wobei der obere P-Kanal-MOS-Transistor (T31a, T32a) des jeweiligen Ausgangstreibers (DR31, DR32) mit seinem Source-Anschluss mit der gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden ist und c. wobei sie einen gemeinsamen Schutzbus (PB) aufweist, der den mindestens zwei Ausgangstreibern (DR31, DR32) gemeinsam ist gekennzeichnet dadurch, d. dass der untere Arbeitswiderstand (R31b, R32b) jeweils mit einem ersten  Anschluss mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden ist und e. dass der jeweilige untere Arbeitswiderstand (R31b, R32b) mit seinem zweiten Anschluss mit dem jeweiligen Ausgang (A31, A32) des jeweiligen  Ausgangstreibers (DR31, DR32) verbunden ist und f. dass eine zweite Schutzdiode (D32) mit ihrer Anode mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden ist und g. dass die zweite Schutzdiode (D32) mit ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden ist und h. dass das jeweilige Substrat der jeweiligen oberen P-Kanal-MOS-Transistoren (T31a, T32a) der jeweiligen Ausgangstreiber (DR31, DR32) jeweils mit dem gemeinsamen Schutz-Bus (PB) verbunden ist und i. dass eine jeweilige dritte Schutzdiode (D33a, D33b) mit ihrer jeweiligen Anode mit der gemeinsamen internen positiven Versorgungsspannung (VBAT') verbunden ist und j. dass die jeweilige dritte Schutzdiode (D33a, D33b) mit ihrer Kathode mit dem  gemeinsamen Schutzbus (PB) verbunden ist und k. dass der gemeinsame Schutzbus (PB) mit einem ersten Anschluss eines dynamischen Energiespeichers (Cp, D34) zur Aufnahme von Belastungsenergie verbunden ist und l. dass ein zweiter Anschluss des dynamischen Energiespeichers (Cp, D34) zur Aufnahme von Belastungsenergie mit der gemeinsamen negativen  Versorgungsspannung (GND) verbunden ist.
  2. Mehrfachausgangstreiberschaltung nach Anspruch 1 gekennzeichnet dadurch, a. dass der dynamische Energiespeicher zur Aufnahme von Belastungsenergie einen Kondensator (Cp) umfasst.
  3. Mehrfachausgangstreiberschaltung nach Anspruch 1 oder 2 gekennzeichnet dadurch, a. dass der dynamische Energiespeicher zur Aufnahme von Belastungsenergie eine vierte Schutzdiode (D34) umfasst, die mit Ihrer Anode mit der gemeinsamen negativen Versorgungsspannung (GND) verbunden ist und  mit Ihrer Kathode mit dem gemeinsamen Schutzbus (PB) verbunden ist.
DE102015120692.7A 2015-11-27 2015-11-27 Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen Active DE102015120692B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015120692.7A DE102015120692B3 (de) 2015-11-27 2015-11-27 Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015120692.7A DE102015120692B3 (de) 2015-11-27 2015-11-27 Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen

Publications (1)

Publication Number Publication Date
DE102015120692B3 true DE102015120692B3 (de) 2017-05-24

Family

ID=58694049

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120692.7A Active DE102015120692B3 (de) 2015-11-27 2015-11-27 Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen

Country Status (1)

Country Link
DE (1) DE102015120692B3 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
US20050174707A1 (en) * 2004-02-10 2005-08-11 Ming-Dou Ker ESD protection circuit
US20070091522A1 (en) * 2005-10-21 2007-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. EDS protection system for multi-power domain circuitry
CN201364900Y (zh) * 2008-12-18 2009-12-16 比亚迪股份有限公司 一种多电源域集成电路的静电放电保护装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
US20050174707A1 (en) * 2004-02-10 2005-08-11 Ming-Dou Ker ESD protection circuit
US20070091522A1 (en) * 2005-10-21 2007-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. EDS protection system for multi-power domain circuitry
CN201364900Y (zh) * 2008-12-18 2009-12-16 比亚迪股份有限公司 一种多电源域集成电路的静电放电保护装置

Similar Documents

Publication Publication Date Title
DE60130146T2 (de) Esd-schutzeinrichtungen
EP2591530B1 (de) Schaltung zum schutz eines elektrischen verbrauchers gegen überspannungen
EP1703559B1 (de) ESD Schutzschaltung für niedrige Spannungen
DE102015212952A1 (de) Schutzschaltungen und Schutzvorrichtungen gegen transiente Spannungen
DE112007002258T5 (de) Elektrostatikentladungsschaltung mit Polysiliziumdioden mit abfallender Spannung für Leistungs-MOSFETs und integrierte Schaltungen
EP2885805B1 (de) Sicherungsausfallanzeige
DE112016005269T5 (de) Umschaltschaltung und Stromversorgungssystem
DE69407497T2 (de) Mit einem Schutzsystem ausgerüstete integrierte Halbleiterschaltungsanordnung zum direkten Entladen von an Anschlüssen auftretenden Überspannungen auf eine Entladungsleitung
EP1679746A2 (de) Vorrichtung, Anordnung und System zum ESD-Schutz
DE102008001368A1 (de) Flächenoptimierte ESD-Schutzschaltung
DE112019004623T5 (de) Elektronische schaltung und sensorsystem
DE102012014860A1 (de) ESD-Schutz
DE102007053089B4 (de) Elektrisches und elektronisches System
DE10216015A1 (de) Überspannungsschutzschaltung
EP1212797B1 (de) Esd-schutzanordnung für signaleingänge und -ausgänge bei halbleitervorrichtungen mit substrattrennung
DE102015120692B3 (de) Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120698B3 (de) Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120691B3 (de) Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120695B3 (de) Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120693B3 (de) Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120694B3 (de) Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120697B3 (de) Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE10232941B4 (de) KFZ-Bordnetz mit einer Sensor-Schutzschaltung
EP1565974B1 (de) Schaltungsanordnung zum schutz integrierter schaltungen vor elektrostatischen entladungen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ELMOS SEMICONDUCTOR SE, DE

Free format text: FORMER OWNER: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT, 44227 DORTMUND, DE