JP2003530698A - 静電放電（ｅｓｄ）保護回路 - Google Patents

静電放電（ｅｓｄ）保護回路

Info

Publication number
JP2003530698A
JP2003530698A JP2001574904A JP2001574904A JP2003530698A JP 2003530698 A JP2003530698 A JP 2003530698A JP 2001574904 A JP2001574904 A JP 2001574904A JP 2001574904 A JP2001574904 A JP 2001574904A JP 2003530698 A JP2003530698 A JP 2003530698A
Authority
JP
Japan
Prior art keywords
esd
circuit
bus
circuits
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001574904A
Other languages
English (en)
Other versions
JP5162070B2 (ja
Inventor
藤男 武田
ダブリュ． ミラー、ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2003530698A publication Critical patent/JP2003530698A/ja
Application granted granted Critical
Publication of JP5162070B2 publication Critical patent/JP5162070B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

(57)【要約】 集積回路（３１）の複数のＩ／Ｏ回路（３０，３２，３６）の各々に接続されたＥＳＤ保護回路（３９）を開示する。ＥＳＤ保護回路は、ＥＳＤ事象が発生した際に主要なＥＳＤ保護を提供するための、ＭＯＳＦＥＴトランジスタ（４０）を有する。１実施例において、ＭＯＳＦＥＴトランジスタの制御電極は、第一のバッファ回路（４２）に接続している。集積回路（３１）は、トリガバス（４７）を介してＥＳＤ保護回路に接続された遠隔トリガ回路（３７）を有する。個別ＥＳＤ保護回路は並列に作動し、ＥＳＤ事象が発生した際Ｉ／Ｏ回路（３０，３２，３６）にＥＳＤ保護を提供する。

Description

【発明の詳細な説明】
【０００１】 （発明の属する技術分野） 本発明は、一般に静電放電（ＥＳＤ）保護を備える半導体回路、特に分配Ｅ
ＳＤ保護機構に関する。
【０００２】 （関連技術） 集積回路は、その製造工程及び最終的なシステムへの適用時の両方において
静電放電（ＥＳＤ）事象を受けることがある。この過渡放電に伴うエネルギーは
、現行の集積回路（ＩＣ）内に存在する壊れやすい素子に容易に損傷を与える。
外部ピン又はパッドは、集積回路と外部との接続ポイントを形成し、ＥＳＤ事象
の際の経路としての役割をする。パッドに加えられたＥＳＤ事象は、電圧と結合
することにより、パッドと接続した回路に何千ボルト以上もの電圧を与え得る。
【０００３】 従来のＩＣのＥＳＤ保護機構では、ＥＳＤ電流を分流するためにＩＣ電源レー
ルの間に特別なクランプ回路を使用することによって、内部素子を損傷から保護
していることが多い。活性金属酸化半導体電界効果トランジスタ（ＭＯＳＦＥＴ
）クランプ回路として知られるタイプのＥＳＤクランプ回路は、通常、トリガ回
路、中間バッファ回路、及び巨大ＭＯＳＦＥＴトランジスタの、３つの機能的素
子から構成される。トリガ回路は、発生したＥＳＤ事象に応答するよう設計され
ているが、ＩＣの通常の動作中は不活性な状態を保つ。バッファ回路は、巨大Ｍ
ＯＳＦＥＴトランジスタのゲート端子を操作するために、トリガ出力を増幅する
目的で使用される。巨大ＭＯＳＦＥＴトランジスタは、２つの電源レールの間に
接続され、クランプ回路内における主要なＥＳＤ流放散デバイスとして働く。活
性ＭＯＳＦＥＴクランプ回路は、通常ＭＯＳＦＥＴ動作にのみに依拠し、レール
の間のＥＳＤ電流を分路する。ＥＳＤ事象におけるピーク電流はアンペア単位で
あるため、非常に大きなサイズのＭＯＳＦＥＴトランジスタが必要とされる。
【０００４】 公知の過渡トリガ活性ＭＯＳＦＥＴ ＥＳＤクランプ回路１０を図１に示す。
図１のクランプ回路１０は、接地されたＶＳＳ電源レール２を基準とする正のＥ
ＳＤ事象からＶＤＤ電源レール１を保護する。図１に示すように、クランプ回路
１０は、トリガ回路８、バッファ回路３、巨大ＮチャンネルＭＯＳＦＥＴ（ＭＮ
ＯＳＦＥＴ）トランジスタ４から構成される。トリガ回路８は、抵抗６とコンデ
ンサ７を利用する抵抗−コンデンサ（ＲＣ）過渡検知器として設計されている。
ＶＤＤレール１の正電圧の素早い増加を引き起こすＥＳＤ事象に応答して、トリ
ガ回路８は、最初にノード５をＶＤＤのかなり下部に保つ。その後、ノード５と
接続した入力を有するバッファ回路３は、ＮＭＯＳＦＥＴ４のゲートをＶＤＤへ
駆動させて、デバイスをオンの状態にする。一度オンになると、ＮＭＯＳＦＥＴ
４は、ＶＤＤレール１とＶＳＳレール２との間の低抵抗の分路となる。ＮＭＯＳ
ＦＥＴ４は、トリガ回路８のＲＣ時間定数により決定される時間中、導電性の状
態を保つ。その結果、このＲＣ時間定数は、通常３００〜５００ナノ秒であるＥ
ＳＤ現象の予想される持続時間の最大値を超えるように十分長く、かつ通常のＶ
ＤＤ電源レールの立ち上がりにおけるクランプ回路の誤トリガを避けるように設
定しなければならない。この通常動作中のＶＤＤの立ち上がりは、通常２〜５ミ
リ秒を必要とする。一度ＶＤＤが定量電源レベルに達すると、ＮＭＯＳＦＥＴ４
は通常の動作に必要な非導電性の状態にバイアスされることに注目されたい。
【０００５】 先行技術の図１のクランプ回路の限界は、このようなクランプ回路は多大な基
板面積を占有する事である。このようなクランプ回路が、ワイヤボンドパッドと
比較して面積を占有するのは通常のことである。図１におけるＮＭＯＳＦＥＴ４
の多大面積は、活性ＭＯＳＦＥＴのＥＳＤクランプ回路の性能がチャンネル幅（
電流に垂直方向の寸法）に正比例するため避けられない。通常の実施では、図１
におけるＮＭＯＳＦＥＴ４は、約２０００ミクロンのチャンネル幅に寸法を合わ
せている。クランプ回路の他の部分、特にトリガ回路８もまた、クランプ領域全
体の内のかなりの面積を占有する。抵抗６とコンデンサ７を含むトリガ回路８に
使用される面積は普通、クランプ回路の全面積の５０パーセントまでを占める。
トリガ回路８は、ＲＣ時間定数に必要な３００〜５００ナノ秒を達成するために
このような大きな面積を必要とする。
【０００６】 図１の活性ＭＯＳＦＥＴのＥＳＤクランプ回路は、その巨大なサイズの為往々
にしてＩＣ内での設置場所が制限される。多数の周辺インプット／アウトプット
（Ｉ／Ｏ）と電源ワイヤボンドパッドを有するＩＣを想定されたい。通常の配置
では、Ｉ／Ｏ回路（Ｉ／Ｏパッドとそれに接続した回路）の巨大なバンクが２０
個まで設置される。オンチップ電源レールと接続する電源パッドは、通常、Ｉ／
Ｏ回路のバンク間に、かなり少ない頻度で、設置される。ＩＣ面積全体を最小化
するために、バンク内のＩ／Ｏ回路は通常隣接して設置され、Ｉ／Ｏバンク内は
ほとんどあるいは全く使用しない箇所がない状態になる。従って，ＥＳＤクラン
プ回路は通常、Ｉ／Ｏ回路のバンク内には設置することができない。それゆえ、
通常ＥＳＤクランプ回路は電源パッドの近接した位置、あるいはＩＣの隅の領域
に設置されることが最も多い。
【０００７】 図２に、複数のＩ／Ｏ回路１２〜１５を保護を目的とする活性ＭＯＳＦＥＴ
ＥＳＤクランプ回路１９（図１に表示）の集積回路２０における通常の設置を示
す。この回路図ではＩ／Ｏ回路が４個のみ表示されているが、通常の設置では、
遠隔ＥＳＤクランプ回路はより広域なＩ／Ｏ回路のバンクを保護することができ
る。
【０００８】 図２における集中ＥＳＤクランプ回路１９は、正の電源レール（ＶＤＤ）２１
と負の電源レール（ＶＳＳ）２２との間に接続されている。図１に示すように、
このクランプ回路はトリガ回路、バッファ回路、そして巨大ＭＯＳＦＥＴトラン
ジスタを含む。
【０００９】 図２におけるＩ／Ｏ回路１２は、ＶＤＤレール２１とＶＳＳレール２２との間
に接続されたＩ／Ｏパッド２３を含む。ＮＭＯＳＦＥＴ２４は、Ｉ／Ｏパッド２
３とＶＳＳとの間に接続されている。ＰＭＯＳＦＥＴ２５は、Ｉ／ＯパッドとＶ
ＤＤパッドとの間に接続されている。ＮＭＯＳＦＥＴ２４は出力プルダウンバッ
ファとして働き、ＰＭＯＳＦＥＴ２５は出力プルアップバッファとして働く。Ｎ
ＭＯＳＦＥＴ２４とＰＭＯＳＦＥＴ２５の各ゲートは、出力プレドライバ回路（
図示されない）に接続されている。ダイオード２７は、ＶＳＳに接続しているア
ノードと、Ｉ／Ｏパッドに接続しているカソードを有する。ダイオード２６は、
Ｉ／Ｏパッドに接続しているアノードと、ＶＤＤに接続しているカソードを有す
る。図２において、Ｉ／Ｏ回路１２と同一のＩ／Ｏ回路１３〜１５も示す。
【００１０】 一連の抵抗Ｒ１〜Ｒ３、ＲｎをＶＤＤレール上の各Ｉ／Ｏ回路間に表示する。
各抵抗は、隣接した２個のＩ／Ｏ回路間のＶＤＤレールの区分の分配寄生金属抵
抗を表す。同様の抵抗をＶＳＳレール上に表示することができるが、回路図を明
確にするため図２には含まない。通常のＩＣの適用においては、図２のＩ／Ｏ回
路１４と１５の間に、追加のＩ／Ｏ回路と抵抗が配置してもよいことに注意され
たい。
【００１１】 集積回路は通常、接地されたＶＳＳを基準とする正のＥＳＤ事象がＩ／Ｏパッ
ドにカップルする間、最も損傷を受けやすい。図２において、このＩ／Ｏパッド
２３に加えられる事象のために意図された主要なＥＳＤ放散路は、以下のような
ものである。正のＥＳＤ事象が加えられると、Ｉ／Ｏパッドの電圧が素早く上昇
する。ダイオード２６は、順方向バイアスとなり、ＶＤＤ電源レールの電圧をも
上昇させる。集中ＥＳＤクランプ回路１９におけるトリガ回路はＥＳＤ事象を検
知し、バッファ回路を経由して巨大ＮＭＯＳＦＥＴ分路デバイスをオンの状態に
する。これにより、過渡ＥＳＤ電流はＶＤＤとＶＳＳの間を害を及ぼす事なく流
れ、ＩＣ回路内の壊れやすい素子は保護される。このＥＳＤ事象の間、加えられ
たＥＳＤ事象のピーク電流が意図された放散路を流れるとともに、Ｉ／Ｏパッド
２３の電圧が、電圧降下の合計から設定されたピークレベルへ上昇する。代わり
に、もし同等のＥＳＤ事象が図２の各Ｉ／Ｏパッドに与えられるとすると、集中
ＥＳＤクランプ回路に最も遠いＩ／Ｏパッドは、最も高いピーク電圧に達するこ
とに注意されたい。これは、ストレスのかかったＩ／Ｏパッドと集中ＥＳＤクラ
ンプ回路間のＶＤＤ電源レール上に、多数の直列抵抗が存在するためである。
【００１２】 ＭＮＯＳＦＥＴバッファ２４は、上記ＥＳＤ事象の代替放散路として働き、ま
た、集積回路内で最も壊れやすいデバイスであることが多い。ＥＳＤ事象の間、
ＮＭＯＳＦＥＴ２４は、各々がラテラルバイポーラコレクタ、エミッタ、ベース
領域を形成するＮＭＯＳＦＥＴドレイン放散、ソース放散、ローカルＰ型基板領
域を有する、ラテラル寄生ＮＰＮバイポーラトランジスタとして働く。この寄生
バイポーラトランジスタは、損傷の発生する前にピークＥＳＤ電流の一部分を導
電することが可能である。しかしながら、もしＩ／Ｏパッドの電圧が限界電圧の
閾値を超えて上昇すると、デバイスは永続的な熱損傷を被る。この限界電圧の閾
値の大きさは、設計選択や半導体製造技術によってかなり差が出るため、損傷閾
値は通常７〜１０ボルトの範囲にわたる。従って、Ｉ／Ｏ回路１２をＥＳＤ損傷
から保護するためには、ＥＳＤ電流を集中ＥＳＤクランプ回路１９を通して分流
し、Ｉ／Ｏパッド２３の電圧を上に定義した限界損傷電圧より低い値に制限しな
ければならない。
【００１３】 図２の遠隔ＥＳＤクランプ回路によるアプローチの限界としては、集中ＥＳＤ
クランプ回路とＩ／Ｏ回路１２の間に追加されるＩ／Ｏ回路の数が増加するに伴
い、集中ＥＳＤクランプ回路１９によるＩ／Ｏ回路１２の保護が益々難しくなる
事である。これは、ＶＤＤ電源レール内の直列抵抗（Ｒ１＋Ｒ２＋Ｒ３＋…＋Ｒ
ｎ）が増加するためである。例えば、８０ミクロンのボンドパッドピッチと２２
ミクロンのＶＤＤレール幅のＩＣレイアウトを想定する。通常の０．０７オーム
／平方ミクロンの金属抵抗に関しては、結果となるパッド（Ｒｎ）一個当たりの
抵抗は約０．２５オームである。もし、ＶＤＤバスが１０個のパッドを横切りＥ
ＳＤクランプ回路に到達すると、ＥＳＤ電流パスにおけるＶＤＤバス抵抗の総量
は２．５オームとなる。工業基準の２００Ｖマシンモデル（Ｍａｃｈｉｎｅ Ｍ
ｏｄｅｌ）のＥＳＤ事象においては、ＩＣ内を強制的に流れるピーク電流は、約
３．０アンペアとなる。このピーク電流によって、ＥＳＤ電流放散パスにおいて
ＶＤＤバス抵抗１個で７．５ボルトの降下が生じる。これにより、ダイオード２
６と集中ＥＳＤクランプ回路１９とによる追加の電圧降下を含む以前に、ＮＭＯ
ＳＦＥＴ出力バッファ２４の損傷を引き起こす限界電圧閾値を超えることがある
。
【００１４】 ＥＳＤの性能は、ＶＤＤレール２１の幅を増加させ累積抵抗を減じることによ
り改良することができるが、その代償として集積回路のサイズを大きくしなけれ
ばならない。追加のＥＳＤクランプ回路を、クランプ回路１９に並列してＩ／Ｏ
回路の間に設置することもできる。しかしながら、ぎっしり詰まった通常のＩ／
Ｏ回路のバンクには、これら巨大なクランプ回路の為のスペースは全くない。Ｉ
／Ｏ回路の間にこのスペースを設けるためには、やはり、ＩＣのサイズを大きく
する必要がある。従って、ぎっしり詰まったＩ／Ｏ回路の巨大バンクを保護する
際に、従来よりも累積ＶＤＤレール抵抗の影響を受けにくい、改良された、より
空間効率のよいＥＳＤクランプ回路機構が必要である。また、図２に示す集中Ｅ
ＳＤクランプ回路からの距離の様々な違いによる変動性がなくすべてのＩ／Ｏ回
路を同等に保護することのできる、ＥＳＤクランプ回路もまた必要である。最後
に、非常に融通性がありモジュール式のＶＤＤレールの抵抗やＩ／Ｏバンク内の
Ｉ／Ｏ回路の数に関する懸念が最小限下の状況で同様のアプローチを複数のＩＣ
設計に適用できる、ＥＳＤクランプ回路機構が必要である。
【００１５】 本発明を限定としてではなく例示として添付図面にて説明する。図面では、同
じ参照符号は同様な要素を示す。 当業者には、図面の中の要素が簡潔さと明瞭さを目的として示されているので
あって、必ずしも正しい縮尺で描かれているわけではないことが理解される。例
えば、図面のいくつかの要素の大きさは、本発明の実施例の理解をより良く促す
ために他の要素に比べて誇張され得る。
【００１６】 （詳細な説明） 本発明の実施例は、個別ＥＳＤ保護回路のアレイが、正のバスと接地された供
給バスとの間に並行に接続され、かつ保護されるべきＩ／Ｏ回路の各々の中に分
配されているＥＳＤ保護ネットワークを提供する。ＥＳＤ事象の間及び通常の回
路作動の間の両方において、個別ＥＳＤ保護回路を制御するトリガが、保護され
るべきＩ／Ｏ回路から離れた場所に設置される。この遠隔トリガ回路は、Ｉ／Ｏ
パッドの任意の一つに接続された正のＥＳＤ事象を感知し、それに応答して複数
の各ＥＳＤ保護回路のアレイをイネーブルにする。一つの実施例において、遠隔
トリガ回路は、ＥＳＤ事象の持続時間（通常数マイクロ秒）を超えるよう設定さ
れた特徴的なＲＣ時間定数を有する抵抗−コンデンサ（ＲＣ）過渡検知器を使用
する。このＲＣ時間定数を実現するためには巨大な基板面積が必要であり、それ
は、遠隔トリガ回路を用いて複数の分配ＥＳＤ保護回路を制御するのに有効な面
積である。
【００１７】 一つの実施例において、各ＥＳＤ保護回路と遠隔トリガ回路は、各々がＩＣ外
部の電源に接続された、正の電源バスと接地された電源バスとの間に接続されて
いる。他の実施例において、正のバスは、外部の電源に直接連結されていない。
正のバスはＶＤＤバス又はＥＳＤバスと称される。接地された電源バスは、同様
にＶＳＳバスと称されシリコン基板と連結することにより、基板がＶＳＳバス金
属と並列に導電することを許容する。本発明の一つの実施例において、ＶＳＳ電
源バスとＥＳＤバスを有する集積回路は、ＥＳＤバスに接続された複数の入力／
出力（Ｉ／Ｏ）パッドと、複数の各トランジスタとを備え、各トランジスタの各
々は対応するＩ／Ｏパッドと接続している。複数の各トランジスタは、複数のＩ
／Ｏパッドの少なくとも１個におけるＥＳＤ事象に応答して並列に作動し、複数
のＩ／ＯパッドのためのＥＳＤ保護を供給する。本発明の他の実施例において、
ＶＳＳ電源バスとＥＳＤバスを有する、ＥＳＤ保護を目的とする分配トランジス
タ回路は、ＥＳＤバスとＶＳＳ電源バスに接続された複数のＩ／Ｏ回路と複数の
分配トランジスタとを備える。複数のＩ／Ｏ回路の各々は、複数の分配トランジ
スタのうち一個を有し、各トランジスタはＥＳＤバスに接続された第１の電流電
極と、ＶＳＳバスに接続された第２の電流電極と、制御電極とを含む。分配トラ
ンジスタ回路はさらに、複数の分配トランジスタに呼応するトリガ回路であって
、ＥＳＤバスに接続された第１の端子と、トリガバスを経由して分配トランジス
タの各制御電極に接続された第２の端子とを有するトリガ回路を含む。
【００１８】 多くのＥＳＤ保護機構においては、Ｉ／Ｏ回路のＥＳＤ強度は、試験下のＩ／
Ｏパッドと、置く頻度の少ない数の集中ＥＳＤクランプ回路との間の、ＥＳＤバ
ス抵抗に依存する。しかしながら、保護されるべき全てのＩ／Ｏパッドの間に個
別ＥＳＤ保護回路を配置することによって、ＥＳＤ強度はパッドとパッドの間で
殆ど差がなくなる。いずれかのＩ／Ｏパッドが、接地されたＶＳＳを基準として
正のＥＳＤ事象を受けると、各Ｉ／Ｏ回路内に位置する複数の個別ＥＳＤ保護回
路が並列してオンの状態になる。Ｉ／Ｏ回路の巨大バンクにおいては、ストレス
のかかったＩ／ＯパッドのＥＳＤバス抵抗のオームに密集している保護回路は、
ＥＳＤ電流の大部分を分流する傾向がある。しかしながら、ストレスのかかった
Ｉ／Ｏパッドの位置に関らず、複数の個別ＥＳＤ保護回路のアレイは一列に働き
、ＥＳＤバスとＶＳＳバスの間で低抵抗の主要パスを提供する。複数の小デバイ
スは、個別保護デバイスの累積効果によって、非常に大きなＥＳＤ電流に対処す
ることができる。
【００１９】 本発明のいくつかの実施例の利点としては、分離された遠隔トリガ回路を利用
した個別ＥＳＤ保護回路は、各々の占める基板面積が小さい事である。個別ＥＳ
Ｄ保護回路の占める面積は、通常、先行例による集中ＥＳＤクランプ回路が占め
る面積の１０パーセント以下である。この面積は十分小さいため、個別ＥＳＤ保
護回路はＩＣの総面積に殆ど影響を与えることなく、簡単にＩ／Ｏ回路内に組み
込むことができる。
【００２０】 図３に、本発明の一つの実施例を示す。ここで、ＥＳＤ保護は集積回路３１内
に設けられる。集積回路３１はＩ／Ｏ回路３０，３２，３６、遠隔トリガ回路３
７を含む多種の回路部分を含む。これら回路部分の各々は、正のＥＳＤバス４８
と接地されたＶＳＳバス４３の間で連結している。直列抵抗Ｒ１，Ｒ２、及びＲ
ｎを、ＥＳＤバス４８の各Ｉ／Ｏ回路間に表示する。各抵抗は、隣接した２個の
Ｉ／Ｏ回路間の、ＥＳＤバス部分の分配寄生金属抵抗を表す。図３に示すＩ／Ｏ
回路３０，３２，３６、抵抗Ｒ１，Ｒ２，Ｒｎに加えて、Ｉ／Ｏ回路３２と３６
の間に、いかなる数の追加のＩ／Ｏ回路及び追加ＶＤＤバス抵抗を設置してもよ
いことが想定される。他の実施例では、図３よりも少ない数のＩ／Ｏ回路を含む
こともできる。
【００２１】 Ｉ／Ｏ回路３０は、Ｉ／Ｏパッド３８とＥＳＤバス４８との間に接続された出
力バッファＰＮＯＳＦＥＴ４９およびダイオード４６と、Ｉ／Ｏパッド３８とＶ
ＳＳバス４３との間に接続された出力バッファＮＭＯＳＦＥＴ４１およびダイオ
ード４５とを含む。Ｉ／Ｏ回路３０はさらに、ＥＳＤバス４８とＶＳＳバス４３
の間に接続された個別ＥＳＤ保護回路３９を含む。この実施例において、個別Ｅ
ＳＤ保護回路３９は、第１のバッファ回路４２と、ＮＭＯＳＦＥＴ４０とから構
成される。ＮＭＯＳＦＥＴ４０のドレインはＥＳＤバス４８に接続され、ソース
はＶＳＳバス４３に接続されている。他の実施例において、ＮＭＯＳＦＥＴ４０
を他のタイプのトランジスタと置き換えてもよい。第１のバッファ回路４２は、
トリガバス４７に接続される入力と、ＮＭＯＳＦＥＴ４０の制御端子に接続され
る出力とを備えるように構成されている。個別ＥＳＤ保護回路３９は、ＥＳＤ事
象の間、ＥＳＤバス４８とＶＳＳバス４３の間の直流電流経路を提供する。各Ｉ
／Ｏ回路内に含まれる個別ＥＳＤ保護回路３９は、どのＩ／ＯパッドがＥＳＤ事
象を受けるに関らず、分配ＥＳＤ保護を提供するため並列に連結されていること
に注目されたい。Ｉ／Ｏ回路３２，３６はＩ／Ｏ回路３０と同様である。この実
施例では、図３に示すように、Ｉ／Ｏ回路３２，３６は各々Ｉ／Ｏ回路３０内に
見られるのと同一の回路構成を含む。
【００２２】 Ｉ／Ｏ回路３０，３２，３６に含まれるＥＳＤ保護回路の各々は、ＥＳＤ保護
回路３９と同様、遠隔トリガ回路３７の出力をＥＳＤ保護回路３９の入力と接続
するトリガバス４７を経由して、遠隔トリガ回路３７により制御される。本発明
の本実施例においては、遠隔ＥＳＤトリガ回路３７は、抵抗素子５４と容量素子
５２を含むＲＣ過渡検知器５６と、第２バッファ回路５０とから構成される。抵
抗素子５４は、ＶＳＳバス４３とアノード５５の間に接続されている。容量素子
５２は、アノード５５とＥＳＤバス４８の間に接続されている。
【００２３】 第二バッファ回路５０は、ＲＣ過渡検知器５６が発生した弱い信号をトリガバ
ス４７の操作に十分な信号レベルに増幅する役割をする。これは例えば、一個以
上の反転バッファステージを利用する従来の回路装置を用いて達成することがで
きる。各個別ＥＳＤ保護回路に設置された第１バッファ回路４２と同様の第１バ
ッファ回路は、トリガバス４７上の信号を、ＥＳＤ事象の間ＮＭＯＳＦＥＴ４０
を完全にイネーブルにする信号レベルまで増幅する役割をする。図３に示す様に
構成された抵抗素子５４と容量素子５２を用い、第１，第２のバッファ回路は一
緒に、例えば偶数の反転バッファステージを利用する。
【００２４】 図３における集積回路３１の他の実施例では、抵抗素子がＥＳＤバス４８に接
続され、容量素子がＶＳＳバス４３に接続されるように、抵抗素子５４と容量素
子５２をノード５５の周囲で反転させることが可能である。このように配列され
たＲＣ過渡検出器５６を用い、第１，第２のバッファ回路は一緒に、例えば奇数
の反転バッファステージを利用する。
【００２５】 図３における集積回路３１のさらなる他の実施例では、第１と第２のバッファ
回路は一つの有効バッファ回路に統合され、遠隔トリガ回路３７内に配置される
。この実施例では、Ｉ／Ｏ回路３０，３２，３６の個別ＥＳＤ保護回路はＮＭＯ
ＳＦＥＴのみから構成され、第１バッファ回路は含まない。例えば、ＥＳＤ保護
回路３９は、ＭＯＳＦＥＴ４０のみにより構成され、トリガバス４７はＮＭＯＳ
ＦＥＴ４０の制御端子に接続される。
【００２６】 多くのＥＳＤ保護機構においては（例えば図１，２について記述したもの）、
集積回路内のＥＳＤ事象により、ＥＳＤ事象が単一の巨大ＥＳＤクランプ回路に
加えられるＩ／Ｏパッドから流れる電流が生じる。ＥＳＤクランプ回路とストレ
スを受けたＩ／Ｏパッドとの距離により、ＥＳＤバスの抵抗はかなりのものとな
り、耐えられない電圧の蓄積が起こる。それに対し本発明の実施例は、トリガ回
路を遠隔位置に保ちながら、単一の巨大なまたは集中したＥＳＤクランプ回路を
、各Ｉ／Ｏパッドに近接した、個別の、より小さな複数のＥＳＤ保護回路に取り
替えたものである。個別の複数の保護回路を有するこのＥＳＤ保護システムは、
単一の巨大保護ネットワークの様に効果的に働き、局在した個別の複数のＥＳＤ
保護回路の累積効果により集積回路がさらに保護される結果となる。各Ｉ／Ｏパ
ッドに近接した位置に複数の個別ＥＳＤ保護回路を備えることで、集中ＥＳＤ保
護機構と比較してＥＳＤバス抵抗の制限が大いに緩和される。各Ｉ／Ｏ回路に対
する強力なＥＳＤ保護を達成するために、集中ＥＳＤ手法で使用される物よりも
非常に小さく（より強い抵抗を伴って）ＥＳＤバスを設計できる事は、本発明の
いくつかの実施例の利点である。
【００２７】 一つの実施例において、図３のＮＭＯＳＦＥＴ４０のチャンネル幅はせいぜい
約３００ミクロンであり、チャンネル長はせいぜい０．６ミクロンである。隣接
した２個のＩ／Ｏ回路間のトリガバス４７の各区分における寄生金属抵抗（図３
には特に示さない）は、約５オームである。隣接した２個のＩ／Ｏ回路間のＥＳ
Ｄバスの各区分における寄生金属抵抗（Ｒｎ）は、約０．２５オームである。従
って、累積ＮＭＯＳＦＥＴ４０のチャンネル幅が２７００ミクロンである総計９
個の個別ＥＳＤ保護回路が、ストレスのかかったいずれかのＩ／ＯパッドのＥＳ
Ｄバス抵抗の１オーム内に含まれることになる。この総計は、ストレスのかかっ
たＩ／Ｏパッドから局在するＥＳＤ保護回路と、ＥＳＤバスに沿った双方向の４
個のＥＳＤ保護回路を含む。
【００２８】 一つの実施例において、ＥＳＤ保護回路３９のＭＯＳＦＥＴ４０のゲートサイ
ズは約２５０ミクロンであり、チャンネル長はせいぜい約０．５ミクロンである
。この実施例では、ＥＳＤ事象を受けるパッドは、２２５０ミクロンの幅を有し
、かつ０．５ミクロンのチャンネル長を有するＥＳＤバスライン抵抗の、約１オ
ーム以内のＥＳＤ保護を効果的に受けることができる。本発明の実施例は、従っ
て、抵抗ＥＳＤバスに沿って分配され得るより小さな保護回路のネットワークを
提供しながら、ＥＳＤを受けるいずれのＩ／Ｏパッドに対しても強力なＥＳＤ保
護を提供することができる。
【００２９】 図３に示すＩ／Ｏ回路内の設置に加え、個別ＥＳＤ保護回路３９は、電源パッ
ド、Ｉ／Ｏ又は電源パッドの間に設置したセル内、あるいは十分なスペースのあ
る場所ならどこにでも設置することができる。一つの意図としては、これらＥＳ
Ｄ保護回路をＥＳＤバスに沿って広範に配置し、ストレスのかかったＩ／Ｏパッ
ドのいずれも、ＥＳＤバス金属のオーム内で、複数のＥＳＤ保護回路による保護
を受けることができるようにする事である。図３に示す遠隔トリガ回路３７は、
電源パッド、Ｉ／Ｏ又は電源パッドの間に設置したセル内、又は十分なスペース
のある場所ならどこにでも設置することができる。
【００３０】 本発明の実施例は、ＥＳＤ保護機構を、独立した適用と設計とし、かつ標準の
セル設計方法において実施することができるようにするものである。個別ＥＳＤ
保護回路３９はＥＳＤバス４８と共に形成され、従って集積回路のレイアウト面
積の増加を招かない。ＥＳＤ保護回路３９は、パッドの端に設置される時は、２
重層金属、あるいは３重層金属プロセスにおいて形成される。
【００３１】 本発明の他の実施例を、図４に表示する。集積回路６０は、Ｉ／Ｏ回路６２，
６４，６６、及び遠隔トリガ回路６８を含む多様な回路部分を含む。これら回路
部分は各々、正のＥＳＤバス７０と接地されたＶＳＳバス７２の間で連結されて
いる。直列抵抗Ｒ１，Ｒ２，及びＲｎを各Ｉ／Ｏ回路の間のＥＳＤバス上に示す
。各抵抗は、隣接した２個のＩ／Ｏ回路の間のＥＳＤバスの区分の分配寄生金属
抵抗を表す。図４に示すＩ／Ｏ回路と抵抗に加えて、可変数の追加Ｉ／Ｏ回路及
び追加ＶＤＤバス抵抗器を、Ｉ／Ｏ回路６４と６６の間に設置することができる
と想定される。Ｉ／Ｏ回路６２は、Ｉ／Ｏパッド７４とＥＳＤバス７０の間に接
続された出力バッファＰＭＯＳＦＥＴ７６およびダイオード８０と、Ｉ／Ｏパッ
ド７４とＶＳＳバス７２の間に接続された出力バッファＮＭＯＳＦＥＴ７８およ
びダイオード８２とを含む。Ｉ／Ｏ回路６２は、さらに、ＥＳＤバス７０とＶＳ
Ｓバス７２の間に連結された個別ＥＳＤ保護回路８９を含む。この実施例におい
ては、個別ＥＳＤ保護回路８９は、バッファ回路８６、ＮＭＯＳＦＥＴ８８、容
量素子８４から構成される。バッファ回路８６は、トリガバス７１に接続される
入力と、ＮＭＯＳＦＥＴ８８の制御端子に接続される出力とを備えるように構成
されている。ＭＮＯＳＦＥＴ８８のドレインは、ＥＳＤバス７０と接続され、ソ
ースはＶＳＳバス７２と接続されている。その他の実施例では、ＮＭＯＳＦＥＴ
を他のタイプのトランジスタに置き換えたてもよい。容量素子８４は、トリガバ
ス７１とＶＳＳバス７２の間に接続されている。個別ＥＳＤ保護回路８９はＥＳ
Ｄ事象中、ＥＳＤバス７０とＶＳＳバス７２の間の直流電流パスを提供する。Ｉ
／Ｏ回路６４，６６は双方ともＩ／Ｏ回路６２と同様であり、図４に示すように
Ｉ／Ｏ回路６２と同様の回路を含む。Ｉ／Ｏ回路６２，６４，６６の各々に包含
された、ＥＳＤ保護回路８９のような個別ＥＳＤ保護回路は、並列に連結され、
ＥＳＤ事象を受けたＩ／Ｏパッドのどれかに関らず分配ＥＳＤ保護を提供するこ
とに注意されたい。
【００３２】 Ｉ／Ｏ回路６２，６４，６６に含まれるＥＳＤ保護回路の各々は、遠隔トリガ
回路６８の出力を各ＥＳＤ保護回路の入力に連結するトリガバス７１を介して、
遠隔トリガ回路６８により制御される。この実施例において、遠隔ＥＳＤトリガ
回路６８は、抵抗素子９２と容量素子９０から成るＲＣ過渡検知器から構成され
ている。抵抗素子９２は、ＥＳＤバスとノード９０の間に接続されている。容量
素子９０はノード９５とＶＳＳバスの間に接続されている。ノード９５は、トリ
ガバス７１と接続している。
【００３３】 各個別ＥＳＤ保護回路の容量素子８４，９６，９４は、各々トリガバス７１と
ＶＳＳバス７２の間で容量素子９０と並列に連結され、遠隔トリガ回路６８内の
ＲＣ過渡検知器の有効ＲＣ時間定数を増加させる。コンデンサ９０は、従って、
トリガバス７１に沿って分配された追加の容量素子８４，９６，９４及び抵抗９
２と直列に作用する容量素子９０が要求されるＲＣ時間定数を産出するようなサ
イズに任意に縮小させることができる。その他の実施例においては、抵抗９２と
、トリガバスに沿って分配される容量素子８４，９６，９４とから形成されるＲ
Ｃ過渡検知器によって、容量素子９０は完全に除去される。
【００３４】 バッファ回路８６は、トリガバス７１を介して、ＲＣ過渡検知器が発生した弱
い信号をＮＭＯＳＦＥＴ８８の制御端子を駆動するに十分な信号レベルまで増幅
する役割をする。このバッファ回路は、例えば１個、３個、または５個の反転バ
ッファステージを利用する、従来の回路装置により達成することができる。
【００３５】 本発明の実施例は、一連の個別ＥＳＤ保護回路が正のバスと接地された供給バ
スとの間に並列に連結され、保護されるべき各Ｉ／Ｏ回路の間に分配される、Ｅ
ＳＤ保護ネットワークを提供する。ＥＳＤ事象の間および通常の回路作動の間、
個別ＥＳＤ保護回路を制御するためのトリガは、保護するべきＩ／Ｏ回路から離
れた場所に置かれる。従って、有効ＥＳＤバス抵抗は、ストレスのかかったいず
れかのＩ／Ｏパッドと、ＥＳＤ流を害を及ぼす事なくＶＳＳに分流させるよう要
求される累積ＥＳＤ保護回路との間で、減少する。これにより、ＩＣにおけるす
べてのＩ／Ｏ回路を等しく保護する、モジュール式で空間効率のよいＥＳＤ保護
機構が達成される。
【００３６】 以上の明細書では、特定の実施例に関して説明してきたら、当業者にとっては
、請求の範囲に記述する本発明の範囲から逸脱せずに様々な改良および変更が可
能である。従って、明細書と図は限定というよりは例証であり、そのような改変
は本発明の範囲内に包含されるものとする。
【００３７】 本発明の実施例に関する効果、他の利点、問題の解決法が上に記述されている
。しかしながら、効果、利点、問題の解決法、及び効果、利点、解決法を生じま
たさらに顕著なものとするあらゆる要素は、請求の範囲のいくつか又は全部にお
ける、重大な、必要な、又は本質的な特徴あるいは要素として解釈されるべきで
はない。ここで使用される「含む（有する、備える、構成する）」やバリエーシ
ョンは、非限定的な包含を意味するものであり、列挙した要素を構成するプロセ
ス、方法、物品、又は装置は、これらのみを含むものではなく、明言的に列挙し
ていないかそのようなプロセス、方法、物品、又は装置に固有の他の要素も含み
得る。
【図面の簡単な説明】
【図１】先行技術のＥＳＤクランプ回路の回路図である。
【図２】先行技術のＥＳＤ保護回路の回路図である。
【図３】本発明の１実施例による、分配ＥＳＤ保護回路の回路図である。
【図４】本発明の他の実施例による、ＥＳＤ保護回路の回路図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5F038 AZ07 BH02 BH03 BH04 BH05 BH13 CD04 CD07 CD12 DF01 EZ20 5F048 AA02 AB06 AB07 AC03 AC10 CC01 CC05 CC06 CC09 CC15 CC16 CC19 5J032 AA02 AB02 AB15 AB25 AC18

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】ＶＳＳ電源バス（４３又は７２）と静電放電（ＥＳＤ）バス（
    ４８又は７０）とを有する集積回路であって、 ＥＳＤバスとＶＳＳ電源バスとに接続された複数の入力／出力（Ｉ／Ｏ）パッ
    ド（３８又は７４）と、 複数の個別トランジスタ（４０又は８８）とを備え、 各個別トランジスタが、対応するＩ／Ｏパッドに接続し、 前記複数の個別トランジスタが、複数のＩ／Ｏパッドの少なくとも一個における
    ＥＳＤ事象に応答して並列に作動することにより、複数のＩ／ＯパッドのＥＳＤ
    保護を提供することを特徴とする集積回路。
  2. 【請求項２】ＶＳＳ電源（４３又は７２）と静電放電（ＥＳＤ）バス（４８
    又は７０）とを有する静電放電（ＥＳＤ）のための分配トランジスタ回路であっ
    て、 ＥＳＤバスとＶＳＳ電源バスとに接続された複数の入力／出力（Ｉ／Ｏ）回路
    （３０，３２，３６又は６２，６４，６６）と、 前記複数のI ／O 回路の各々は前記複数の分配トランジスタの一つを含み、各
    分配トランジスタは、ＥＳＤバスに接続された第２の電流電極と、ＶＳＳバスに
    接続された第２の電流電極と、制御電極とを有する、複数の分配トランジスタ（
    ４０又は８８）と、 ＥＳＤバスに接続された第１の端子と、トリガバス（４７又は７１）を介して
    分配トランジスタの制御電極の各々に接続された第２の端子とを有し、前記複数
    の分配トランジスタに対応するトリガ回路（３７又は６８）と、 を備えた回路。
JP2001574904A 2000-04-10 2001-04-04 静電放電（ｅｓｄ）保護回路 Expired - Lifetime JP5162070B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/546,601 US6385021B1 (en) 2000-04-10 2000-04-10 Electrostatic discharge (ESD) protection circuit
US09/546,601 2000-04-10
PCT/US2001/010976 WO2001078148A1 (en) 2000-04-10 2001-04-04 Electrostatic discharge (esd) protection circuit

Publications (2)

Publication Number Publication Date
JP2003530698A true JP2003530698A (ja) 2003-10-14
JP5162070B2 JP5162070B2 (ja) 2013-03-13

Family

ID=24181147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001574904A Expired - Lifetime JP5162070B2 (ja) 2000-04-10 2001-04-04 静電放電（ｅｓｄ）保護回路

Country Status (7)

Country Link
US (1) US6385021B1 (ja)
EP (1) EP1277236B1 (ja)
JP (1) JP5162070B2 (ja)
KR (1) KR100801863B1 (ja)
CN (1) CN1242478C (ja)
AU (1) AU2001251308A1 (ja)
WO (1) WO2001078148A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121007A (ja) * 2004-10-25 2006-05-11 Renesas Technology Corp 半導体集積回路
JP2007511901A (ja) * 2003-10-21 2007-05-10 オーストリアマイクロシステムズ アクチエンゲゼルシャフト アクティブ保護回路装置
JP2007511898A (ja) * 2003-10-10 2007-05-10 フリースケール セミコンダクター インコーポレイテッド 静電気放電に対する保護回路及びその動作方法
JP2007250846A (ja) * 2006-03-16 2007-09-27 Denso Corp 入力保護回路
JP2008520109A (ja) * 2004-11-12 2008-06-12 テキサス インスツルメンツ インコーポレイテッド 切替可能ｉ／ｏデカップリング・キャパシタンス機能を実現する局部ｅｓｄパワーレールクランプ
JP2008530794A (ja) * 2005-02-11 2008-08-07 フリースケール セミコンダクター インコーポレイテッド Ｉ／ｏセルｅｓｄシステム
JP2010278109A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 静電気保護回路
JP2011192957A (ja) * 2010-02-19 2011-09-29 Oki Semiconductor Co Ltd 保護回路及び半導体装置
JP2013207388A (ja) * 2012-03-27 2013-10-07 Asahi Kasei Electronics Co Ltd Ｅｓｄ保護回路及びｅｓｄ保護回路に係る半導体装置
JP2014032210A (ja) * 2009-03-09 2014-02-20 Qualcomm Inc 半導体チップ接合のために静電放電（ｅｓｄ）イベントの大きさを測定するための回路
JP2015173214A (ja) * 2014-03-12 2015-10-01 株式会社東芝 出力回路
JP2015211463A (ja) * 2014-04-23 2015-11-24 上海兆芯集成電路有限公司 静電放電保護回路
WO2016203648A1 (ja) * 2015-06-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7320457B2 (en) * 1997-02-07 2008-01-22 Sri International Electroactive polymer devices for controlling fluid flow
JP3796034B2 (ja) * 1997-12-26 2006-07-12 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路装置
US7537197B2 (en) * 1999-07-20 2009-05-26 Sri International Electroactive polymer devices for controlling fluid flow
FR2803100B1 (fr) * 1999-12-28 2002-12-06 St Microelectronics Sa Dispositif de protection de lignes d'interconnexions dans un circuit integre
AU2001238675A1 (en) * 2000-02-23 2001-09-03 Sri International Electroactive polymer thermal electric generators
US6933610B2 (en) * 2002-02-20 2005-08-23 Silicon Pipe, Inc. Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby
TW529153B (en) * 2002-02-27 2003-04-21 United Microelectronics Corp Electrostatic discharge protection circuit
WO2003081762A1 (en) * 2002-03-18 2003-10-02 Sri International Electroactive polymer devices for moving fluid
AU2002315976A1 (en) * 2002-03-22 2003-10-08 Freescale Semiconductor, Inc. Circuit for electrostatic discharge protection
US6757147B1 (en) * 2002-05-03 2004-06-29 Pericom Semiconductor Corp. Pin-to-pin ESD-protection structure having cross-pin activation
US6724603B2 (en) * 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
US20040212936A1 (en) * 2002-09-27 2004-10-28 Salling Craig T. Diode-string substrate-pumped electrostatic discharge protection
US7164565B2 (en) * 2002-11-29 2007-01-16 Sigmatel, Inc. ESD protection circuit
US7209332B2 (en) * 2002-12-10 2007-04-24 Freescale Semiconductor, Inc. Transient detection circuit
KR100937652B1 (ko) * 2002-12-31 2010-01-19 동부일렉트로닉스 주식회사 반도체 장치의 정전기방전 보호회로
US7074687B2 (en) * 2003-04-04 2006-07-11 Freescale Semiconductor, Inc. Method for forming an ESD protection device
US7616414B2 (en) * 2003-04-25 2009-11-10 Broadcom Corporation ESD protection circuit for high speed signaling including T/R switches
US7203043B2 (en) 2003-05-30 2007-04-10 Hewlett-Packard Development Company, L.P. Method and structure for external control of ESD protection in electronic circuits
KR100532463B1 (ko) * 2003-08-27 2005-12-01 삼성전자주식회사 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치
JP2005093497A (ja) 2003-09-12 2005-04-07 Toshiba Corp 保護回路を有する半導体装置
KR100645039B1 (ko) * 2003-12-15 2006-11-10 삼성전자주식회사 정전기 방전 보호 소자 및 그 제조방법
DE102004004789B3 (de) * 2004-01-30 2005-03-03 Infineon Technologies Ag ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen
KR100781537B1 (ko) * 2004-02-07 2007-12-03 삼성전자주식회사 정전기 방전 보호 반도체 소자 및 이를 포함하는 반도체집적 회로
JP5085139B2 (ja) * 2004-02-07 2012-11-28 サムスン エレクトロニクス カンパニー リミテッド 静電気保護機能を有するバッファ回路
DE102004007655B8 (de) * 2004-02-17 2013-10-10 Infineon Technologies Ag Halbleiterschaltungen mit ESD-Schutzvorrichtung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schutzschaltung
US7573691B2 (en) * 2004-04-12 2009-08-11 Agere Systems Inc. Electrical over stress robustness
TWI234266B (en) * 2004-06-24 2005-06-11 Novatek Microelectronics Corp Level shifter circuits for ESD protection
JP5008840B2 (ja) * 2004-07-02 2012-08-22 ローム株式会社 半導体装置
US20060028776A1 (en) * 2004-08-09 2006-02-09 Michael Stockinger Electrostatic discharge protection for an integrated circuit
JP4195431B2 (ja) * 2004-10-07 2008-12-10 株式会社東芝 静電放電の検証方法および半導体装置の製造方法
US7518841B2 (en) * 2004-11-02 2009-04-14 Industrial Technology Research Institute Electrostatic discharge protection for power amplifier in radio frequency integrated circuit
US7328882B2 (en) * 2005-01-06 2008-02-12 Honeywell International Inc. Microfluidic modulating valve
US7301741B2 (en) * 2005-05-17 2007-11-27 Freescale Semiconductor, Inc. Integrated circuit with multiple independent gate field effect transistor (MIGFET) rail clamp circuit
TWI278093B (en) * 2005-07-15 2007-04-01 Novatek Microelectronics Corp Level shifter ESD protection circuit with power-on-sequence consideration
CN100442510C (zh) * 2005-08-26 2008-12-10 联咏科技股份有限公司 考量电源启动顺序的准位移位器静电放电防护电路
US7639462B2 (en) * 2005-10-25 2009-12-29 Honeywell International Inc. Method and system for reducing transient event effects within an electrostatic discharge power clamp
US8254069B2 (en) * 2005-10-28 2012-08-28 Fairchild Semiconductor Corporation ESD protection for outputs
US7593202B2 (en) * 2005-11-01 2009-09-22 Freescale Semiconductor, Inc. Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit
US7453676B2 (en) * 2005-11-16 2008-11-18 Huh Yoon J RC-triggered ESD power clamp circuit and method for providing ESD protection
TWI268599B (en) * 2005-12-08 2006-12-11 Via Tech Inc ESD protection circuits and related techniques
DE102005060368A1 (de) * 2005-12-16 2007-06-28 Infineon Technologies Ag Verfahren zum ESD-Schutz einer elektronischen Schaltung und entsprechend ausgestaltete elektronische Schaltung
US7542255B2 (en) * 2006-03-16 2009-06-02 Denso Corporation Input protection circuit
US20070236842A1 (en) * 2006-04-07 2007-10-11 Hynix Semiconductor Inc. Electrostatic discharge protection circuit
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US7551415B2 (en) * 2006-08-30 2009-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Repair circuitry with an enhanced ESD protection device
US7589945B2 (en) * 2006-08-31 2009-09-15 Freescale Semiconductor, Inc. Distributed electrostatic discharge protection circuit with varying clamp size
KR20100053536A (ko) 2007-06-29 2010-05-20 아트피셜 머슬, 인코퍼레이션 감각적 피드백을 부여하는 전기활성 고분자 변환기
US7777998B2 (en) 2007-09-10 2010-08-17 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US7755871B2 (en) 2007-11-28 2010-07-13 Amazing Microelectronic Corp. Power-rail ESD protection circuit with ultra low gate leakage
US7817387B2 (en) * 2008-01-09 2010-10-19 Freescale Semiconductor, Inc. MIGFET circuit with ESD protection
US7710696B2 (en) * 2008-01-23 2010-05-04 Himax Technologies Limited Transient detection circuit for ESD protection
TWI390699B (zh) * 2008-01-31 2013-03-21 Realtek Semiconductor Corp 具有靜電保護功能之網路通訊裝置
JP5312849B2 (ja) * 2008-06-06 2013-10-09 ルネサスエレクトロニクス株式会社 集積回路
JP2010010419A (ja) * 2008-06-27 2010-01-14 Nec Electronics Corp 半導体装置
EP2239793A1 (de) 2009-04-11 2010-10-13 Bayer MaterialScience AG Elektrisch schaltbarer Polymerfilmaufbau und dessen Verwendung
US8947839B2 (en) * 2009-07-30 2015-02-03 Xilinx, Inc. Enhanced immunity from electrostatic discharge
CN101989739B (zh) * 2009-08-06 2013-12-04 技嘉科技股份有限公司 保护电路
US20110242712A1 (en) * 2010-04-01 2011-10-06 Fwu-Juh Huang Chip with esd protection function
US8456784B2 (en) 2010-05-03 2013-06-04 Freescale Semiconductor, Inc. Overvoltage protection circuit for an integrated circuit
CN101944530B (zh) * 2010-08-27 2011-09-21 电子科技大学 一种用于集成电路的具有控制电路的esd保护电路
CA2828809A1 (en) 2011-03-01 2012-09-07 Francois EGRON Automated manufacturing processes for producing deformable polymer devices and films
JP2014517331A (ja) 2011-03-22 2014-07-17 バイエル・インテレクチュアル・プロパティ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 電場応答性高分子アクチュエータレンチキュラシステム
JP2013073992A (ja) * 2011-09-27 2013-04-22 Semiconductor Components Industries Llc 半導体装置
US8982517B2 (en) * 2012-02-02 2015-03-17 Texas Instruments Incorporated Electrostatic discharge protection apparatus
EP2828901B1 (en) 2012-03-21 2017-01-04 Parker Hannifin Corporation Roll-to-roll manufacturing processes for producing self-healing electroactive polymer devices
CN102693979B (zh) * 2012-06-11 2017-02-08 上海华虹宏力半导体制造有限公司 全芯片esd保护电路
WO2013192143A1 (en) 2012-06-18 2013-12-27 Bayer Intellectual Property Gmbh Stretch frame for stretching process
US9590193B2 (en) 2012-10-24 2017-03-07 Parker-Hannifin Corporation Polymer diode
US9438030B2 (en) 2012-11-20 2016-09-06 Freescale Semiconductor, Inc. Trigger circuit and method for improved transient immunity
US9064938B2 (en) * 2013-05-30 2015-06-23 Freescale Semiconductor, Inc. I/O cell ESD system
US9472948B2 (en) * 2013-09-30 2016-10-18 Infineon Technologies Ag On chip reverse polarity protection compliant with ISO and ESD requirements
US9225163B2 (en) * 2013-11-01 2015-12-29 Infineon Technologies Ag Combined ESD active clamp for cascaded voltage pins
TWI504090B (zh) 2013-11-06 2015-10-11 Realtek Semiconductor Corp 靜電放電防護電路
US9876450B2 (en) * 2014-01-24 2018-01-23 Marvell World Trade, Ltd. Active clamp for motor driver
US9478529B2 (en) * 2014-05-28 2016-10-25 Freescale Semiconductor, Inc. Electrostatic discharge protection system
US9553446B2 (en) 2014-10-31 2017-01-24 Nxp Usa, Inc. Shared ESD circuitry
TWI572106B (zh) * 2015-03-26 2017-02-21 瑞昱半導體股份有限公司 電流鏡式靜電放電箝制電路與電流鏡式靜電放電偵測器
DE102015120693B3 (de) * 2015-11-27 2017-05-24 Elmos Semiconductor Aktiengesellschaft Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120697B3 (de) * 2015-11-27 2017-06-01 Elmos Semiconductor Aktiengesellschaft Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120692B3 (de) * 2015-11-27 2017-05-24 Elmos Semiconductor Aktiengesellschaft Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120695B3 (de) * 2015-11-27 2017-06-01 Elmos Semiconductor Aktiengesellschaft Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120694B3 (de) * 2015-11-27 2017-06-01 Elmos Semiconductor Aktiengesellschaft Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120691B3 (de) * 2015-11-27 2017-05-11 Elmos Semiconductor Aktiengesellschaft Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
DE102015120698B3 (de) * 2015-11-27 2017-05-24 Elmos Semiconductor Aktiengesellschaft Vorrichtung zum Schutz von integrierten Schaltungen mittels Schutzbussen
TWI604677B (zh) 2016-10-05 2017-11-01 瑞昱半導體股份有限公司 跨電源域的靜電放電防護電路
TWI604676B (zh) 2016-10-05 2017-11-01 瑞昱半導體股份有限公司 跨電源域的靜電放電防護電路
US10528111B2 (en) 2017-12-11 2020-01-07 Micron Technology, Inc. Apparatuses and methods for indicating an operation type associated with a power management event
CN108519541A (zh) * 2018-04-23 2018-09-11 珠海深圳清华大学研究院创新中心 一种检测电路及检测设备
CN108880212B (zh) * 2018-06-30 2021-07-20 唯捷创芯(天津)电子技术股份有限公司 一种防浪涌的电源钳位电路、芯片及通信终端
US11056879B2 (en) 2019-06-12 2021-07-06 Nxp Usa, Inc. Snapback clamps for ESD protection with voltage limited, centralized triggering scheme
CN113839374B (zh) * 2021-11-29 2022-03-04 珠海市杰理科技股份有限公司 Esd电源保护电路、工作电源和芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164350A (ja) * 1992-09-18 1994-06-10 Fuji Electric Co Ltd 半導体集積回路装置
JPH077406A (ja) * 1989-12-19 1995-01-10 Natl Semiconductor Corp <Ns> 集積回路用の静電放電保護

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295176A (en) 1979-09-04 1981-10-13 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit protection arrangement
US5361185A (en) 1993-02-19 1994-11-01 Advanced Micro Devices, Inc. Distributed VCC/VSS ESD clamp structure
US5311391A (en) 1993-05-04 1994-05-10 Hewlett-Packard Company Electrostatic discharge protection circuit with dynamic triggering
US5561577A (en) 1994-02-02 1996-10-01 Hewlett-Packard Company ESD protection for IC's
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
JP2830783B2 (ja) 1995-07-18 1998-12-02 日本電気株式会社 半導体装置
US5721656A (en) 1996-06-10 1998-02-24 Winbond Electronics Corporation Electrostatc discharge protection network
US5825600A (en) * 1997-04-25 1998-10-20 Cypress Semiconductor Corp. Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection
US5991134A (en) 1997-06-19 1999-11-23 Advanced Micro Devices, Inc. Switchable ESD protective shunting circuit for semiconductor devices
JPH1187727A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 半導体装置
US6002156A (en) * 1997-09-16 1999-12-14 Winbond Electronics Corp. Distributed MOSFET structure with enclosed gate for improved transistor size/layout area ratio and uniform ESD triggering
US5946177A (en) 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077406A (ja) * 1989-12-19 1995-01-10 Natl Semiconductor Corp <Ns> 集積回路用の静電放電保護
JPH06164350A (ja) * 1992-09-18 1994-06-10 Fuji Electric Co Ltd 半導体集積回路装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511898A (ja) * 2003-10-10 2007-05-10 フリースケール セミコンダクター インコーポレイテッド 静電気放電に対する保護回路及びその動作方法
JP4727584B2 (ja) * 2003-10-10 2011-07-20 フリースケール セミコンダクター インコーポレイテッド 静電気放電に対する保護回路及びその動作方法
JP4723505B2 (ja) * 2003-10-21 2011-07-13 オーストリアマイクロシステムズ アクチエンゲゼルシャフト アクティブ保護回路装置
JP2007511901A (ja) * 2003-10-21 2007-05-10 オーストリアマイクロシステムズ アクチエンゲゼルシャフト アクティブ保護回路装置
JP2006121007A (ja) * 2004-10-25 2006-05-11 Renesas Technology Corp 半導体集積回路
JP2008520109A (ja) * 2004-11-12 2008-06-12 テキサス インスツルメンツ インコーポレイテッド 切替可能ｉ／ｏデカップリング・キャパシタンス機能を実現する局部ｅｓｄパワーレールクランプ
JP2008530794A (ja) * 2005-02-11 2008-08-07 フリースケール セミコンダクター インコーポレイテッド Ｉ／ｏセルｅｓｄシステム
JP2007250846A (ja) * 2006-03-16 2007-09-27 Denso Corp 入力保護回路
JP2014032210A (ja) * 2009-03-09 2014-02-20 Qualcomm Inc 半導体チップ接合のために静電放電（ｅｓｄ）イベントの大きさを測定するための回路
JP2010278109A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 静電気保護回路
JP2011192957A (ja) * 2010-02-19 2011-09-29 Oki Semiconductor Co Ltd 保護回路及び半導体装置
JP2013207388A (ja) * 2012-03-27 2013-10-07 Asahi Kasei Electronics Co Ltd Ｅｓｄ保護回路及びｅｓｄ保護回路に係る半導体装置
JP2015173214A (ja) * 2014-03-12 2015-10-01 株式会社東芝 出力回路
US9985433B2 (en) 2014-03-12 2018-05-29 Kabushiki Kaisha Toshiba Output circuit
JP2015211463A (ja) * 2014-04-23 2015-11-24 上海兆芯集成電路有限公司 静電放電保護回路
WO2016203648A1 (ja) * 2015-06-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2016203648A1 (ja) * 2015-06-19 2017-11-02 ルネサスエレクトロニクス株式会社 半導体装置
US10790277B2 (en) 2015-06-19 2020-09-29 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN1426601A (zh) 2003-06-25
EP1277236B1 (en) 2012-01-18
JP5162070B2 (ja) 2013-03-13
KR100801863B1 (ko) 2008-02-12
CN1242478C (zh) 2006-02-15
US6385021B1 (en) 2002-05-07
AU2001251308A1 (en) 2001-10-23
KR20020087966A (ko) 2002-11-23
WO2001078148A1 (en) 2001-10-18
EP1277236A1 (en) 2003-01-22

Similar Documents

Publication Publication Date Title
JP2003530698A (ja) 静電放電（ｅｓｄ）保護回路
TWI425732B (zh) 積體電路及輸入/輸出(i/o)單元庫以及用於在一積體電路處補償靜電放電(esd)之方法
US6583972B2 (en) Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
EP0625289B1 (en) Shunt circuit for electrostatic discharge protection
US9209620B2 (en) Combination ESD protection circuits and methods
KR100200057B1 (ko) 집적 회로용 정전방전 보호회로
JP3174636B2 (ja) Ｃｍｏｓ集積回路用静電放電保護
JP5191742B2 (ja) Ｉ／ｏセルｅｓｄシステム
JP2005536046A (ja) 静電気放電保護回路及び動作方法
US6137338A (en) Low resistance input protection circuit
US20060268477A1 (en) Apparatus for ESD protection
US6545520B2 (en) Method and apparatus for electro-static discharge protection
US6621680B1 (en) 5V tolerant corner clamp with keep off circuit and fully distributed slave ESD clamps formed under the bond pads
EP0371663B1 (en) Integrated circuit output buffer having improved ESD protection
US5598313A (en) Electrostatic discharge suppression circuit for integrated circuit chips
US6667865B2 (en) Efficient design of substrate triggered ESD protection circuits
US10454269B2 (en) Dynamically triggered electrostatic discharge cell
JP4942278B2 (ja) Ｅｓｄ−センシティブ回路のためマルチ・フィンガ電流バラスティングｅｓｄ保護回路及びインタリーブ配置されたバラスティング
JPH08330521A (ja) 半導体装置
US20020024045A1 (en) Semiconductor integrated circuit device and method for designing the same
JP2003163278A (ja) 静電放電と過電圧に対する集積回路の保護
KR20070054929A (ko) 반도체회로용 정전기 보호소자

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5162070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term