CN100401513C - 具有esd保护电路的半导体集成电路器件 - Google Patents
具有esd保护电路的半导体集成电路器件 Download PDFInfo
- Publication number
- CN100401513C CN100401513C CNB2004100899517A CN200410089951A CN100401513C CN 100401513 C CN100401513 C CN 100401513C CN B2004100899517 A CNB2004100899517 A CN B2004100899517A CN 200410089951 A CN200410089951 A CN 200410089951A CN 100401513 C CN100401513 C CN 100401513C
- Authority
- CN
- China
- Prior art keywords
- current path
- switch element
- circuit
- bipolar transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims 13
- 230000002093 peripheral effect Effects 0.000 claims 4
- 230000009471 action Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体集成电路器件包括：在半导体芯片中形成的半导体集成电路，在所述半导体芯片中形成的、电流路径的一端以及另一端与所述半导体集成电路连接的开关元件，所述开关元件接收控制信号，通过双向动作使电流从所述电流路径的一端流向另一端。此外，该半导体集成电路器件还包括在所述半导体芯片中形成的、控制所述开关元件的电流路径的导通状态的控制电路，在所述电流路径两端的电压超过规定电压值的情况下，所述控制电路输出使所述开关元件的电流路径处于可导通状态的控制信号，在不超过所述规定电压值的情况下，使所述开关元件的电流路径处于非导通状态。
Description
相关申请的交叉参考
本申请基于并要求在2003年8月27日提交的在先日本专利申请No.2003-209073的优先权，这里引证其全部内容供参考。
技术领域
本发明涉及IC(集成电路)和LSI(大规模集成)等半导体集成电路器件，特别涉及具有保护内部电路不受ESD(静电放电)影响的ESD保护电路的半导体集成电路器件。
背景技术
在机械搬运半导体集成电路器件等情况下发生ESD时，几百V～几千V的高电压在极短时间内施加于半导体集成电路器件上，就会破坏内部电路(半导体集成电路)。为此，为了保护IC和LSI等半导体集成电路器件不发生ESD，有人提出了各种ESD保护电路(例如，参照特开平7-240510号公报说明书、美国专利6249414号说明书以及EOS/ESD SYMPOSIUM 2001 1A.3“GGSCRs：GGNMOSTriggered Silicon Controlled Rectifiers for ESD Protection In Deep Sub-MicronCMOS Processes”等)。在半导体集成电路器件上搭载ESD保护电路，以使由于ESD而施加于内部电路的高电压进行放电，并防止内部电路的毁坏。
下面利用图1和图2来介绍现有的ESD保护电路。
图1是表示现有的ESD保护电路的电路图。如图1所示，被保护的内部电路10与焊盘11和焊盘12连接。而且，ESD保护电路由用于流过过大ESD电流的晶闸管(SCR)电路13和控制晶闸管电路13的导通/关断的控制电路15构成。
上述晶闸管电路13通过焊盘11与正极连接，通过焊盘12与负极连接。而且，晶闸管电路13由PNP型双极晶体管16、NPN型双极晶体管17以及电阻元件18构成。PNP型双极晶体管16的发射极与焊盘11连接，其基极与NPN型双极晶体管17的集电极连接，其集电极与控制电路15连接。NPN型双极晶体管17的基极与控制电路15连接，其发射极与焊盘12连接。电阻元件18的一端与控制电路15连接，另一端与焊盘12连接。
上述控制电路15由GG(栅极接地)NMOS晶体管19以及电阻元件20构成。GGNMOS晶体管19的漏极与焊盘11连接，栅极和源极与晶闸管电路13连接。电阻元件20的一端与NMOS晶体管19的栅极和源极连接，另一端与焊盘12连接。
此外，下面参照图2说明其操作过程。图2是图1所示的GGNMOS晶体管19的电压-电流特性图。图2的横轴表示在GGNMOS晶体管19的漏极、源极和栅极之间施加的电压V1，纵轴表示在GGNMOS晶体管19的漏极、源极和栅极之间流过的电流以及流过晶闸管电路13的电流I1。
由于ESD而在焊盘11和焊盘12之间施加高电压，由于ESD给GGNMOS晶体管19的漏极施加高电压。此外，如图2所示，一旦达到触发电压Vt1之后，利用迅速返回特性，电压就下降到保持电压Vh。之后，在GGNMOS晶体管19的漏极与基板之间产生击穿，致使GGNMOS晶体管19的寄生NPN型双极晶体管动作，电流急剧流过。为此，向晶闸管电路13的NPN型双极晶体管17的基极供给基极电流，晶闸管电路13导通。通过ESD在晶闸管电路13的正极和负极之间流过大电流。通过以上动作，由于使施加于焊盘11和焊盘12的ESD电压通过晶闸管电路13放电，即使ESD电压施加于内部电路10，也能保护内部电路10。
这里，如图2所示，由于通过晶闸管电路13流过大电流，在超过内部电路的栅极击穿电压Vg之前，必须流过十分大的电流。但是，伴随着作为内部电路10的LSI等的微型化，上述LSI内的MOS晶体管的栅极氧化膜的膜厚就不可能很薄。因此，栅极击穿电压Vg就不可能更小。
另一方面，由于晶闸管电路13由PNP型、NPN型双极晶体管16、17构成，因此工作时的导通电阻值很大。因此，在流过十分大的电流之前就会超过栅极击穿电压Vg。此外，为了在超过栅极击穿电压Vg之前流过充分大的电流，就必须增大上述双极晶体管16、17的尺寸，减小导通电阻，由此就增大了芯片尺寸，导致制造成本增加。
发明内容
根据本发明一个方案的半导体集成电路包括：在半导体芯片中形成的半导体集成电路；在上述半导体芯片中形成的、电流路径的一端以及另一端与上述半导体集成电路连接的开关元件，上述开关元件接收控制信号，通过双向动作使电流从所述电流路径的一端流向另一端；和在上述半导体芯片中形成能够控制上述开关元件的电流路径的导通状态构成的控制电路，在上述电流路径两端的电压超过规定电压值的情况下，上述控制电路输出使上述开关元件的电流路径处于可导通状态的控制信号，在不超过上述规定电压值的情况下，使上述开关元件的电流路径处于非导通状态。
附图说明
图1表示现有ESD保护电路的电路图；
图2表示图1中所示的现有ESD保护电路的电压-电流特性图；
图3是示意性地表示根据本发明的ESD保护电路的电路图；
图4是图3所示的ESD保护电路的电压-电流特性图；
图5是根据本发明第一实施例的ESD保护电路的电路图；
图6是表示触发器电路41的一个例子的电路图；
图7表示根据本发明第二实施例的ESD保护电路的电路图；
图8是图7所示的ESD保护电路的第一布局例；和
图9是图7所示的ESD保护电路的第二布局例。
具体实施方式
下面将参照附图介绍本发明的实施例。而且在本说明书中，所有附图中相同的部分用相同的参考标记表示。
首先，利用图3和图4来简要说明根据本发明的ESD保护电路。图3是用于概略地说明根据本发明的ESD保护电路的一个例子的ESD保护电路的一个例子的电路图。
如图3所示，在半导体芯片中形成被保护的内部电路(半导体集成电路)23。上述内部电路23与例如作为外端连接端子的第一焊盘21以及第二焊盘22连接。在第一焊盘21和第二焊盘22之间连接ESD保护电路24。
ESD保护电路24包括控制电路25和开关元件26。控制电路25的一端与第一焊盘21连接，另一端与第二焊盘22连接。开关元件26具有电流路径，其一端27与第一焊盘21连接，其另一端与第二焊盘22连接。开关元件26利用从控制电路25供给的控制信号控制该电流路径的导通可能状态/非导通可能状态。因此，在导通状态下，开关元件26通过双向操作将电压向该电流路径进行放电。
然后，利用图4说明图3所示的ESD保护电路的操作，图4是表示图3所示的ESD保护电路24的电压-电流特性图。如图4所示，横轴表示施加于ESD保护电路24的电压值V，纵轴表示流过ESD保护电路24的电流值I。此外，图4中的实线30是图3所示的ESD保护电路24的电压-电流特性，虚线31是图2所示的ESD保护电路的电压-电流特性。
首先，在第一焊盘21和第二焊盘22之间没有由于ESD施加高电压的情况下，ESD保护电路24不工作。因此，ESD保护电路24的操作对内部电路23的操作就没有影响。
另一方面，在第一焊盘21和第二焊盘22之间通过ESD施加高电压时，一旦达到规定电压值Vt1，控制电路25检测到已经达到电压值Vt1，则ESD保护电路24就开始工作。
电压值Vt1是在ESD保护电路24工作时的触发电压，本例中控制电路25检测施加的ESD电压。在达到触发电压Vt1之后，利用迅速返回特性，控制电路25使第一焊盘21和第二焊盘22之间的电压下降到保持电压Vh。之后，将使开关元件26的电流路径处于导通可能状态的控制信号输出到开关元件26。
接着，利用上述控制信号，开关元件26的电流路径处于导通可能状态。借助这个导通可能状态，通过ESD将高电位施加于开关元件26的一端27和另一端28之一而使开关元件26处于导通状态，利用双向操作在第一焊盘21和第二焊盘22之间流过电流，由于ESD产生的高电位向第一焊盘21、第二焊盘22之一放电。
通过以上操作，结果由ESD产生的高电压就不会施加于内部电路23。此外，开关元件26利用此电流路径通过双向操作流过电流。借此，就能够利用第一、第二焊盘21、22中的一个进行快速放电。结果是，实现了保护内部电路23不受由ESD产生的高电压的影响。
如上所述，由ESD产生的高电压通过利用开关元件26的双极操作的电流进行放电。因此，就实现了降低ESD保护电路24的导通电阻。结果是，如图4所示，就不会超过栅极击穿电压Vg，实现了流动大电流。因此，即使用作微型化的内部电路23，内部电路23中的晶体管栅绝缘膜也不会受到破坏。
此外，实现了这种ESD保护电路24由单一开关元件26构成。因此，就实现了缩小ESD保护电路24的芯片尺寸。
此外，控制电路25检测ESD电压，并且只输出开关元件26处于导通可能状态的电流值的低的控制信号。因此，由于减小了控制电路25的芯片尺寸，所以就实现了减小ESD保护电路24的总尺寸。而且，上述控制信号的电流值例如为几mA(毫安)左右。
[第一实施例]
下面将利用图5来说明本发明的第一实施例。在下面实施例的说明中，省略了上述说明以及重复部分的说明，并详细说明不同的部分。
图5是表示第一实施例的ESD保护电路的一个例子的电路图。如图5所示，ESD保护电路24由开关元件26和控制电路25构成。
作为开关元件26，可使用NPN型双极晶体管36。NPN型双极晶体管36的基极与控制电路25连接，发射极与第二焊盘22连接，集电极与第一焊盘21连接。
控制电路25由控制NPN双极晶体管36的基极电流的晶闸管电路40和用于操作晶闸管电路40的触发器电路41构成。
进步一步地，上述晶闸管电路40由PNP型双极晶体管30、NPN型双极晶体管31以及电阻元件34构成。PNP型双极晶体管30的基极与NPN型双极晶体管31的集电极连接，晶体管31的基极与晶体管30的集电极连接。晶体管30的发射极与第一焊盘21连接，晶体管31的发射极与第二焊盘22连接。晶体管30的基极和晶体管31的集电极以及节点37通过触发器电路41与第二焊盘22连接，晶体管31的基极和晶体管30的集电极以及节点33通过电阻元件34与第二焊盘22连接。节点33还与作为开关元件26的晶体管36的基极连接。
上述触发器电路41的一个例子由在节点37和第二焊盘22之间串联连接的第一二极管35-1以及第二二极管35-2构成。第一二极管35-1的正极与节点37连接，负极与第二二极管35-2的正极连接。第二二极管35-2的负极与第二焊盘22连接。
然后，说明图5所示的ESD保护电路的操作。而且，下面的操作说明也是利用了ESD保护电路的电压-电流特性，并省略了与图4相同的部分的说明。
首先，在第一焊盘21和第二焊盘22之间不施加高电位的情况下，ESD保护电路24不工作。
另一方面，通过ESD向第一焊盘21施加高电位，一旦第一焊盘处于高电位、第二焊盘处于低电位时，就产生高电压，触发器电路41就进行检测此高电压。触发器电路41检测到产生的高电压时，正向电流就流向第二焊盘22。该正向电流是用于使晶闸管电路40工作的触发信号(电流)。一旦由晶闸管电路40检测到该触发信号，晶闸管电路40就导通。
一旦晶闸管电路40导通，就产生控制信号，在本例中该控制信号为控制电流。该控制信号从节点33输送给晶体管36的基极。这个基极电流使NPN型双极晶体管36变为导通可能状态。而且，由于晶体管36的基极电流，晶闸管电路40产生的控制信号的电流值也为例如几mA的低电流。
接着，在NPN型双极晶体管36处于导通可能状态的情况下在集电极/发射极之间施加ESD电压时，NPN型双极晶体管36的集电极和发射极之间完全处于导通状态。因此，在NPN型双极晶体管36的集电极与发射极之间流动电流，使施加于第一焊盘21的高电位向第二焊盘22放电。
通过以上操作，可以保护内部电路23不受ESD电压影响。
如上所述，由于利用单一NPN型双极晶体管36将ESD电压进行放电，因此可以使ESD保护电路24的尺寸很小，并且实现了降低半导体集成电路器件的制造成本。
而且，由于利用在双极晶体管36的集电极与发射极之间流动的电流将由ESD施加的高电位放电，与晶闸管相比降低了导通电阻。因此，改善了超过栅极击穿电压Vg的情况。
此外，晶闸管电路40供给为了使NPN型双极晶体管36处于导通可能状态的基极电流。晶闸管电路40具有自己放电能力的优点，因此主要放电由晶体管36进行。为此，晶闸管电路40只要能供给基极电流即可，电流值不必很大。因此，就能减小晶闸管电路40的芯片面积，并有利地抑制芯片尺寸增大。还可以向栅极输出控制信号。结果是，由于不必输出功率值大的控制信号，因此降低了晶闸管电路40的芯片尺寸和制造成本。
此外，上述实施例示出了使用第一、第二二极管35-1、35-2作为触发器电路41的例子。但是，触发器电路41的实施方式不限于此。例如，如图6所示，触发器电路41也可由具有与晶闸管电路40连接的漏极、与第二焊盘22连接的栅极以及源极的二极管连接的N沟道型MOS晶体管71等来实施。
[第二实施例]
然后，利用图7来说明本发明的第二实施例。在下面的说明中省略了与上述第一实施例重复的部分的说明并详细说明不同的部分。
图7是表示根据第二实施例的ESD保护电路的一个例子的电路图。如图7所示，本例中，作为开关元件26，使用N沟道型MOS晶体管内的寄生双极晶体管36’。上述MOS晶体管45的漏极与第一焊盘21连接，栅极和源极与第二焊盘22连接，背栅与节点33连接。
而且，本例中使用N沟道MOS晶体管46内的寄生双极晶体管31作为晶闸管电路40的NPN型双极晶体管31。上述MOS晶体管46的栅极和源极与第二焊盘22连接，背栅与节点33连接，漏极与节点37连接。
根据第二实施例的ESD保护电路24的操作与第一实施例的ESD保护电路24相同，因此省略其说明。
第二实施例可获得与第一实施例相同的效果。而且，作为开关元件26，使用MOS晶体管内的寄生双极晶体管。为此，ESD保护电路24可以用MOS LSI工艺技术制造。因此，即使谋求制造工艺的共同化，也可以降低制造成本和减小芯片尺寸。因此，下面利用变形例1和变形例2示出的布局例子进行详细说明。
[变形例1]
下面参照图8介绍根据变形例1的ESD保护电路。图8是用于说明根据变形例1的ESD保护电路的布局例的平面图，并示出了在LSI上设置图7所示的电路的布局例。在以下变形例的说明中省略与第二实施例重复说明的部分并详细说明其不同的部分。
如图8所示，在LSI上通过共有的第一焊盘21设置第一ESD保护电路24-1和第二ESD保护电路24-2。保护电路24-1和24-2中的一个对应图7所示的保护电路。
首先，下面说明第一ESD保护电路24-1的布局。第一ESD保护电路24-1包括：构成在P型基板50上设置的开关元件26的N沟道型MOS晶体管45、构成晶闸管电路40的N沟道型MOS晶体管46及PNP型双极晶体管30和构成触发器电路41的第一、第二二极管35-1和35-2。
在P型基板50上形成上述MOS晶体管45的N+型漏极54。此外，N+型源极55与第二焊盘22-1连接。栅极与源极55连接并在P型基板50上形成，MOS晶体管46的源极与MOS晶体管45的源极55共用，这个N+型漏极57在P型基板50上形成并与N型阱51连接。栅极58与源极55连接。
此外，PNP型双极晶体管30设置在位于上述MOS晶体管46的外周的阱51上。PNP型双极晶体管30的基极在N型阱51中形成。在N型阱51中形成晶体管30的集电极59和发射极60。集电极59与第一焊盘21连接，发射极60与P型基板50即MOS晶体管45、46的背栅连接。二极管35-1和35-2设置在位于晶体管30外周上的N型阱52、53上。二极管35-1的负极由N型阱52形成。在N型阱52内形成正极61。正极61与N型阱51即晶体管30的基极连接。二极管35-2的负极由N型阱53形成。在N型阱53内形成正极62。正极62与二极管35-1的负极即N型阱52连接。图中，在N型阱52中形成的N+区域63是用于形成布线接触的接触区。二极管35-1的源极即N型阱53通过N+型接触区64与第二焊盘22-1连接。上述结构与第二ESD保护电路24-2相同。
其操作与上述第二实施例相同，因此省略其说明。
根据变形例1，在共同的P型基板50上设置MOS晶体管45和构成晶闸管电路的MOS晶体管46。因此，实现了MOS晶体管45的源极和MOS晶体管46的源极通过N+型区域55共有。结果是，沿着栅极长度方向缩小了ESD保护电路24(24-1、24-2)的布局面积。
此外，本例中示出了设置两个ESD保护电路24-1、24-2的例子。在设置这样的两个ESD保护电路24-1、24-2的情况下，MOS晶体管45的漏极被共有。结果是，在两个ESD保护电路24-1、24-2相邻设置的情况下，可以沿着栅极长度方向减小布局面积。
[变形例2]
下面参照图9介绍根据变形例2的ESD保护电路。图9是用于说明根据变形例2的ESD保护电路的布局例的平面图，并示出了在LSI上设置图7所示的电路的布局例。下面省略了与上述变形例1重复部分的说明并详细说明其不同的部分。
如图9所示，根据变形例2的图形布局与变形例1的电路不同的地方在于：MOS晶体管45、46不是沿着栅极长度方向而是沿着相交的栅极宽度方向排列。
上述MOS晶体管45的栅极和MOS晶体管46的栅极共有一个栅电极65。这样，MOS晶体管45、46沿着栅极宽度方向排列设置，与变形例1相比，可以缩短沿着栅极长度方向的布局。
此外，与变形例1相同，本例中示出了设置两个ESD保护电路24-1、24-2的例子。对于该例，在变形例2的情况下，MOS晶体管45不是共有漏极54而是共有源极55(55-1)。MOS晶体管46共有源极55(55-2)。借此，在设置两个ESD保护电路的情况下，由于MOS晶体管46的源极55-1和MOS晶体管46的源极55-2共有，因此就能够缩小沿着栅极长度方向的布局面积。
其操作与上述第二实施例相同，因此省略其说明。
如上所述，假如根据上述实施例和变形例的半导体集成电路器件的结构，上述开关元件通过双向操作将ESD电压放电，例如与晶闸管操作等相比，就实现了降低导通电阻。而且，即使一个开关元件也可以将ESD电压放电。此外，由于上述控制电路输出作为检测ESD电压的开关元件处于导通可能状态的控制信号，因此流过充分大的电流不需要大尺寸。因此，就可以缩小开关元件和控制电路的尺寸，并且可以缩小半导体集成电路的总体尺寸。
结果是，减小了导通电阻，并且获得了具有可以缩小芯片尺寸的ESD保护电路的半导体集成电路。
附加优点和修改对于本领域普通技术人员来说将很容易实现。因此，本发明应该是比这里所示和所述更宽的范围。因而，在不脱离由所附权利要求书及其等效形式所限定的本发明基本概念的精神或范围的情况下可以进行各种修改。
Claims (16)
1.一种半导体集成电路器件，其特征在于，包括：
在半导体芯片中形成的半导体集成电路；
在所述半导体芯片中形成的、电流路径的一端以及另一端与所述半导体集成电路连接的开关元件，所述开关元件接收控制信号，通过双向动作使电流从所述电流路径的一端流向另一端；和
在所述半导体芯片中形成能够控制所述开关元件的电流路径的导通状态的控制电路，在所述电流路径两端的电压超过规定电压值的情况下，所述控制电路输出使所述开关元件的电流路径处于可导通状态的控制信号，在不超过所述规定电压值的情况下，使所述开关元件的电流路径处于非导通状态，
其中所述开关元件是双极晶体管，该双极晶体管的集电极和发射极中的一个作为电流路径的一端，集电极和发射极中的另一个作为电流路径的另一端，并由基极接收所述控制信号。
2.一种半导体集成电路器件，其特征在于，包括：
在半导体芯片中形成的半导体集成电路；
在所述半导体芯片中形成的、电流路径的一端以及另一端与所述半导体集成电路连接的开关元件，所述开关元件接收控制信号，通过双向动作使电流从所述电流路径的一端流向另一端；和
在所述半导体芯片中形成能够控制所述开关元件的电流路径的导通状态的控制电路，在所述电流路径两端的电压超过规定电压值的情况下，所述控制电路输出使所述开关元件的电流路径处于可导通状态的控制信号，在不超过所述规定电压值的情况下，使所述开关元件的电流路径处于非导通状态，
其中所述开关元件是绝缘栅型场效应晶体管，该晶体管的源极和漏极中的一个作为电流路径的一端，源极和漏极中的另一个作为电流路径的另一端，并由背栅接收所述控制信号。
3.一种半导体集成电路器件，其特征在于，包括：
在半导体芯片中形成的半导体集成电路；
在所述半导体芯片中形成的、电流路径的一端以及另一端与所述半导体集成电路连接的开关元件，所述开关元件接收控制信号，通过双向动作使电流从所述电流路径的一端流向另一端；和
在所述半导体芯片中形成能够控制所述开关元件的电流路径的导通状态的控制电路，在所述电流路径两端的电压超过规定电压值的情况下，所述控制电路输出使所述开关元件的电流路径处于可导通状态的控制信号，在不超过所述规定电压值的情况下，使所述开关元件的电流路径处于非导通状态，
其中所述控制电路包括：检测所述电流路径两端的电压超过所述规定电压值的情况，输出触发信号的触发器电路、以及基于所述触发信号而输出所述控制信号的晶闸管电路。
4.根据权利要求3所述的半导体集成电路器件，其特征在于，其中所述触发器电路的一端与所述电流路径的另一端连接，所述触发器电路的另一端与所述晶闸管电路的基极连接，
所述晶闸管电路的负极和正极中的一个与所述电流路径的一端连接，负极和正极中的另一个与所述电流路径的另一端连接。
5.根据权利要求4所述的半导体集成电路器件，其特征在于，其中所述晶闸管电路全部是双极晶体管，所述开关元件是第一双极晶体管。
6.根据权利要求4所述的半导体集成电路器件，其特征在于，其中所述晶闸管电路的至少一部分是绝缘栅型场效应晶体管，所述开关元件是第一绝缘栅型场效应晶体管。
7.根据权利要求4所述的半导体集成电路器件，其特征在于，其中
所述晶闸管电路包括：第一双极晶体管，其发射极和集电极中的一个与所述电流路径的一端连接；以及
第二双极晶体管，其发射极和集电极中的一个与所述电流路径的另一端连接，所述发射极和集电极中的另一个与所述第一双极晶体管的基极连接，基极与第一双极晶体管的发射极和集电极中的另一个连接，
所述触发信号输送给所述第一双极晶体管的基极、与所述第二双极晶体管的发射极和集电极中的另一个的连接节点，所述控制信号从所述第一双极晶体管的发射极和集电极中的另一个与所述第二双极晶体管的基极的连接节点输出。
8.根据权利要求4所述的半导体集成电路器件，其特征在于，其中
所述晶闸管电路具备：第一双极晶体管，其发射极和集电极中的一个与所述电流路径的一端连接；以及第一绝缘栅型场效应晶体管，其源极和漏极中的一个与所述电流路径的另一端连接，所述源极和漏极中的另一个与所述第一双极晶体管的基极连接，其背栅与第一双极晶体管的发射极和集电极中的另一个连接，
所述触发信号输送给所述第一双极晶体管的基极、与所述第一绝缘栅型场效应晶体管的源极和漏极中的另一个的连接节点，所述控制信号从所述第一双极晶体管的发射极和集电极中的另一个与所述第一绝缘栅型场效应晶体管的背栅的连接节点输出。
9.根据权利要求7所述的半导体集成电路器件，其特征在于，还包括：
所述晶闸管电路具备一端与所述连接节点连接，另一端与所述电流路径的另一端连接的电阻元件。
10.根据权利要求8所述的半导体集成电路器件，其特征在于，
所述晶闸管电路具备一端与所述第一双极晶体管的发射极和集电极中的另一个与所述第一绝缘栅型场效应晶体管的背栅的连接节点连接，另一端与所述电流路径的另一端连接的电阻元件。
11.根据权利要求4所述的半导体集成电路器件，其特征在于，其中
所述触发器电路具备其正极和负极在所述晶闸管电路与所述电流路径的另一端之间连接的二极管，所述触发信号是所述二极管的正向电流。
12.根据权利要求4所述的半导体集成电路器件，其特征在于，其中
所述触发器电路具备连接二极管的绝缘栅型场效应晶体管，所述绝缘栅型场效应晶体管具有：与所述晶闸管电路连接的源极和漏极中的一个；以及与所述电流路径的另一端连接的源极和漏极中的另一个、和栅极，
所述触发信号是所述二极管连接的所述绝缘栅型场效应晶体管的正向电流
13.根据权利要求8所述的半导体集成电路器件，其特征在于，其中
所述开关元件的电流路径的一端是在第一导电类型半导体基板上形成的第二导电类型的第一半导体区，所述电流路径的另一端是在所述半导体基板上形成的第二导电类型的第二半导体区，
所述第一绝缘栅型场效应晶体管的源极和漏极中的另一个是在所述半导体基板上形成的第二导电类型的第三半导体区，所述源极和漏极中的一个与所述第二半导体区共有。
14.根据权利要求8所述的半导体集成电路器件，其特征在于，其中
所述开关元件的电流路径的一端是在第一导电类型半导体基板上形成的第二导电类型的第一半导体区，所述电流路径的另一端是在所述半导体基板上形成的第二导电类型的第二半导体区，并具有在由所述第一、第二半导体区夹着的半导体基板上方形成的栅电极，
所述第一绝缘栅型场效应晶体管的源极和漏极中的一个是在所述半导体基板上形成的第二导电类型的第三半导体区，所述源极和漏极中的另一个是在所述半导体基板上形成的第二导电类型的第四半导体区，所述第一绝缘栅型场效应晶体管的栅电极与所述开关元件的栅电极共有。
15.根据权利要求7所述的半导体集成电路器件，其特征在于，其中
所述第一双极晶体管设置在与所述开关元件的周边相邻形成的第二导电类型的第一阱区上，所述触发器电路设置在与所述第一阱区的周边相邻形成的第二导电类型的第二阱区上。
16.根据权利要求8所述的半导体集成电路器件，其特征在于，其中
所述第一双极晶体管设置在与所述开关元件的周边相邻形成的第二导电类型的第一阱区上，所述触发器电路设置在与所述第一阱区的周边相邻形成的第二导电类型的第二阱区上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003209073A JP3851893B2 (ja) | 2003-08-27 | 2003-08-27 | 半導体集積回路装置 |
| JP2003209073 | 2003-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1624913A CN1624913A (zh) | 2005-06-08 |
| CN100401513C true CN100401513C (zh) | 2008-07-09 |
Family
ID=34209014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100899517A Expired - Fee Related CN100401513C (zh) | 2003-08-27 | 2004-08-27 | 具有esd保护电路的半导体集成电路器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7123054B2 (zh) |
| JP (1) | JP3851893B2 (zh) |
| CN (1) | CN100401513C (zh) |
| TW (1) | TWI258854B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4647294B2 (ja) * | 2004-11-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7449668B2 (en) * | 2005-11-14 | 2008-11-11 | General Electric Company | Optically powered drive circuit and method for controlling a semiconductor switch |
| JP4723443B2 (ja) * | 2006-09-13 | 2011-07-13 | Ｏｋｉセミコンダクタ株式会社 | 半導体集積回路 |
| US20080316659A1 (en) * | 2007-06-19 | 2008-12-25 | Ismail Hakki Oguzman | High voltage esd protection featuring pnp bipolar junction transistor |
| DE102007044047B4 (de) * | 2007-09-14 | 2017-08-03 | Infineon Technologies Ag | Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung |
| US8247839B2 (en) * | 2008-07-09 | 2012-08-21 | Sofics Bvba | ESD protection device with increased holding voltage during normal operation |
| US8737029B2 (en) | 2009-05-14 | 2014-05-27 | Freescale Semiconductor, Inc. | Integrated circuit and integrated circuit package |
| US9041054B2 (en) | 2010-02-22 | 2015-05-26 | Sofics Bvba | High holding voltage electrostatic discharge protection device |
| US8653557B2 (en) * | 2010-02-22 | 2014-02-18 | Sofics Bvba | High holding voltage electrostatic discharge (ESD) device |
| US20110266624A1 (en) * | 2010-04-30 | 2011-11-03 | Texas Instruments Incorporated | Electrostatic discharge protection having multiply segmented diodes in proximity to transistor |
| US8918138B2 (en) * | 2010-08-13 | 2014-12-23 | Broadcom Corporation | Receive band selection and electrostatic discharge protection in a transceiver |
| US9025296B2 (en) * | 2011-01-06 | 2015-05-05 | Littelfuse, Inc. | Transient voltage suppressor |
| US8854103B2 (en) | 2012-03-28 | 2014-10-07 | Infineon Technologies Ag | Clamping circuit |
| US9614367B2 (en) * | 2013-09-13 | 2017-04-04 | Stmicroelectronics Sa | Electronic device for ESD protection |
| US9379541B2 (en) * | 2013-09-26 | 2016-06-28 | Globalfoundries Inc. | EOS protection circuit with FET-based trigger diodes |
| JP6251387B2 (ja) | 2014-05-16 | 2017-12-20 | シャープ株式会社 | 複合型半導体装置 |
| CN109599851B (zh) * | 2018-12-03 | 2020-05-12 | 惠科股份有限公司 | 保护电路、显示面板 |
| KR20200074581A (ko) | 2018-12-17 | 2020-06-25 | 에스케이하이닉스 주식회사 | Esd 보호 장치 |
| US11418027B1 (en) * | 2021-04-07 | 2022-08-16 | Winbond Electronics Corp. | Electrostatic discharge protection circuit |
| CN113932671B (zh) * | 2021-10-14 | 2023-05-23 | 北京理工大学 | 一种应用于电子安全系统的电流触发型起爆集成电路 |
| US11699745B2 (en) | 2021-10-28 | 2023-07-11 | Macronix International Co., Ltd. | Thyristor |
| TWI805047B (zh) * | 2021-10-28 | 2023-06-11 | 旺宏電子股份有限公司 | 閘流器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596295A (en) * | 1994-03-16 | 1997-01-21 | Kabushiki Kaisha Toshiba | In-phase signal output circuit, opposite-phase signal output circuit, and two-phase signal output circuit |
| US5671111A (en) * | 1995-10-30 | 1997-09-23 | Motorola, Inc. | Apparatus for electro-static discharge protection in a semiconductor device |
| US20010033003A1 (en) * | 2000-04-19 | 2001-10-25 | Koichi Sawahata | Semiconductor device having a protective circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05122035A (ja) * | 1991-05-10 | 1993-05-18 | Fuji Electric Co Ltd | 駆動電源内蔵型半導体装置 |
| JP2743814B2 (ja) | 1994-02-28 | 1998-04-22 | 日本電気株式会社 | 半導体装置 |
| US5612582A (en) * | 1996-01-02 | 1997-03-18 | Allen-Bradley Company, Inc. | Switching device |
| JP3631933B2 (ja) * | 1999-02-14 | 2005-03-23 | 矢崎総業株式会社 | スイッチングデバイス |
| US6268992B1 (en) * | 1999-04-15 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company | Displacement current trigger SCR |
| US6433979B1 (en) * | 2000-01-19 | 2002-08-13 | Taiwan Semiconductor Manufacturing Co. | Electrostatic discharge protection device using semiconductor controlled rectifier |
| ATE520186T1 (de) | 2001-03-16 | 2011-08-15 | Sofics Bvba | Strukturen zum schutz vor elektrostatischen entladungen für schnelle technologien mit gemischten und ultraniedrigen spannungsversorgungen |
-
2003
- 2003-08-27 JP JP2003209073A patent/JP3851893B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-15 US US10/869,328 patent/US7123054B2/en not_active Expired - Fee Related
- 2004-08-27 CN CNB2004100899517A patent/CN100401513C/zh not_active Expired - Fee Related
- 2004-08-27 TW TW093125784A patent/TWI258854B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596295A (en) * | 1994-03-16 | 1997-01-21 | Kabushiki Kaisha Toshiba | In-phase signal output circuit, opposite-phase signal output circuit, and two-phase signal output circuit |
| US5671111A (en) * | 1995-10-30 | 1997-09-23 | Motorola, Inc. | Apparatus for electro-static discharge protection in a semiconductor device |
| US20010033003A1 (en) * | 2000-04-19 | 2001-10-25 | Koichi Sawahata | Semiconductor device having a protective circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI258854B (en) | 2006-07-21 |
| US7123054B2 (en) | 2006-10-17 |
| CN1624913A (zh) | 2005-06-08 |
| JP2005072057A (ja) | 2005-03-17 |
| TW200522334A (en) | 2005-07-01 |
| US20050047042A1 (en) | 2005-03-03 |
| JP3851893B2 (ja) | 2006-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100401513C (zh) | 具有esd保护电路的半导体集成电路器件 | |
| US4996626A (en) | Resistorless electrostatic discharge protection device for high speed integrated circuits | |
| US6125021A (en) | Semiconductor ESD protection circuit | |
| US7196887B2 (en) | PMOS electrostatic discharge (ESD) protection device | |
| US5051860A (en) | Electro-static discharge protection circuit with bimodal resistance characteristics | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| JPH08293583A (ja) | 集積回路の入出力静電放電保護回路 | |
| JPH05283618A (ja) | Ｃｍｏｓ集積回路用静電放電保護 | |
| US5898205A (en) | Enhanced ESD protection circuitry | |
| KR100452741B1 (ko) | 반도체집적회로장치 | |
| US7217980B2 (en) | CMOS silicon-control-rectifier (SCR) structure for electrostatic discharge (ESD) protection | |
| JPH1050494A (ja) | 高電圧静電気放電保護回路 | |
| US9425188B2 (en) | Active ESD protection circuit with blocking diode | |
| JP2008523604A (ja) | 静電放電保護装置 | |
| US7242558B2 (en) | ESD protection module triggered by BJT punch-through | |
| KR100338338B1 (ko) | 반도체 집적 회로 | |
| Ker et al. | SCR device with double-triggered technique for on-chip ESD protection in sub-quarter-micron silicided CMOS processes | |
| US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
| KR100263866B1 (ko) | 반도체장치 | |
| KR100631956B1 (ko) | 정전기 방전 보호 회로 | |
| US6657836B2 (en) | Polarity reversal tolerant electrical circuit for ESD protection | |
| CN1322586C (zh) | 高压集成电路的静电放电保护装置 | |
| US5939756A (en) | Added P-well implantation for uniform current distribution in ESD protection device | |
| KR100425829B1 (ko) | 정전기방전 보호소자 | |
| JP2650276B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080709 Termination date: 20090928 |