TWI258854B - Semiconductor integrated circuit device for ESD protection - Google Patents
Semiconductor integrated circuit device for ESD protection Download PDFInfo
- Publication number
- TWI258854B TWI258854B TW093125784A TW93125784A TWI258854B TW I258854 B TWI258854 B TW I258854B TW 093125784 A TW093125784 A TW 093125784A TW 93125784 A TW93125784 A TW 93125784A TW I258854 B TWI258854 B TW I258854B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- semiconductor
- current path
- switching element
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Description
1258854 九、發明說明: 前後參照有關之專利申請案 本申請案主張日本專利申請案NO.2203-209073號之優 先權’申请曰期為2003年8月27日,其全部内容併入本 案參考之。 【發明所屬之技術領域】 本發明係關於積體電路IC(integrated circuit)或大規模 積體電路LSI(Large Scale Integrated)等之半導體積體電 路,特別關於一種半導體積體電路電路具有從靜電放電 ESD(Electrostatic Discharge)加以保護内部電路之eSD保 護電路。 【先前技術】 在以機械將半導體積體電路裝置搬運之場合等產生 ESD時以數百V〜數千V程度之高電壓在極短時間施加於 半導體積體電路裝置,有内部電路(半導體積體電路)被破 壞之情形。因此,為從ESD保護1C或LSI等之半導體積 體電路裝置,提案多種之ESD保護電路(例如,參照曰本 專利特開平7-240510號公報說明書,美國專利6,249, 414 號說明書、及 EOS/ESD SYMPOSIUM 2001IA · 3,fGGSCRs : GGNMOS Triggered Silicon Controlled Rectifiers for ESD Protection is Deep Sub-Micron CMOS Processes"等)。將ESD保護電路,藉由搭裝於半導體積體 電路裝置,使施加於内部電路之高電壓加以放電,以防止 内部電路之破壞。 14569pif 6 1258854 以下,用圖1及圖2加以說明習知之ESD保護電路。 圖1係表示習知之ESD保護電路的電路圖。如圖1 所示,在加以保護之内部電路10,接連衰減器(pad)u及 ^器12。更且’ESD保護電路係由流通社之咖電 流的半導體開關元件(thyristor)(s CR)電路i 3與,控制^ 體開關元件電路13之0N/0FF的控制電路15所構成。, 在上述半導體開關元件電路13係在衰減器n接 極(anode) ’在衰減器12接連陰極(cath〇de)。更且半導 關元件電路13係由PNP型双極電晶體” tranSiSt〇r)16,卿型双極電晶體Η,及電阻元件18所 ^„σΡΝΡ里双極电晶體(16之發射電極(emitter)係接連於衰 減器1卜基極(base)係接連於NPN型双極電晶體17之隹义 電極Mlector),集電極係接連於控制電路15。卿: ==_於控制電路15,發射電極係接 f於衣減W2。電阻元件18之—端係接連於控制電 另一端係接連於衰減器12。 上述控制電路15係由閘極接地GG(gate gr〇Unded)NM〇S電晶體19及電阻元件20所構成。 GGNMOS電晶體19之没極(drain)係接連 成 極㈣e)及源極(S崎)係接連於半導體開關元t電^u間 電阻凡件2 0之-端係接連於難〇 s電晶體^ 極,另一端係接連於衰減器12。 〗桎及源 其次,用圖2加以說明其動作。圖2係 GGNM〇S電晶體19的電壓-電流特性之圖。圖2之^車由不 14569pif 7 1258854 表示施加於GGNMOS電晶體19之汲極與源極及閘極間的 電壓V1,縱軸係表示在GGNMOS電晶體19之;;及極與源 極及閘極之間所流動之電流與流動於半導體開關元件電路 13之電流II。 在衰減器11與衰減器12之間施加由ESD之高電壓 日守’在GGNMOS19之>及極施加由ESD之高電壓。於是, 如圖2所示,一旦達到觸發電壓(trigger v〇ltage)Vtl後,由 急返(Snap back)特性電壓下降至保持電壓vh。其後,在 GGNMOS電晶體19之;;及極與基板之間起擊穿 (breakdown),藉由GGNM〇s電晶體丨9之寄生NpN型双 極電晶體的動作,以急激使電流流通。因此,在半導體開 關元件電路13之㈣敎姆晶體17之基極供給基極電 流(base贿ent),半導體開關元件電路13成為導通㈣, 在半導體7L件電路13之陽極與陰極之間錢由腳之大 =上由以上動作,在衰減器11與衰減器12所施加之 ESDM係由半導體開—件電路13加以放電之關係, ESD係不施加於㈣電路1(),⑽制部電路。 通大★、,*干圖至2所不,為使由半導體開關元件電路13流 ㈣流。但,隨伴於在内部電路二 膜厚也變薄,因電晶體的間極氧化膜之 □此閘極破壞電壓Vg係更再變小。
型双極帝日,=體開關元件電路13係以PNP型、NPN 1双位迅晶體16、17所播屮七日日" 成之關係、動作時之導通(〇N) 14569pif 1258854 =值較大。因此’在流通充分大電流之前超過閑極破掠 电堅Vg。更且,為使在超過閘極破壞電壓之 : 分電流時,需要增大上述双極電晶體m 導通電阻,如此則由晶片尺寸之增大,使低 【發明内容】 成本上昇。 抑一種半導體積體電路依據發明之一樣態包括、半導㉟ 知體電路、開關元件,及控制電路。其中 _路之一端及另一端係連接於上 體祕’上述關林係接受控繼號從上述電流通= 鳊向另一端、流通由双極動作 =半導體晶片中,控 厣二”電路係在上述電流通路之兩端電壓超過 導通輪出使上述開關元件之電流通路成為 合,#你2信號’在不超過上述所定電壓值的場 。:、吏上处開關凡件之電流通路成為非導通狀能。 更明之上述原理和其他目的、特徵、㈣點能 【實施方式】 、下^ά圖面對此發明之實施例加以說明,尚 =在此說明’對於全圖使共同之部分附上共同之參照符 百先’用圖3及圖4加以說明關於此發明之ESD保護 14569pif 1258854 電路的概要。圖3係概略說明關於此發明之ESD保護電路 的一例,以杈式方式表不ESD保護電路之一例的電路圖。 如圖3 Μ$、在半導體晶#中加以形成應保護之内部電路 (半導體積體電路)23。在上述内部電路23係例如接連外部 接連端子之第一衰減器21及第二衰減器22,在第一衰減 器21與第二衰減器22之間係接連ESD保護電路24 ESD保護電路24係包含控制電路25及開關元件%。 控制電路=5之一端係接連於第一衰減器21,另一端係連 接於第二衰減器22。開關元件26係具有電流通路,其一 端27係接連於第-衰減器21,其另一端28係接連於第二 ㈣器22。開關元件26係藉由從控制電路25所供給之控 制仏號、控制其電流通路之導通可能狀態/非導通狀離、。更 i使=:。6係在導通狀態時’由双極動作在其電流通 動作其以說明在圖3所示之esd保護電路的 特性囷在圖3所不之ESD保護電路24的電壓-電流 電壓;,==軸係表示施加於ESD保護電路24之 1。更且、圖、4 ^ΪΪ卿保護電路24所流通之電流值 的電壓-電漭牲,卜貫線3〇係圖3所示之ESD保護電路24 電壓-電流特性生,虛線31係圖2所示之ESD保護電路的 加由ESD 衰減器21與第二衰減器22之間、不施 因此,的場合,ESD保護電路24係不起動作。 y、蔓曼路24之動作係不影響内部電路23之動 I4569pif 力心:高二衰咖 25檢知達到電壓值vu,EsH,Vtl時,控制電路 電壓值Vti係ESD伴 ^電路24起動作。 在本例由控制電路 ^: % 24起動作之觸發電壓, 係在達到觸發電壓v I Μ加之ESD電壓。控制電路25 21與第二衰減器土22 急返特性使第-衰減器 將開關元件2 6之w、g :: 持電壓V h。其後, 輪出於開關it件2二〜為導通可能狀態之控制信號 、、接續,由上述控制信號使開關元件26之電流通路成 為v通可靶狀恶。在此導通可能狀態,由ESD之高電位施 加於開關元件26之一端27及另一端28之任何一方時、開 關元件26係成為導通狀態,在第一衰減器21與第二衰減 器22之間流動由双極動作的電流,將由ESD之高電位在 第一衰減器21、第二衰減器22之任何一方放電。 藉由以上動作,由ESD所產生之高電壓不施加於内部 電路23。又、開關元件26係在其電流通路由双極動作使 電流流通。藉此、在第一、第二衰減電路21、22之任何一 方,可急速加以放電。其結果,可從由ESD所產生之高電 壓加以保護内部電路23。 如上所述,由ESD所產生之高電壓藉由利用開關元件 26之双極動作的電流可加以放電。因此’可減低ESD保 護電路24之導通電阻。此結果如圖4所示以不超過閘極破 U569pif 11 1258854 壞電壓vg,可使大電流加以流通。因此、雖然在微細化之 内部電路23、内部電路23中之電晶體的閘極絕緣膜也不 會被破壞。 更且、此ESD保護電路24係可由單一之開關元件% 加以構成。因此,可使ESD保護電路24之晶片尺寸加以 縮小。 又’控制電路25係檢知ESd電壓,以僅輸出使開關 元件26成為導通可能狀態之電流值較低的控制信號即 可。因此可使控制電路25之晶片尺寸低減之關係,能使 ESD保護電路24之全體晶片尺寸低減之關係,能使Esd 保羞迅路24之全體晶片尺寸低減。尚且,上述控制信號之 電流值係例如為數mA(milliampere)程度。 【第一實施例】 一其次、用圖5加以說明此發明之第一實施例。在以下 之貫施例的說明’加以省略與上述說明重複部分的, 對於相異部分加以詳細說明。 圖5係表示關於第一實施例之ESD保護電路的一例 電路f。如圖5所示,ESD倾電路24係由_元件2 及控制電路25所構成。 26
并j 開關凡件%、適用NPN型双極電晶體36。NPN 係:連體36之基極係接連於控制電路25,發射電極 ”㈣ί —哀減器22,集電極係接連於第-衰減器。
路41 ^構H5 Γ由半導體開關元件電路4G與,觸發電 。/、中,半導體開關元件電路40係控制NPN 14569pif 1258854 晶體36 電流。觸發電路41係使半導俨門 關兀件電路40加以動作。 干、開
Xit述半導體開關電路4〇係更在由爾型双極電曰· 30、NPN型双極雷曰舻Ή这不 往甩日日體 双極電晶轉Λ 件34加以構成。ΡΝΡ 帝日日版 基極係接連於ΝΡΝ型電晶體31之集帝 f 3〇Γ^131之基極係接連於電晶體3G之集電極。電^ =〇之發射電極係接連於第_衰減器2 : 連、弟一哀減态22。電晶體30之基極與電曰 ‘一、、/口電極的節(n〇de)37係以經介觸發電路41接連二 ^ 了衣減$ 22,電晶體31之基極與電晶體%之隼; 2係⑽介電阻元件34接連於第二衰減器22二節: '、也接連於開關元件26之電晶體36的基極。 一上口述觸發電路41之-例係由以串聯接連於節37 -1減$ 22之間的第-二極管(di〇de)3 5_ i及 ^ =所構成。第一二極管叫之陽極賴^ 極係接連於第二二極管35_2之陽極。第二二極管 , 陰極係接連於第二衰減器22。 之 其次,加以說明圖5所示之ESD保護電路的 且,在以下之動作說明對於ESD保護電路n ° 性,因與圖4同樣之關係省略其說明。 机符 首先,在不施加ESD電壓於第—衰減器21 一 減器22之間的場合,ESD保護電路24係不起動作。一农 一 -方面,由ESD之高電位施加於第_衰減器2 弟-衰減器為高電位,第二衰衰減器為低電位之大電壓產 14569pif 13 1258854 生時,以此由觸發電路41加以檢知•當觸發電路41檢知 大電壓之產生時,向第二衰減器22使正向電流(f〇mard current)流通。正向電流係使半導體開關元件電路仞加以 動作的觸發信號(電流)。當半導體開關元件電路4〇檢知觸 發信號時,半導體開關元件電路40成為導通。 當半導體開關元件電路40為導通時,控制信號,在 本例係產生控制電流。控制信號係從節33向電晶體允之 基極加以供給。此成為基極電流,WN型双極電晶體36 係成為導通可能狀態。尚且,半導體開關元件電路4〇產生 之控制信號的電流值係為電晶體36之基極電流之關係,例 如,以數mA程度之低電流即可。 人=:tNPN型双極電晶體36為導通可能狀態之場 σ虽ESD电壓施加於集電極/發射電極間時, ,^體36之集電極與發射電極之間係成為導通狀態。因 i:二二型双極電晶體3 6之集電極〜發射電極間流通電 加於卜城器21之高電位係加以放電於第二衰減 ^藉由以上之動作,可從ESD電壓加以保護内部電路 中厨Γ上所述’由單一之刪型双極電晶體%,使ESD = 放電之關係’可使咖保護電路24之尺寸變小, 此減低半導體频電喊置之製造成本。 产動在双極電晶體36之集電極〜發射電極間所 動之電流喊由咖施加之高電位加㈣ 14569pif 14 1258854 。因此,也可加以 較於半導體開關元 嗍兀件可使導通電阻減低 改。超過閘極破壞電壓Vg之情形。 Μ 36 關元件電路4〇係供給使NPN型双極電 一 ’、、、、通可能狀態之基極 路40係_也可以本 =開關兀件包 才^、/^大此’半導體開關元件電路40係僅以供給基 開ιΓ= 1不需要使電流值變大。因此,可減低半導體 二Γ路4G之晶片面積’有利於晶片尺寸之增大抑 制。使控制信號為輪出於閘極所 %路40之日日片尺寸及製造成本。 <尚且二在上述實施例,對於觸發電路41以使用第一、 第極g 35-1、35-2之例加以表示。但觸發電路41 實施例並非限定於此。 例如,如圖6所示,觸發電路41係也可能由_ 型MOS電晶體71等加以實施。其巾N通道型m〇s帝曰 Π係具有接連於半導體開關元件40之汲極與,接;: 弟一哀減為22之閘極及源極的二極管接連。 【第二實施例】 其次對於此發明之第二實施例以用圖7加以說明. 以下之說明,省略與上述第—實_重複部分 上 相異部分加以詳細說明。 凡β對於 濩電路的一 元件26,以 圖7係表示關於第二實施例之esd保 例之電路圖。如圖7所示,本例係,對於開關 14569pif 15 1258854 ,用N通道型應電晶體内之寄生双㈣晶體3 。 逑MOS電晶體45之沒極係接連於第—衰減哭2卜門極 # ^ ^ U ^ 關元件電路4G之N™ :又::曰曰脰3卜也加以利用N通道型则電晶體46 内之可生双極電晶體3 i ’。上述M 〇 s電晶體4 6内之閘極 及源極係接連於第二衰減器22,反向閘極係接連於 汲極係接連於節37。 斤,於第二實施例之ESD保護電路24白勺動作係與關於 第一實施例之ESD保護電路24同樣之關係將加以省略。 依照第二實施例時,可得與第一實施例同樣的效果。 更且,對於開關元件26係利用MOS電晶體内之寄生双極 電晶體。因此,可將ESD保護電路24以MOS LSI之製程 技術加以製造。所以,可圖謀製造製程之共同化等, 減製造成本及晶片尺寸。對於此點,將使用以下之變^例 1或變形例2所示之佈置例更在詳細說明。 夕 【變形例1】 其次對關於變形例1之ESD保護電路以圖8加以說 明。圖8係為說明關於變形例1之ESD保護電路的佈置例 之平面圖,表示將圖7所示之電路配置於LSI上的佈置例。 在以下變形例之說明,將與第二實施例重複部分之說明加 以省略,對於相異部分加以詳細說明。 如圖8所示,在LSI上以共用第一衰減器21之方式 14569pif 16 1258854 加以配置第-ESD保護電路24-1及第二ESD保講Φ政 ——首先,對於第一 ESD髓電路24_ j之佈置加以說明。 二 =3電路24-1係配置於㈣板50包括構成開 = 型M〇S電晶體45、構成半導體開關 3 ^ 通道型⑽電晶體46及卿型双極電 曰曰體3〇與,構成觸發電路41之第一、第二二極管35_卜 35-2。 工迹電晶 一 ^且」—入仰μ 1尔艰成於 在姑击。又’ Ν型源極55係接連於第二衰減器22-卜閘極 係接連於源極55,形成於Ρ型基板50,M〇s電 6 之源極係與M〇s電晶體45之源極55加以共有,其型 汲極57係形成於p型基板50,接連於N型井(WeU、)51。 閘極58係接連於源極55。 電晶t之H型贿電晶體3G係配置於設在上述· 电曰日體46之外周的井51qPNP型双極電晶體3〇係以n型 H為基極。在N型井51係形成電晶體%之集電極%、 电射电極60。集電極59雜連於第一衰減器2 極60係接連於p型基板5〇,即,M〇s $ 反向間極。 电曰曰體45、46之 ^管35]、35_2係配置於設在電晶體3q之外周的 二極管35_1係以N型井52為陰極。在N 开 内係形成陽極61。陽極61係接連於N型井, 14569pif 17 !258854 :’電晶體30之基極。二極管况係以㈣ ;;5?之=53内係形成陽極62。陽極62係接連於i 成之N‘m’rN型井52。圖中,在n型井52所形 ⑽3係為配線接觸之接觸區。二極管35 2 ::即N型井53係以層型接觸 於之陰 減器22-1。以卜夕搂士、各斤 丈义弟一农 同樣。 上之構成,在弟二ESD保護電路24_2也為 略。對於動作係與上述第二實施_樣之關係其說明從 依照變形例1時,使M〇s電晶體45與,構 開關元件電路之M0S電晶體46加以配置於共同之p型^ 板50。因此,可使M〇s電晶體45之源極及應電^ ^之源極由N+型區55加以共有。其結果,可將esd 遵電路24(2(;1、24_2)之佈置面積沿閘極長度方向加以縮 小。 又,在本例,係表示設兩個ESD保護電路24_丨、Μ: 之例。如此以設兩個ESD保護電路24-1、24_2之場合, 加以共有MOS電晶體45之没極。其結果,在鄰接配 個咖保護電路24_卜24_2之場合,可 極長度方向加以減小。 1 【變形例2】 其次關於變形例2之ESD保護電路用圖9加以說明。 圖9係說㈣於變形例2之哪保護電路的佈置例之平面 圖,表示將圖7所示之電路配置於LSI上的佈置例。以下, 14569pif 18 1258854 =形例1重複部分之說明從略、對於相異部分加, 如圖9所示、關於變形$ 方向上=沿與此交差之開極寬度方向::極長度 係共有-個間極電極65。如此,之間極 Γ 列加以配置,與變形例1比較時,可 更在、、、倍短沿閘極長度方向之佈置。 電路^在二係與變形们同樣如設兩個咖保護 -之例。在此種例,依據變形例2之場合、 M〇Sfa^,45#,MX^54^,^55(5M)^^ 。在M〇S電晶體46,係共有源極55(55-2)。藉此,在 設兩個ESD保護電路之場合,可加以共有M〇 之源極5M ’及聰電晶體46之源極55_2,可縮^沿5 閘極長度方向之佈置面積。 對於動作係與上述第二實施例同樣之關係其說明從 略0 如以上說明,依照關於上述實施例及變形例之半導髀 =體電路裝置的構成時,上述開關元件由双極動作使£8^ %壓加以放電之關係,例如比較於半導體開關元件動作 等,可加以低減導通(ON)電阻。更且,開關元件係可以一 個也肖b使ESD電壓加以放電。又,上述控制電路係力口以 檢知ESD電壓輪出將開關元件成為導通可能狀態之控制 i4569pif 19 !258854 ^號即可之關係,不需要使尺寸變大以流通充分電流。因 =開關元件及㈣f路之尺相小絲可能,以致半導 奴積體電路裝置全體之尺寸縮小成為可能。 以低ΐ結果,可得—種半導體積體f路具有使導通電阻加 路低減’亚且將晶片尺寸加以縮小成為可能之删保護電 以,,t優點和變更將以現實發生在熟習此技藝者、所 二以廣義上之發明所示和所述,為此,4脫: 相等由所附申請專利範圍和以 以限佳實施例揭露於上,然其並非用 神和範圍n可此料者’在不麟本發明之精 護範圍當視後動與潤飾’因此本發明之保 【圖式簡單說$^專伽_界定者為準。 =係表不習知之ESD保護電路的電路圖。 流ml表示圖1所示f知之ESD保護電路的電豕電 圖3係為概略表示關於此發明之ESD保護電路 式表示之一電路圖。 、 性的7係表示在圖3所示ESD保護電路之電壓-電流特 的電Z係表簡於此發明之第—實_之哪保護電路 14569pif 20 1258854 圖6係表示觸發電路41之一例的電路圖。 圖7係表示關於此發明之第二實施例的E S D保護電路 之電路圖。 圖8係表示在7圖所示之ESD保護電路的第一佈置 例。 圖9係表示在圖7所示之ESD保護電路的第二佈置 例。 【主要元件符號說明】 10内部電路 11.12衰減器 13半導體開關元件電路(SCR) 15控制電路 16PNP型双極電晶體 17NPN型双極電晶體 18電阻元件 19 GGNMOS電晶體 20電阻元件 21第一衰減器 22第二衰減器 23内部電路 24ESD保護電路 24-1第一 ESD保護電路 24-2第二ESD保護電路 25控制電路 14569pif 21 1258854 26開關元件 27電流通路之一端 28電流通路之另一端 30 PNP型双極電晶體 31 NPN型双極電晶體 31’寄生双極電晶體 33 節(node) 34電阻元件 35-1第一二極管 35-2第二二極管 36NPN型双極電晶體 36f寄生双極電晶體 37節 40半導體開關元件電路 41觸發電路 45、46 N通道型M0S電晶體 50 P型基板 51、52、53 N 型井 54N+型汲極 55 N+型源極 57N+型汲極 58閘極 59集電極 60發射電極 14569pif 22 1258854 61、62陽極 63 N+ 區 64 N+型接觸區 65閘極電極 14569pif 23
Claims (1)
- !258854 十、申請專利範圍: 1·一種半導體積體電路裝置,包括·· 一半導體積體電路,係形成於一半導體晶片中; 一開關元件,係形成於該半導體晶片中,一電流通路 之一端及一另一端接連於該半導體積體電路、該開關元件 係接受一控制信號從該電流通路之該一端向該另一端,由 双極動作使電流流通;以及 1空制電路 係形成於該早導體晶片中,以加以控制 該開關元件之該電流通路的導通狀態之方式所加以構成, 忒控制電路係在該電流通路之兩端的電壓超過一所定 電流通路成為導通可ί 該開關元件之該電流通路成為非值的場合’係使 2·如申請專利範圍第1項所、f、 t 置,更包括: 、斤吨之半V體積體電路裝 一第一衰減器 以及 係接連於讀一 端之一外部接連端子; -第二衰減器,係接連於_ — 子。 而之外部接連端 3·如申請專利範圍第1 置,其中: 固弟1項所述之半導體: 該控制信號係一電流。 4+”_範圍第1項所迷之半 積體電路裝 置,其中: 導體積體 電路裝 14569pif 24 1258854 關於元件係以該電流通路之該一端 二::電極的其中之一、以該另一端為該集電 晶體。H為在—基極接受該控制信號的-双^ 置,^中如中請專利範圍第1項所述之半導體積體電路t 、、及極ίΐϋ元件係以該電流通路之該—端為—源極及、 個:么S’::另一端為該源極及該沒極的另、 效應電晶體。射該控制信號的—絕緣閘極型電場 6·如申請專利範圍第丨項所述之半導體積體電路 置’其中該控制電路包括: 、 一觸發電路,係檢知該電錢紅兩端電壓超過 定電壓加以輸出一觸發信號;以及 4 該控紹^關關元件料,雜據賴發錢加崎出 置,專利_第6賴狀料體積體電路裝 該觸發電路之一端係接連於該電流通路的該另一 端,另一端係接連於該半導體開關元件電路之一基極, /該半導體開關元件電路之一陰極及一陽極的^中之 一係接連於該電流通路的該一端,該陰極及該陽極之另一 個係接連於該電流通路的該另一端。 8·如申請專利範圍第7項所述之半導體積體電路裳 14569pif 25 1258854 置,其中: 議半導體開關元件電路曰 關元件係為第—双極電晶體。μ為双極^日肢,該開 置,申料利範圍第7項所述之半導體積體電路襄 型〜Hi開關元件電路之至少—部分為—絕緣閘極 虫迅%夕欠應電晶體,辞pq明一 1丄 效應電晶體。"Μ凡件係為第—絕緣閘極型電場 置,=中如巾料鄕㈣7酬述之料體積體電路裳 3亥半導體開關元件電路包括: 一 第双極包日日體,係在該電流通路之該一端接連其 一叙射電極及一集電極的其中之一;與 /、 第一双極电日日體,係在該電流通路之該另一端接連 射電極及-集電極的其中之―,將該發射電級及該 本笔極之一另一個接連於該第一双極電晶體之-基極,使 一基極接連於該第—^極電晶體之該發射電極及該集電極 的另一個;並且 —該觸發信號係供給於該第—贿電晶體之該基極與 。亥第_双極電晶體之該發射電極及該集電極的該另一個等 ,-連接節點,該控制信號係從該第—双極f晶體之該發 2極及該集電極的該另—個與該第二欢極電晶體之該基 極專之一連接節點加以輸出。 11.如_請專利範圍第7項所述之半導體積體電路裝 I4569pif 26 1258854 該半導體開關元件電路包括: _义一第―双極電晶體,係在該電流通路之該-端接逵I 一如射電極及一集電極的其中之—;與 /、 之該另一型電場效應電晶體,係在該電流通路 ^ 接連/、一源極及一汲極的其中之―,你诗、、语士 及該沒極之另—個接連於該第_双極電晶 電極的-另—個;並且 电曰曰體之起射電極及該集 该觸發信號係供給於第一兩曰 該第-絕緣閘極型Μ对座:曰 电曰曰體之該基極與 另一個等的—連接二^體之該源極及該汲極之該 體之該發射電ί;二 號係從該第-双極電晶 型電場效應電晶體之該極固^亥弟-絕緣間極 出。 向閘極等的一連接節點加以輸 置,i2包如括申請專利範圍第10項所述之半導體積體電路裝 该半導體開關元件雷 連於該連―,料―元件使一端接 13·如申縣力丨上而接連於•電流通路之另-端。 置,更包括 &圍第11項所述之半導體積體電路裳 該半導體開關元件雷 連於該連接節點,^山路係包括1阻元件,使一端接 14·如申請專、^接連於該電流通路之該另-端。 &圍第7項所述之半導體積體電路裝置 i4569pif 27 1258854 ,其中: 該觸發電路係具有一二極管,其—陽極與 於該半導體開關元件電路與該電流通路的該另一#"、 該觸發信號係為該二極管之一正向電流。 知之間, 15•如申請專利範圍第7項所述之半導體積體 置,其中: 、 衣 該觸發電路係包括接連於該半導體開關元件電路之一 源極及一汲極的其中之一與接連於該電流通路的I另一 端之該源極及該汲極的另一個,並具有一閘極之以Λ二極管 接連的一絕緣閘極型電場效應電晶體,該觸發信號係以^ 二極管接連之該絕緣閘極型電場效應的一正向電流。μ 16·如申請專利範圍帛η j員所述之半導體積體電路裝 置,其中: 該開關元件之該電流通路的該一端係為在一第一導 電型之半導體基板所形成的一第二導電型之一第一半導體 區丄该電流通路之該另一端係為在該半導體基板所形成之 一第二導電型的一第二半導體區; 該第一絕緣閘極型電場效應電晶體之該源極及該汲 極的邊另一個係為在該半導體基板所形成之一第二導電型 之一第三半導體區,該源極及該汲極之其中之一係與該第 二半導體區加以共有。 17·如申凊專利範圍第11項所述之半導體積體電路裝 置,其中: 該開關元件之該電流通路的該一端,係為在一第一導 14569pif 28 1258854 電型之半導體基板所形成的一第二導電型之一第一半導體 區,該電流通路之該另一端係為在該半導體基板所形成之 一第二導電型的一第二半導體區,具有形成於由該第一、 該第二半導體區彼此所夾之在該半導體基板上方的一閘極 電極; 該第一絕緣閘極型電場效應電晶體之該源極及該汲 極的該其中之一係為在該半導體基板所形成之一第二導電 型的一第三半導體區、該源極及該汲極之該另一個係為在 該半導體基板所形成之一第二導電型的一第四半導體區, 該第一絕緣閘極型電場效應電晶體之一閘極電極係與該開 關元件之一閘極電極加以共有。 18. 如申請專利範圍第10項所述之半導體積體電路裝 置,其中: 該第一双極電晶體係配置在鄰接於該開關元件之周 邊所形成之一第二導電型的一第一井區、該觸發電路係配 置在鄰接於該第一井區之周邊所形成之一第二導電型的一 第二井區。 19. 如申請專利範圍第11項所述之半導體積體電路裝 置,其中: 該第一双極型電晶體係配置在鄰接於該開關元件之 周邊所形成之一第二導電型的一第一井區、該觸發電路係 配置在鄰接於該第一井區之周邊所形成之一第二導電型的 一第二井區。 14569pif 29 1258854 七、 指定代表圖: (一) 本案指定代表圖為:圖(3 )。 (二) 本代表圖之元件符號簡單說明·· 21第一衰減器 22第二衰減器 23内部電路 24ESD保護電路 25控制電路 26開關元件 27電流通路 28電流通路之另一端 八、 本案若有化學式時,請揭示最能顯示發明特徵的化 學式: 無 14569pif 5
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003209073A JP3851893B2 (ja) | 2003-08-27 | 2003-08-27 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200522334A TW200522334A (en) | 2005-07-01 |
TWI258854B true TWI258854B (en) | 2006-07-21 |
Family
ID=34209014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093125784A TWI258854B (en) | 2003-08-27 | 2004-08-27 | Semiconductor integrated circuit device for ESD protection |
Country Status (4)
Country | Link |
---|---|
US (1) | US7123054B2 (zh) |
JP (1) | JP3851893B2 (zh) |
CN (1) | CN100401513C (zh) |
TW (1) | TWI258854B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4647294B2 (ja) * | 2004-11-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7449668B2 (en) * | 2005-11-14 | 2008-11-11 | General Electric Company | Optically powered drive circuit and method for controlling a semiconductor switch |
JP4723443B2 (ja) * | 2006-09-13 | 2011-07-13 | Okiセミコンダクタ株式会社 | 半導体集積回路 |
US20080316659A1 (en) * | 2007-06-19 | 2008-12-25 | Ismail Hakki Oguzman | High voltage esd protection featuring pnp bipolar junction transistor |
DE102007044047B4 (de) * | 2007-09-14 | 2017-08-03 | Infineon Technologies Ag | Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung |
US8247839B2 (en) * | 2008-07-09 | 2012-08-21 | Sofics Bvba | ESD protection device with increased holding voltage during normal operation |
US8737029B2 (en) | 2009-05-14 | 2014-05-27 | Freescale Semiconductor, Inc. | Integrated circuit and integrated circuit package |
US9041054B2 (en) | 2010-02-22 | 2015-05-26 | Sofics Bvba | High holding voltage electrostatic discharge protection device |
US8653557B2 (en) * | 2010-02-22 | 2014-02-18 | Sofics Bvba | High holding voltage electrostatic discharge (ESD) device |
US20110266624A1 (en) * | 2010-04-30 | 2011-11-03 | Texas Instruments Incorporated | Electrostatic discharge protection having multiply segmented diodes in proximity to transistor |
US8918138B2 (en) * | 2010-08-13 | 2014-12-23 | Broadcom Corporation | Receive band selection and electrostatic discharge protection in a transceiver |
US9025296B2 (en) * | 2011-01-06 | 2015-05-05 | Littelfuse, Inc. | Transient voltage suppressor |
US8854103B2 (en) | 2012-03-28 | 2014-10-07 | Infineon Technologies Ag | Clamping circuit |
US9614367B2 (en) * | 2013-09-13 | 2017-04-04 | Stmicroelectronics Sa | Electronic device for ESD protection |
US9379541B2 (en) * | 2013-09-26 | 2016-06-28 | Globalfoundries Inc. | EOS protection circuit with FET-based trigger diodes |
US10256224B2 (en) | 2014-05-16 | 2019-04-09 | Sharp Kabushiki Kaisha | Multiple-unit semiconductor device |
CN109599851B (zh) * | 2018-12-03 | 2020-05-12 | 惠科股份有限公司 | 保护电路、显示面板 |
KR20200074581A (ko) * | 2018-12-17 | 2020-06-25 | 에스케이하이닉스 주식회사 | Esd 보호 장치 |
US11418027B1 (en) * | 2021-04-07 | 2022-08-16 | Winbond Electronics Corp. | Electrostatic discharge protection circuit |
CN113932671B (zh) * | 2021-10-14 | 2023-05-23 | 北京理工大学 | 一种应用于电子安全系统的电流触发型起爆集成电路 |
US11699745B2 (en) | 2021-10-28 | 2023-07-11 | Macronix International Co., Ltd. | Thyristor |
TWI805047B (zh) * | 2021-10-28 | 2023-06-11 | 旺宏電子股份有限公司 | 閘流器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05122035A (ja) * | 1991-05-10 | 1993-05-18 | Fuji Electric Co Ltd | 駆動電源内蔵型半導体装置 |
JP2743814B2 (ja) | 1994-02-28 | 1998-04-22 | 日本電気株式会社 | 半導体装置 |
JP3190199B2 (ja) * | 1994-03-16 | 2001-07-23 | 株式会社東芝 | 同相信号出力回路、逆相信号出力回路、二相信号出力回路及び信号出力回路 |
US5671111A (en) * | 1995-10-30 | 1997-09-23 | Motorola, Inc. | Apparatus for electro-static discharge protection in a semiconductor device |
US5612582A (en) * | 1996-01-02 | 1997-03-18 | Allen-Bradley Company, Inc. | Switching device |
JP3631933B2 (ja) * | 1999-02-14 | 2005-03-23 | 矢崎総業株式会社 | スイッチングデバイス |
US6268992B1 (en) * | 1999-04-15 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company | Displacement current trigger SCR |
US6433979B1 (en) * | 2000-01-19 | 2002-08-13 | Taiwan Semiconductor Manufacturing Co. | Electrostatic discharge protection device using semiconductor controlled rectifier |
JP2001308282A (ja) | 2000-04-19 | 2001-11-02 | Nec Corp | 半導体装置 |
JP4176481B2 (ja) | 2001-03-16 | 2008-11-05 | サーノフ コーポレーション | 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造 |
-
2003
- 2003-08-27 JP JP2003209073A patent/JP3851893B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-15 US US10/869,328 patent/US7123054B2/en not_active Expired - Fee Related
- 2004-08-27 TW TW093125784A patent/TWI258854B/zh not_active IP Right Cessation
- 2004-08-27 CN CNB2004100899517A patent/CN100401513C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3851893B2 (ja) | 2006-11-29 |
US7123054B2 (en) | 2006-10-17 |
CN1624913A (zh) | 2005-06-08 |
CN100401513C (zh) | 2008-07-09 |
JP2005072057A (ja) | 2005-03-17 |
TW200522334A (en) | 2005-07-01 |
US20050047042A1 (en) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI258854B (en) | Semiconductor integrated circuit device for ESD protection | |
US6624487B1 (en) | Drain-extended MOS ESD protection structure | |
US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
US8044457B2 (en) | Transient over-voltage clamp | |
US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
US6855586B2 (en) | Low voltage breakdown element for ESD trigger device | |
JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
US7728349B2 (en) | Low capacitance SCR with trigger element | |
US6888710B2 (en) | Insulated gate bipolar transistor and electrostatic discharge cell protection utilizing insulated gate bipolar transistors | |
WO2010035667A1 (ja) | 電気回路のスイッチング装置 | |
JP5801609B2 (ja) | 保護回路素子 | |
JP2009065026A (ja) | 電気回路のスイッチング装置 | |
JP4421073B2 (ja) | 半導体デバイスの保護回路および方法 | |
JPH06196634A (ja) | 空乏制御型分離ステージ | |
JP2003526200A (ja) | より速いターンオンを達成する二重トリガー機構 | |
JP3660566B2 (ja) | 過電流制限型半導体素子 | |
TWI278095B (en) | High voltage operating electrostatic discharge protection device | |
US6864537B1 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
US20030043517A1 (en) | Electro-static discharge protecting circuit | |
US9293451B2 (en) | Integrated circuit electrical protection device | |
KR20070004935A (ko) | 에벌런치 보호를 갖는 고 전류 mos 디바이스 및 동작방법 | |
US6466423B1 (en) | Electrostatic discharge protection device for mixed voltage application | |
JP2002538598A (ja) | Soi基板上のマイクロ電子部品用の静電放電保護デバイス | |
US8654491B2 (en) | Low voltage ESD clamping using high voltage devices | |
JP4457620B2 (ja) | 静電破壊保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |