TWI775364B - 電路及形成電路的方法 - Google Patents

電路及形成電路的方法 Download PDF

Info

Publication number
TWI775364B
TWI775364B TW110110650A TW110110650A TWI775364B TW I775364 B TWI775364 B TW I775364B TW 110110650 A TW110110650 A TW 110110650A TW 110110650 A TW110110650 A TW 110110650A TW I775364 B TWI775364 B TW I775364B
Authority
TW
Taiwan
Prior art keywords
rail
node
esd
charge
virtual power
Prior art date
Application number
TW110110650A
Other languages
English (en)
Other versions
TW202205775A (zh
Inventor
賴明芳
吳宜勳
張瀞云
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202205775A publication Critical patent/TW202205775A/zh
Application granted granted Critical
Publication of TWI775364B publication Critical patent/TWI775364B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Abstract

一種靜電放電保護電路包括：一靜電放電鉗位，位於一第一軌道與一第二軌道之間；一觸發裝置，其配置以回應於一靜電放電事件而啟動該靜電放電鉗位；及一電荷耗散元件，其位於該第一軌道與該第二軌道之間，用於耗散該觸發裝置的一輸入處的一殘餘電荷。

Description

電路及形成電路的方法
本揭露大體而言關於積體電路，且特定而言關於保護積體電路免於靜電放電(Electrostatic Discharge,ESD)。
積體電路廣泛用於多種應用中。此等積體電路的可靠性可受多種因素影響。一個此種因素可為靜電放電(Electrostatic Discharge,ESD)事件。ESD事件可導致積體電路內短暫的電荷突波，其可最終導致積體電路失效。因為ESD事件可諸如在製造、組裝、測試、現場操作等期間在很多種條件下發生，所以針對ESD事件的保護對積體電路的正確操作很關鍵。為了保護積體電路免於此類EDS事件，可在積體電路內使用ESD保護。然而，當今的ESD保護機制在彼等機制的組態方式及操作方式上具有限制。
本揭露之一些態樣提供一種電路，包括靜電放電鉗位、觸發裝置以及電荷耗散元件。靜電放電鉗位，位於第一軌道與第二軌道之間。觸發裝置，配置以回應於靜電放電事件而啟動靜電放電鉗位。電荷耗散元件，位於第一軌道與第二軌道之間，用於耗散觸發裝置的輸入處的殘餘電荷。
本揭露之另一些態樣提供一種電路，包括第一虛擬電力軌道、第二虛擬電力軌道、靜電放電鉗位、觸發裝置以及電荷耗散元件。第一虛擬電力軌道，連接至第一軌道。第二虛擬電力軌道，連接至第一軌道。靜電放電鉗位，連接在第一虛擬電力軌道與第二軌道之間。觸發裝置，連接至靜電放電鉗位且配置以在靜電放電事件中，基於第二虛擬電力軌道的電壓位準及觸發信號的電壓位準，來啟動靜電放電鉗位。電荷耗散元件，連接在第二軌道與第二虛擬電力軌道或觸發信號中之至少一者之間，用於自第二虛擬電力軌道或觸發信號中之至少一者耗散殘餘電荷。
本揭露之再一些態樣提供一種形成電路的方法。方法包括：將靜電放電鉗位連接在第一軌道與第二軌道之間；將觸發裝置連接至靜電放電鉗位；將電荷耗散元件連接在觸發裝置的輸入處與第二軌道之間；藉由電荷耗散元件將殘餘電荷自觸發裝置的輸入處耗散至第二軌道；回應靜電放電事件而改變觸發裝置的輸出，以啟動靜電放電鉗位； 及回應此啟動，而藉由靜電放電鉗位使靜電放電電流自第一軌道轉移至第二軌道。
100:靜電放電保護電路
105:靜電放電鉗位
110:第一軌道
115:第一虛擬電力軌道
120:第二軌道
125:第一二極體
130:第二二極體
135:第二虛擬電力軌道
140:觸發裝置
145:觸發信號
150:電阻-電容濾波器
155:電阻器
160:電容器
165:第一節點
170:第二節點
175:啟動信號
180:電荷耗散元件
185:NMOS電晶體
190:第一端子
195:第二端子
200:第三端子
205:體端子
210:緩衝反相器
215:PMOS電晶體
220:NMOS電晶體
225:第一端子
230:第二端子
235:第一端子
240:第二端子
245:第三端子
250:第三端子
255:靜電放電保護電路
260:第一軌道
265:第二軌道
270:第一虛擬電力軌道
275:第二虛擬電力軌道
280:第一二極體
285:第二二極體
290:靜電放電鉗位
295:觸發裝置
300:電阻-電容濾波器
305:電阻器
310:電容器
315:觸發信號
320:第一節點
325:第二節點
330:電荷耗散元件
335:反向二極體
340:陰極端子
345:陽極端子
350:系列二極體
355:陽極端子
360:陰極端子
365:陰極端子
370:NMOS二極體
375:第一端子
380:第二端子
385:第三端子
390:PMOS二極體
395:第一端子
400:第二端子
405:第三端子
410:曲線圖
420:流程
425:操作
430:操作
435:操作
440:操作
445:操作
450:操作
455:操作
460:操作
當結合隨附圖式來閱讀時，根據以下詳細描述將最好地理解本揭露之態樣。應注意，根據業內的標準做法，並未按比例繪製各種特徵。事實上，為了論述的清楚起見，任意地擴大或縮小各種特徵之尺寸。
第1圖為根據一些實施例之ESD保護電路的實例電路圖。
第2圖為根據一些實施例之第1圖的ESD保護電路的示例性實現方式的實例電路圖。
第3圖為根據一些實施例之ESD保護電路的另一實例電路圖。
第4A圖至第4D圖為供根據一些實施例之第1圖至第3圖的ESD保護電路中使用的實例電荷耗散元件。
第5圖為展示根據一些實施例之具有電荷耗散元件的第1圖至第3圖的ESD保護電路，示例性模擬的實例曲線圖。
第6圖為概述根據一些實施例之第1圖至第3圖的ESD保護電路的操作的實例流程圖。
以下揭露內容提供用於實現本揭示內容之不同特 徵的許多不同的實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例，且不意欲具有限制性。例如，以下描述中在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵及第二特徵形成為直接接觸的實施例，且亦可包括其中額外特徵可形成於第一特徵與第二特徵之間以使得第一特徵及第二特徵可能不直接接觸的實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複為為了簡單及清楚的目的且本身並不表示所論述的各種實施例及/或組態之間的關為。
此外，為便於描述，本文可使用諸如「下方」、「之下」、「下部」、「上方」及「上部」等等空間相對術語來描述一個元件或特徵與另一(些)元件或特徵之關為，如圖中所例示。除圖中所描繪的定向之外，空間相對術語還意欲涵蓋裝置在使用或操作中的不同定向。可以其他方式來定向設備(旋轉90度或以其他定向)，並且同樣地可相應地解釋本文所使用的空間相對描述詞。
現在參考第1圖，根據本揭露之一些實施例展示靜電放電(「Electrostatic Discharge,ESD」)保護電路100的實例電路圖。ESD保護電路100可用於保護積體電路免於ESD事件。「積體電路」可為電組件(諸如電阻器、電晶體、開關、電池、電感器或經組態用於實現所要功能性的其他類型的半導體裝置)的互連。「ESD事件」可為導致或可能導致靜電突波或過量電荷流動的任何條件，此靜電突波或過量電荷流動可潛在地以某種方式損 害積體電路。ESD保護電路100可配置以保護積體電路免於此類有損害的ESD事件。
因此，ESD保護電路100包括靜電放電(ESD)鉗位105，其連接在第一軌道110與第二軌道120之間，且特定而言在第一軌道的第一虛擬電力軌道115與第二軌道120之間。在一些實施例中，第一軌道110可為連接至一或多個輸入/輸出信號的電壓匯電條。在一些實施例中，第二軌道120可為連接至諸如接地的參考電壓的電壓匯電條。因此，在一些實施例中，第一軌道110可相對於第二軌道120處於較高電位或電壓位準。在一些實施例中，第一虛擬電力軌道115可為經由第一二極體125連接至第一軌道110的電壓匯電條。第一二極體125可確保電流在自第一軌道110朝向第一虛擬電力軌道115且最終到達受保護的積體電路的單一方向上流動。因此，在一些實施例中，ESD保護電路100配置以保護的積體電路可至少連接至第一虛擬電力軌道115以向此積體電路供應電力。在一些實施例中，受保護的積體電路亦可連接至第二軌道120。
此外，在一些實施例中，ESD保護電路100亦可包括第二二極體130，其連接在第一軌道110與第二虛擬電力軌道135之間。第二二極體130可確保電流在自第一軌道110朝向第二虛擬電力軌道135且最終到達受保護的積體電路的單一方向上流動。因此，在一些實施例中，第二虛擬電力軌道135可另外或經其他連接至受保護的積體電路以向積體電路提供電力供應。類似於第一虛擬電力軌 道115，第二虛擬電力軌道135可為電壓匯電條。
為了保護積體電路免於ESD事件，ESD鉗位105可配置以在ESD事件期間在第一虛擬電力軌道115與第二軌道120之間使過量電荷(例如ESD電流)轉移。例如，在一些實施例中，ESD鉗位105可配置以使ESD電流自第一虛擬電力軌道115轉移至第二軌道120。在正常操作條件下(例如，當沒有ESD事件時)，ESD鉗位105可保持在未啟動、撤銷啟動或切斷狀態下。當ESD保護電路100偵測到ESD事件時，可啟動或接通ESD鉗位105，以使在第一虛擬電力軌道115與第二軌道120之間的ESD電流轉移。在一些實施例中，ESD鉗位105的啟動及未啟動可由觸發裝置140控制。
觸發裝置140可連接至ESD鉗位105。具體地，觸發裝置140的輸出可輸入至ESD鉗位105中以啟動並撤銷啟動ESD鉗位。藉由改變觸發裝置140的輸出，可接通或切斷ESD鉗位105。為了改變觸發裝置140的輸出，可將觸發裝置連接至第二虛擬電力軌道135及觸發信號145。基於第二虛擬電力軌道135之電壓位準及觸發信號145之電壓位準，可改變觸發裝置140的輸出處的電壓位準以啟動並撤銷啟動ESD鉗位105。例如，在一些實施例中，觸發裝置140的輸出可變為高電壓位準。若電壓位準處於或高於預定臨限值，則電壓位準可被視為「高電壓位準」，且若此電壓位準低於預定臨限值，則電壓位準可被視為「低電壓位準」。在一些實施例中，觸發裝置140 的輸出處的高電壓位準可配置以啟動ESD鉗位105。因此，在一些實施例中，可基於第二虛擬電力軌道135及觸發信號145來控制觸發裝置140，以在ESD事件期間在觸發裝置的輸出處產生高電壓位準以啟動ESD鉗位105。
在其他實施例中，ESD鉗位105可配置以在觸發裝置140處於低電壓位準時啟動。在此類實施例中，第二虛擬電力軌道135及觸發信號145可配置以在ESD事件期間在觸發裝置140的輸出處產生低電壓位準以啟動ESD鉗位105。此外，在一些實施例中，觸發裝置140的輸出處的低電壓位準可配置以撤銷啟動ESD鉗位105。因此，在一些實施例中，當沒有ESD事件時，第二虛擬電力軌道135及觸發信號145可配置以在觸發裝置的輸出處產生低電壓位準以撤銷啟動ESD鉗位105或保持ESD鉗位105不被啟動。在一些實施例中，當沒有ESD事件時，ESD鉗位105可配置以在觸發裝置140的輸出處於高電壓位準時不被啟動。在此類實施例中，第二虛擬電力軌道135及觸發信號145可配置以在觸發裝置的輸出處產生高電壓位準以撤銷啟動ESD鉗位105。
在一些實施例中，觸發裝置140可為緩衝裝置、緩衝反相器裝置等。在其他實施例中，觸發裝置140可為配置以基於ESD事件的發生來改變觸發裝置的輸出之另一種類型的合適裝置。此外，在一些實施例中，ESD鉗位105可為n型金屬氧化物半導體場效電晶體(n-type Metal-Oxide-Semiconductor Field-Effect Transistor；NMOS)電晶體或p型金屬氧化物半導體場效電晶體(p-type Metal-Oxide-Semiconductor Field-Effect Transistor；PMOS)電晶體。在其他實施例中，可使用可被選擇性地接通及切斷，且可在ESD事件期間使ESD電流自第一虛擬電力軌道115轉移至第二軌道120之另一種類型的合適裝置。
可基於具有電阻器155及電容器160的電阻-電容濾波器150來改變觸發信號145的電壓位準。分佈式電阻-電容濾波器150可配置以在ESD事件期間向觸發裝置140提供有效的暫態觸發信號(例如，觸發信號145)。在一些實施例中，電阻-電容濾波器150可充當由來自第一軌道110及第二軌道120的電壓或電流驅動的低通濾波器。電阻-電容濾波器150可基於第二節點170處的電壓位準橫跨第一節點165上建立電壓降，以設定觸發信號145的電壓位準，來為觸發裝置140提供有效的暫態觸發信號。
在正常操作期間(例如，當沒有ESD事件時)，第一軌道110處施加的電壓位準可致使第二節點170處的電壓位準保持在高電壓位準。在第二節點170處於高電壓位準的情況下，第一節點165處的電壓位準亦處於高電壓位準，因此觸發信號145亦處於高電壓位準。在一些實施例中，觸發裝置140可為緩衝反相器裝置。在此類實施例中，觸發信號145的高電壓位準可致使觸發裝置140的緩衝反相器在輸出處產生低電壓位準作為啟動信號175。因此，觸發裝置140接收觸發信號145作為輸入，且產生啟動信 號175作為輸出。在一些實施例中，當啟動信號175處於低電壓位準時，ESD鉗位105可處於切斷狀態。
然而，在ESD事件期間，觸發裝置140配置以偵測ESD事件，且產生啟動信號175處的高電壓位準，以啟動ESD鉗位105。例如，在ESD事件期間，第一軌道110接收ESD電流突波，其增大第一虛擬電力軌道115及第二虛擬電力軌道135的電壓位準。第二節點170處增大的電壓位準致使第一節點165處的電壓位準變成低電壓位準。具體地，電阻-電容濾波器150的電阻器155可防止電壓突波通過，從而致使第一節點165變成低電壓位準。當觸發裝置140為緩衝反相器時，觸發信號145處的低電壓位準致使緩衝反相器在啟動信號175處產生高電壓位準信號，從而接通ESD鉗位105。當ESD鉗位105接通時，可經由ESD鉗位將ESD電流自第一虛擬電力軌道115修正或轉移至第二軌道120，從而有效防止ESD電流傳遞至ESD保護電路100保護的積體電路。
因此，觸發裝置140的操作為基於第一節點165(例如，觸發信號145)處及第二節點170(例如，第二虛擬電力軌道135)的電壓位準。在一些實施例中，電阻-電容濾波器150可儲存電荷。所儲存電荷可為來自一或多個先前循環(例如，正常事件或ESD事件)的殘餘電荷。在一些實施例中，此殘餘電荷可儲存於第一節點165及/或第二虛擬電力軌道135處。在一些實施例中，第一節點165處的殘餘電荷可歸因於儲存於第二節點170處的殘餘電荷。 第一節點165及/或第二節點170處的殘餘電荷可影響觸發裝置140的正確操作。例如，在一些實施例中，在ESD事件已過去之後，第一節點165及/或第二節點170處的電位或電壓位準可能不會返回至零電荷位準，以使得殘餘電荷保持儲存於彼等節點處。當下一ESD事件發生時，代替處於低電壓位準，殘餘電荷致使第一節點165處於高電壓位準，以使得第一節點處的暫態電壓處於比第二虛擬電力軌道135相對更高的電壓位準。第一節點165處的高電壓位準繼而可致使觸發裝置140在啟動信號175處產生低電壓位準信號，從而保持ESD鉗位105切斷且不能使ESD電流轉移。在不能使ESD電流轉移的情況下，ESD保護電路100保護的積體電路受到損害。
類似地，在一些實施例中，歸因於第一節點165及/或第二節點170處的殘餘電荷，在正常操作循環期間，第一節點處的暫態響應電壓位準可為低電壓位準。第一節點165處的低電壓位準可致使觸發裝置140在啟動信號175處產生高電壓位準信號，從而致使ESD鉗位105啟動且使電流自第一虛擬電力軌道115轉移至第二軌道120。由於在正常操作期間接通，ESD鉗位105會妨礙ESD保護電路100保護的積體電路的正常操作。
為了確保ESD保護電路100的正確操作，以使得ESD鉗位105在ESD事件期間始終啟動且僅在ESD事件期間啟動，本揭露提供了將儲存於第一節點165及/或第二節點170處的任何殘餘電荷放電的機制。舉例而言且如 第1圖所展示，在一些實施例中，電荷耗散元件180可設置於第一節點165與第二軌道120之間，以將儲存於第一節點處的電位或殘餘電荷放電。因此，電荷耗散元件180為殘餘電荷提供自第一節點165穿過第二軌道120到達接地的電荷耗散路徑，從而允許第一節點維持在約零電壓位準或接近第二軌道120的電位的電位。藉由允許第一節點165處的殘餘電荷放電，本揭露提供了確保觸發裝置140正確啟動、繼而確保ESD鉗位105正確啟動的機制。
轉至第2圖，根據本揭露之一些實施例展示可在ESD保護電路100中使用的ESD鉗位105及觸發裝置140的實例。在一些實施例中，ESD鉗位105可包括NMOS電晶體185。NMOS電晶體185的第一端子(例如，汲極端子)190可連接至第一虛擬電力軌道115，且NMOS電晶體的第二端子(例如，源極端子)195可連接至第二軌道120。NMOS電晶體的第三端子(例如，閘極端子)200可連接至啟動信號175，且NMOS電晶體的體端子205可連接至第二軌道120。在其他實施例中，代替NMOS電晶體185，可將PMOS電晶體或另一適當裝置用於ESD鉗位105。
此外，在一些實施例中，觸發裝置140可為具有p型金屬氧化物半導體場效電晶體(PMOS)電晶體215及n型金屬氧化物半導體場效電晶體(NMOS)電晶體220的緩衝反相器210。PMOS電晶體215的第一端子(例如，汲極端子)225可連接至第二虛擬電力軌道135，且PMOS 電晶體的第二端子(例如，源極端子)230可連接至NMOS電晶體220的第一端子(例如，汲極端子)235。NMOS電晶體220的第二端子(例如，源極端子)240可連接至第二軌道120。此外，在一些實施例中，PMOS電晶體215的第三端子(例如，閘極端子)245及NMOS電晶體220的的第三端子(例如，閘極端子)250可連接至觸發信號145。儘管緩衝反相器210被展示為用作觸發裝置140，但是在一些實施例中，可使用其他類型的適當觸發裝置。
在ESD事件期間，第一軌道110接收ESD電流，其致使第一虛擬電力軌道115的電壓位準增大，繼而增大NMOS電晶體185的第一端子190處的電壓位準。ESD電流亦增大第二虛擬電力軌道135及第二節點170的電壓位準。歸因於電阻-電容濾波器150的電阻器155所提供的電阻，第二節點170處的電壓位準在第一節點165處產生低電壓位準，隨後，經由連接至觸發信號145的PMOS電晶體215的第三端子245及NMOS電晶體220的第三端子250，將此低電壓位準施加至緩衝反相器210。由於接收到低電壓位準信號作為輸入，緩衝反相器210在啟動信號175處產生高電壓位準，以接通NMOS電晶體185。在接通後，NMOS電晶體185創建路徑以用於將ESD電流自第一虛擬電力軌道115傳遞至第二軌道120。此外，由於電荷耗散元件180的存在，在ESD事件之後留在第一節點165處的任何殘餘電荷被耗散，以調節緩衝反相器210及NMOS電晶體185在正常操作期間及在下一ESD 事件期間的正確啟動。
電荷耗散元件180可用於耗散第二虛擬電力軌道135(如下文所論述)及/或第一節點165上的任何預先存在的電荷，而不管造成第二虛擬電力軌道及/或第一節點處的預先存在的電荷(例如，殘餘電荷)的原因。例如，如上所述，在一些實施例中，電荷耗散元件180可用於在ESD事件之後自第一節點165(及/或第二虛擬電力軌道135，如下文所論述)耗散任何殘餘電荷。在其他實施例中，電荷耗散元件180可用於自第二虛擬電力軌道135及/或第一節點165消除歸因於以下各項而發生的預先存在(例如殘餘電荷)：電力開啟或關閉操作，在ESD事件之前在第二虛擬電力軌道及/或第一節點處造成電位的任何有意或意外的預先偏壓動作，或在彼等節點處造成電位的任何其他事件。由於自第二虛擬電力軌道135及/或第一節點165耗散預先存在的(例如殘餘)電荷，電荷耗散元件180確保第二虛擬電力軌道及/或第一節點保持在接近第二軌道120的電位的電位。藉由保持第二虛擬電力軌道135及/或第一節點165的電位接近第二軌道120的電位，當ESD事件發生時，正確地啟動觸發裝置140，以啟用ESD鉗位105。
參考第3圖，根據本揭露之一些實施例展示ESD保護電路255的另一實例。除了電荷耗散元件的位置外，ESD保護電路255類似於ESD保護電路100。因此，類似於ESD保護電路100，ESD保護電路255包括第一軌 道260、第二軌道265、第一虛擬電力軌道270及第二虛擬電力軌道275，其中每一者分別類似於第一軌道110、第二軌道120、第一虛擬電力軌道115及第二虛擬電力軌道135。類似於第一二極體125的第一二極體280置於第一軌道260與第一虛擬電力軌道270之間。類似於第二二極體130的第二二極體285置於第一軌道260與第二虛擬電力軌道275之間。ESD保護電路255亦包括類似於ESD鉗位105的ESD鉗位290及類似於觸發裝置140的觸發裝置295。
具有電阻器305及電容器310的電阻-電容濾波器300在第一節點320處向觸發裝置295提供觸發信號315。電阻-電容濾波器300、電阻器305及電容器310分別類似於電阻-電容濾波器150、電阻器155及電容器160。根據在ESD事件期間需要修正的電流位準，電阻器155、電阻器305、電容器160及電容器310的大小自一個實施例至另一實施例可改變。第一節點320處的電壓位準可基於第二節點325處的電壓位準而改變，如上文所論述。ESD保護電路255的操作類似於ESD保護電路100的操作，因此不再次描述。
ESD保護電路255亦包括類似於電荷耗散電路180的電荷耗散元件325。然而，與可連接在第一節點165與第二軌道120之間的電荷耗散電路180相對照，電荷耗散元件330可連接在第二節點325與第二軌道265之間。電荷耗散元件330可因此提供路徑，以經由第二節點325 自第二虛擬電力軌道275耗散殘餘電荷。如上文所論述，在一些實施例中，第一節點320處的電壓位準可受第二節點325處的殘餘電荷影響。藉由自第二節點325耗散殘餘電荷，第二節點的殘餘電荷不再影響第一節點320處的電壓位準。
因此，在一些實施例中，電荷耗散元件(例如，電荷耗散元件180)可被連接以自第一節點(例如，第一節點165、320)耗散殘餘電荷，而在其他實施例中，電荷耗散元件(例如，電荷耗散元件330)可被連接以自第二節點(例如，第二節點170、325)耗散殘餘電荷。在一些實施例中，電荷耗散元件可連接至第一節點(例如，第一節點165、320)或第二節點(例如，第二節點170、325)。在其他實施例中，電荷耗散元件可連接至第一節點(例如，第一節點165、320)及第二節點(例如，第二節點170、325)兩者。因此，在一些實施例中，電荷耗散元件可另外連接在第1圖的第二節點170與第二軌道120之間。同樣地，在一些實施例中，電荷耗散元件可另外連接在第3圖的第一節點320與第二軌道265之間。
現在轉至第4A圖至第4D圖，根據本揭露之一些實施例展示可用於電荷耗散元件180及/或電荷耗散元件330的實例組態。在一些實施例中且如第4A圖所展示，電荷耗散元件180及/或電荷耗散元件330可組態為反向二極體335，其中陰極端子340連接至第一節點或第二節點，且陽極端子345連接至第二軌道(例如，第二軌道120、 265)。例如，在一些實施例中，電荷耗散元件180可組態為反向二極體335，以使得反向二極體335的陰極端子340連接至第一節點165且反向二極體的陽極端子345連接至第二軌道120。類似地，在一些實施例中，電荷耗散元件330可組態為反向二極體335，以使得陰極端子340連接至第二節點325且陽極端子345連接至第二軌道265。
在一些實施例中，且如第4B圖所展示，電荷耗散元件180及/或電荷耗散元件330可組態為系列二極體350。系列二極體350中的二極體數目自一個實施例至另一實施例可改變。在一些實施例中，系列二極體350中的二極體數目可取決於需要耗散的殘餘電荷的數量。此外，在一些實施例中，系列二極體350可被連接以使得系列二極體350中的第一二極體的陽極端子355連接至第一節點(例如，第一節點165、320)或第二節點(例如，第二節點170、325)，且第一二極體的陰極端子360連接至序列中的下一二極體(例如，第二二極體)的陽極端子。第二二極體的陰極端子可連接至序列中的第三二極體的陽極，以此類推。系列中的最後一個系列二極體350的陰極端子365可連接至第二軌道(例如，第二軌道120、265)。
在一些實施例中，且如第4C圖所展示，電荷耗散元件180及/或電荷耗散元件330可組態為NMOS二極體370。NMOS二極體370的第一端子(例如，汲極端子)375可連接至第一節點(例如，第一節點165、320)或第二節 點(例如，第二節點170、325)，且NMOS二極體的第二端子(例如，源極端子)380可連接至第二軌道(例如，第二軌道120、265)。NMOS二極體370的第三端子(例如，閘極端子)385可連接至第二端子380。在其他實施例中，且如第4D圖所展示，電荷耗散元件180及/或電荷耗散元件330可組態為PMOS二極體390。PMOS二極體390的第一端子(例如，汲極端子)395可連接至第一節點(例如，第一節點165、320)或第二節點(例如，第二節點170、325)，且PMOS二極體的第二端子(例如，源極端子)400可連接至第二軌道(例如，第二軌道120、265)。PMOS二極體390的第三端子(例如，閘極端子)405可連接至第一端子395。
在其他實施例中，其他類型的裝置可用於電荷耗散元件180及/或電荷耗散元件330以用於排放殘餘電荷。在一些實施例中，且特定而言在使用第一電荷耗散元件自第一節點(例如，第一節點165、320)排放殘餘電荷且使用第二電荷耗散元件自第二節點(例如，第二節點170、325)排放殘餘電荷的彼等實施例中，第一及第二電荷耗散元件兩者可為相同類型。在其他實施例中，第一電荷耗散元件及第二電荷耗散元件可為不同類型。藉由將此(些)電荷耗散元件連接在第一節點(例如，第一節點165、320)及/或第二節點(例如，第二節點170、325)之間，可將來自彼等節點的任何殘餘電荷排放至第二軌道(例如，第二軌道120、265)。
參考第5圖，根據本揭露之一些實施例展示實例曲線圖410。在一些實施例中，可執行ESD測試以監測或測試ESD保護電路的效力。實例測試可包括人體模型(human body model,HBM)測試、充電裝置模型(charge device model,CDM)測試、機器模型(machine model,MM)測試等。HBM測試可基於由帶電的人將電荷突波放電至ESD保護電路(例如，ESD保護電路100、255)中所導致的ESD事件。CDM測試可基於其中ESD保護電路(例如，ESD保護電路100、255)在製造過程期間自行充電的ESD事件。MM測試可基於來自帶電設備(例如，機器、工具等)的電荷突波。此等ESD測試可用以提供關於ESD保護電路(例如，ESD保護電路100、255)是否正確地操作的反饋。然而，若ESD保護電路(例如，ESD保護電路100、255)未正確地操作，則此類測試會損害ESD保護電路所連接至的積體電路。
因此，在一些實施例中，可使用傳輸線脈衝(transmission line pulsing,TLP)測試。TLP測試可用於測試並表徵ESD保護電路(例如，ESD保護電路100、255)的效能屬性而不會損害相連的積體電路。TLP測試可對ESD事件進行仿真且量測ESD保護電路(例如，ESD保護電路100、255)的響應。曲線圖410展示具有電荷耗散元件(例如，電荷耗散元件180、330)的ESD保護電路(例如，ESD保護電路100、255)的示例性ESD測試模擬。曲線圖410繪示X軸上的TLP電壓對Y軸上 的TLP電流。此外，曲線圖410展示三條曲線。曲線圖410的曲線與在沒有電荷耗散元件(例如，電荷耗散元件180、330)的情況下模擬之類似曲線(未展示)相比具有較低的箝位電壓。與沒有電荷耗散元件的ESD保護電路相比，藉由使用諸如電荷耗散元件180或330的電荷耗散元件，可將較低的箝位電壓傳遞至ESD保護電路(例如，ESD保護電路100、255)配置以保護的積體電路。
現在參考第6圖，根據本揭露之一些實施例展示概述用於操作ESD保護電路(例如，ESD保護電路100、255)的流程420的操作的實例流程圖。根據實施例，流程420可包括其他或額外操作。為了保護積體電路免於ESD事件，可使ESD保護電路(例如，ESD保護電路100、255)與積體電路相連。為了使ESD保護電路與積體電路相連，在操作425處開始後，可在操作430處將ESD鉗位(例如，ESD鉗位105、290)連接在第一軌道(例如，第一軌道110、260)與第二軌道(例如，第二軌道120、265)之間。更特定而言，可將ESD鉗位連接在第一虛擬電力軌道(例如，第一虛擬電力軌道115、270)與第二軌道之間。在一些實施例中，ESD鉗位可包括NMOS電晶體，NMOS電晶體之第一端子可連接至第一虛擬電力軌道，NMOS電晶體之第二端子可連接至第二軌道，且NMOS電晶體之第三端子可連接至觸發裝置(例如，觸發裝置140、295)。
在操作435處，將觸發裝置(例如，觸發裝置140、295)連接至ESD鉗位(例如，ESD鉗位105、290)，以 使得藉由改變觸發裝置的輸出處的電壓位準，可啟動或撤銷啟動ESD鉗位。另外，為了確保觸發裝置本身正確地改變觸發裝置的輸出處的電壓位準，在操作440處將電荷耗散元件(例如，電荷耗散元件180、330)連接至觸發裝置。如上文所論述，在一些實施例中，可將電荷耗散元件(例如，電荷耗散元件180)連接在第一節點(例如，第一節點165、320)與第二軌道(例如，第二軌道120、265)之間。在其他實施例中，可另外或其他將電荷耗散元件(例如，電荷耗散元件330)連接在第二節點(例如，第二節點170、325)與第二軌道之間。另外，可如上文所論述連接電阻-電容濾波器(例如，電阻-電容濾波器150、330)。
在連接ESD保護電路的各種元件後，在操作445處，電荷耗散元件(例如，電荷耗散元件180、330)使可能已聚集在第一節點(例如，第一節點165、320)或第二節點(例如，第二節點170、325)處的任何殘餘電荷轉移，電荷耗散元件可連接至此第一節點(例如，第一節點165、320)或此第二節點(例如，第二節點170、325)。藉由耗散殘餘電荷，電荷耗散元件確保ESD鉗位(例如，ESD鉗位105、290)在正常操作期間不會意外地接通，且在ESD事件期間始終接通。在操作450處，流程420等待ESD事件。在偵測到ESD事件後，流程420繼續進行至操作455，在此操作處，觸發裝置(例如，觸發裝置140、295)改變觸發裝置的輸出，以啟動ESD鉗位(例如，ESD鉗位105、290)。ESD鉗位(例如，ESD鉗位105、290)的 啟動，致使ESD鉗位(例如，ESD鉗位105、290)促使ESD電流自第一軌道(例如，第一軌道110、260)轉移至第二軌道(例如，第二軌道120、265)，從而降低原本將被遞送至受保護的積體電路的箝位電壓。
另一方面，若在操作450處沒有偵測到ESD事件且僅偵測到正常操作電壓，則在操作460處藉由觸發裝置(例如，觸發裝置140、295)將ESD鉗位(例如，ESD鉗位105、290)保持在撤銷啟動狀態下，如上文所論述。操作455及460均導致回到操作445，在此操作處，繼續將來自第一節點(例如，第一節點165、320)及/或第二節點(例如，第二節點170、325)的任何殘餘電荷放電，以將ESD鉗位(例如，ESD鉗位105、290)維持在最佳操作條件下。
因此，本揭露提供一種ESD保護電路，其有效地向積體電路提供針對ESD事件的保護。電荷耗散元件藉由在ESD事件之後，或在兩個正常操作循環之間耗散可能已儲存於觸發裝置的輸入處的任何殘餘電荷，來防止ESD鉗位在正常操作期間意外地接通。電荷耗散元件亦藉由在ESD事件之前自觸發裝置的輸入處耗散任何殘餘電荷，來確保ESD鉗位不會在正常操作期間實際上接通。因此，電荷耗散元件導致ESD保護電路之較低的箝位電壓及增大的效率。
根據本揭露之一些態樣，揭露一種電路。電路包括：靜電放電鉗位，位於第一軌道與第二軌道之間；觸發裝置， 其配置以回應於靜電放電事件而啟動靜電放電鉗位；及電荷耗散元件，其位於第一軌道與第二軌道之間，用於耗散觸發裝置的輸入處的殘餘電荷。
在一些實施方式中，電荷耗散元件連接在觸發裝置的輸入處與第二軌道之間。在一些實施方式中，觸發裝置的輸入處包含連接至第一節點的觸發信號及連接至第二節點的虛擬電力軌道，且其中電荷耗散元件連接在第一節點與第二軌道之間。在一些實施方式中，觸發裝置的輸入處包含連接至第一節點的觸發信號及連接至第二節點的虛擬電力軌道，且其中電荷耗散元件連接在第二節點與第二軌道之間。在一些實施方式中，觸發裝置為緩衝反相器。在一些實施方式中，電荷耗散元件為反向二極體。在一些實施方式中，電荷耗散元件為二極體串。在一些實施方式中，電荷耗散元件為p型金屬氧化物半導體場效電晶體二極體。在一些實施方式中，電荷耗散元件為n型金屬氧化物半導體場效電晶體二極體。在一些實施方式中，靜電放電鉗位為電晶體，電晶體包含連接至第一軌道之虛擬電力軌道的第一端子、連接至第二軌道的第二端子及連接至觸發裝置的第三端子。在一些實施方式中，電路進一步包含位於第一軌道與第二軌道之間的電阻-電容濾波器，且其中電阻-電容濾波器配置以在靜電放電事件期間改變觸發裝置的輸入處的電壓位準，以啟動靜電放電鉗位。
根據本揭露之一些其他態樣，揭露另一電路。電路包括：第一虛擬電力軌道，連接至第一軌道；第二虛擬電 力軌道，連接至第一軌道；靜電放電鉗位，其連接在第一虛擬電力軌道與第二軌道之間；及觸發裝置，連接至靜電放電鉗位且配置以在靜電放電事件中，基於第二虛擬電力軌道的電壓位準及觸發信號的電壓位準，來啟動靜電放電鉗位。電路亦包括電荷耗散元件，連接在第二軌道與第二虛擬電力軌道或觸發信號中之至少一者之間，用於自第二虛擬電力軌道或觸發信號中之至少一者耗散殘餘電荷。
在一些實施方式中，電路進一步包含位於第一軌道與第一虛擬電力軌道之間的第一二極體，及位於第一軌道與第二虛擬電力軌道之間的第二二極體。在一些實施方式中，電路進一步包含電阻-電容濾波器，其中電阻-電容濾波器之電阻器連接至第二二極體，其中第二虛擬電力軌道連接至位於第二二極體與電阻器之間的第二節點，且其中觸發信號連接至位於電阻器與電阻-電容濾波器之電容器之間的第一節點，電容器連接至該第二軌道。在一些實施方式中，該電荷耗散元件連接在該第一節點與該第二軌道之間。在一些實施方式中，電荷耗散元件連接在第二節點與第二軌道之間。在一些實施方式中，電荷耗散元件為反向二極體、系列二極體、p型金屬氧化物半導體場效電晶體二極體或n型金屬氧化物半導體場效電晶體二極體中之一者。在一些實施方式中，觸發裝置為緩衝反相器且靜電放電鉗位為n型金屬氧化物半導體場效電晶體二極體。
根據本揭露之再其他態樣，揭露一種形成電路的方法。方法包括：將靜電放電鉗位連接在第一軌道與第二軌 道之間；將觸發裝置連接至靜電放電鉗位；將電荷耗散元件連接在觸發裝置的輸入處與第二軌道之間；及藉由電荷耗散元件將殘餘電荷自觸發裝置的輸入處耗散至第二軌道。此方法亦包括：回應靜電放電事件而改變觸發裝置的輸出，以啟動靜電放電鉗位；及回應此啟動，而藉由靜電放電鉗位使靜電放電電流自第一軌道轉移至第二軌道。
在一些實施方式中，方法進一步包含：在靜電放電事件之後改變觸發裝置的輸出以撤銷啟動靜電放電鉗位，直至下一靜電放電事件為止；及繼續藉由電荷耗散元件將殘餘電荷自觸發裝置的輸入處耗散至第二軌道。
前述內容概述了若干實施例之特徵，以便熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，他們可容易使用本揭露作為基礎來設計或修改其他過程及結構以用於實現本文中介紹的實施例之相同目的及/或達成此等實施例之相同優點。熟習此項技術者亦應意識到，此類等效構造不脫離本揭露的精神及範疇，且他們可在不脫離本揭露的精神及範疇的情況下在本文中進行各種改變、替代及變更。
100:靜電放電保護電路
105:靜電放電鉗位
110:第一軌道
115:第一虛擬電力軌道
120:第二軌道
125:第一二極體
130:第二二極體
135:第二虛擬電力軌道
140:觸發裝置
145:觸發信號
150:電阻-電容濾波器
155:電阻器
160:電容器
165:第一節點
170:第二節點
175:啟動信號
180:電荷耗散元件
185:NMOS電晶體
190:第一端子
195:第二端子
200:第三端子
205:體端子
210:緩衝反相器
215:PMOS電晶體
220:NMOS電晶體
225:第一端子
230:第二端子
235:第一端子
240:第二端子
245:第三端子
250:第三端子

Claims (10)

  1. 一種電路，包含：一靜電放電鉗位，位於一第一軌道與一第二軌道之間；一觸發裝置，配置以回應於一靜電放電事件而啟動一靜電放電鉗位；及一電荷耗散元件，位於該第一軌道與該第二軌道之間，用於耗散該觸發裝置的一輸入處的一殘餘電荷，其中該觸發裝置的該輸入處包含連接至一第一節點的一觸發信號及連接至一第二節點的一虛擬電力軌道，且其中該電荷耗散元件連接在該第一節點與該第二軌道之間，或是連接在該第二節點與該第二軌道之間。
  2. 如請求項1所述之電路，其中該電荷耗散元件連接在該觸發裝置的該輸入處與該第二軌道之間。
  3. 如請求項1所述之電路，其中該電荷耗散元件為一反向二極體。
  4. 如請求項1所述之電路，其中該電荷耗散元件為一二極體串。
  5. 如請求項1所述之電路，進一步包含位於該第一軌道與該第二軌道之間的一電阻-電容濾波器，且其中該電阻-電容濾波器配置以在該靜電放電事件期間改變該 觸發裝置的該輸入處的一電壓位準，以啟動該靜電放電鉗位。
  6. 一種電路，包含：一第一虛擬電力軌道，連接至一第一軌道；一第二虛擬電力軌道，連接至該第一軌道；一靜電放電鉗位，連接在該第一虛擬電力軌道與一第二軌道之間；一觸發裝置，連接至該靜電放電鉗位且配置以在一靜電放電事件中，基於該第二虛擬電力軌道的一電壓位準及一觸發信號的該電壓位準，來啟動該靜電放電鉗位；及一電荷耗散元件，連接在該第二軌道與該第二虛擬電力軌道或該觸發信號中之至少一者之間，用於自該第二虛擬電力軌道或該觸發信號中之該至少一者耗散殘餘電荷。
  7. 如請求項6所述之電路，進一步包含位於該第一軌道與該第一虛擬電力軌道之間的一第一二極體，及位於該第一軌道與該第二虛擬電力軌道之間的一第二二極體。
  8. 如請求項7所述之電路，進一步包含一電阻-電容濾波器，其中該電阻-電容濾波器之一電阻器連接至該第二二極體，其中該第二虛擬電力軌道連接至位於該第二二極體與該電阻器之間的一第二節點，且其中該觸發信號 連接至位於該電阻器與該電阻-電容濾波器之一電容器之間的一第一節點，該電容器連接至該第二軌道。
  9. 一種形成電路的方法，包含：將一靜電放電鉗位連接在一第一軌道與一第二軌道之間；將一觸發裝置連接至該靜電放電鉗位；將一電荷耗散元件連接在該觸發裝置的一輸入處與該第二軌道之間，其中該觸發裝置的該輸入處包含連接至一第一節點的一觸發信號及連接至一第二節點的一虛擬電力軌道，且其中該電荷耗散元件連接在該第一節點與該第二軌道之間，或是連接在該第二節點與該第二軌道之間；藉由該電荷耗散元件將一殘餘電荷自該觸發裝置的該輸入處耗散至該第二軌道；回應一靜電放電事件而改變該觸發裝置的一輸出，以啟動該靜電放電鉗位；及回應該啟動，而藉由該靜電放電鉗位使該靜電放電電流自該第一軌道轉移至該第二軌道。
  10. 如請求項9所述之方法，進一步包含：在該靜電放電事件之後改變該觸發裝置的該輸出以撤銷啟動該靜電放電鉗位，直至一下一靜電放電事件為止；及繼續藉由該電荷耗散元件將該殘餘電荷自該觸發裝置的該輸入處耗散至該第二軌道。
TW110110650A 2020-07-22 2021-03-24 電路及形成電路的方法 TWI775364B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/935,769 US11296502B2 (en) 2020-07-22 2020-07-22 Electrostatic discharge protection circuit
US16/935,769 2020-07-22

Publications (2)

Publication Number Publication Date
TW202205775A TW202205775A (zh) 2022-02-01
TWI775364B true TWI775364B (zh) 2022-08-21

Family

ID=77358065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110650A TWI775364B (zh) 2020-07-22 2021-03-24 電路及形成電路的方法

Country Status (5)

Country Link
US (3) US11296502B2 (zh)
EP (1) EP3944446A1 (zh)
JP (1) JP2022022178A (zh)
CN (1) CN113394212A (zh)
TW (1) TWI775364B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296502B2 (en) * 2020-07-22 2022-04-05 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge protection circuit
US11557895B2 (en) * 2021-04-30 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd Power clamp
US11837866B1 (en) * 2022-06-30 2023-12-05 Halo Microelectronics International ESD protection apparatus and control method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292343B1 (en) * 1999-01-04 2001-09-18 International Business Machines Corporation ASIC book to provide ESD protection on an integrated circuit
US9013845B1 (en) * 2013-03-04 2015-04-21 Xilinx, Inc. High voltage RC-clamp for electrostatic discharge (ESD) protection
US9025289B1 (en) * 2013-12-12 2015-05-05 Amazing Microelectronic Corp. Low-cost electrostatic discharge (ESD) protection device for high-voltage open-drain pad
TW201644130A (zh) * 2015-04-30 2016-12-16 Ａｒｍ股份有限公司 電源供應箝位器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522511B1 (en) * 2000-06-15 2003-02-18 Sigmatel, Inc. High speed electrostatic discharge protection circuit
KR20040041149A (ko) * 2001-07-05 2004-05-14 사르노프 코포레이션 멀티 핑거 턴온을 위해 동시에 분배되는 셀프-바이어싱을갖는 정전기 방전（ｅｓｄ）보호 장치
US7061737B2 (en) * 2004-04-05 2006-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for ESD protection on high voltage I/O circuits triggered by a diode string
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp
US20060092592A1 (en) 2004-10-14 2006-05-04 Taiwan Semiconductor Manufacturing Co. ESD protection circuit with adjusted trigger voltage
US7518841B2 (en) * 2004-11-02 2009-04-14 Industrial Technology Research Institute Electrostatic discharge protection for power amplifier in radio frequency integrated circuit
GB0820042D0 (en) * 2008-10-31 2008-12-10 Cambridge Silicon Radio Ltd Electrostatic discharge protection
US8102633B2 (en) * 2009-03-18 2012-01-24 Advanced Micro Devices, Inc. Power supply equalization circuit using distributed high-voltage and low-voltage shunt circuits
US8649137B2 (en) * 2011-10-20 2014-02-11 Semiconductor Components Industries, Llc Semiconductor device and method of forming same for ESD protection
US9337644B2 (en) * 2011-11-09 2016-05-10 Mediatek Inc. ESD protection circuit
FR2987496A1 (fr) * 2012-02-29 2013-08-30 St Microelectronics Rousset Circuit de protection contre les decharges electrostatiques
JP2014026996A (ja) * 2012-07-24 2014-02-06 Toshiba Corp Ｅｓｄ保護回路
US9362252B2 (en) * 2013-03-13 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of ESD protection in stacked die semiconductor device
JP2015002510A (ja) * 2013-06-18 2015-01-05 株式会社東芝 静電気保護回路
US20160190800A1 (en) * 2014-12-31 2016-06-30 Texas Instruments Incorporated Electrostatic Discharge Protection Apparatus
JP6627333B2 (ja) * 2015-09-01 2020-01-08 セイコーエプソン株式会社 静電気保護回路、半導体集積回路装置、及び、電子機器
EP3357090B1 (en) * 2015-09-29 2020-06-17 TDK Corporation Electrostatic discharge protection device and circuit apparatus
US10749336B2 (en) * 2016-11-28 2020-08-18 Texas Instruments Incorporated ESD protection circuit with passive trigger voltage controlled shut-off
US10879232B2 (en) 2017-10-13 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Circuit, system and method for electrostatic discharge (ESD) protection
US10985156B2 (en) * 2018-01-10 2021-04-20 Marvell Asia Pte., Ltd. Electrostatic discharge clamp with reduced off-state power consumption
US11296502B2 (en) * 2020-07-22 2022-04-05 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge protection circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292343B1 (en) * 1999-01-04 2001-09-18 International Business Machines Corporation ASIC book to provide ESD protection on an integrated circuit
US9013845B1 (en) * 2013-03-04 2015-04-21 Xilinx, Inc. High voltage RC-clamp for electrostatic discharge (ESD) protection
US9025289B1 (en) * 2013-12-12 2015-05-05 Amazing Microelectronic Corp. Low-cost electrostatic discharge (ESD) protection device for high-voltage open-drain pad
TW201644130A (zh) * 2015-04-30 2016-12-16 Ａｒｍ股份有限公司 電源供應箝位器

Also Published As

Publication number Publication date
US20220224109A1 (en) 2022-07-14
US11296502B2 (en) 2022-04-05
US20220029413A1 (en) 2022-01-27
US11664657B2 (en) 2023-05-30
US20230261463A1 (en) 2023-08-17
EP3944446A1 (en) 2022-01-26
TW202205775A (zh) 2022-02-01
JP2022022178A (ja) 2022-02-03
CN113394212A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
TWI775364B (zh) 電路及形成電路的方法
US7245468B2 (en) Electro-static discharge (ESD) power clamp with power up detection
JP5650659B2 (ja) 立ち上がり時間検出器および放電継続回路を有する静電放電保護回路
US7196890B2 (en) Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US7545614B2 (en) Electrostatic discharge device with variable on time
US5946175A (en) Secondary ESD/EOS protection circuit
US7274546B2 (en) Apparatus and method for improved triggering and leakage current control of ESD clamping devices
US7400480B2 (en) Electrostatic discharge protection circuit
JP2004515923A (ja) Ｅｓｄ保護装置
KR101034614B1 (ko) 정전기 보호 회로
CN109672159B (zh) 静电放电保护的电路、系统及方法
US9153958B2 (en) Bias-insensitive trigger circuit for bigFET ESD supply protection
US9545041B2 (en) I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device
US8570694B2 (en) Low voltage electrostatic discharge protection
US20060268477A1 (en) Apparatus for ESD protection
JP2007511901A (ja) アクティブ保護回路装置
JP2007527188A (ja) 集積回路装置の保護回路
CN112436495A (zh) 基于人体模型的esd保护电路
JP2008523604A (ja) 静電放電保護装置
KR100772693B1 (ko) 반도체 장치의 정전기 보호회로
KR20110088911A (ko) 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법
Loayza et al. EOS characterization methodology applied to disable feature of ESD power clamps
JP2006093598A (ja) 半導体集積回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent