CN112436495A - 基于人体模型的esd保护电路 - Google Patents

基于人体模型的esd保护电路 Download PDF

Info

Publication number
CN112436495A
CN112436495A CN202011080147.8A CN202011080147A CN112436495A CN 112436495 A CN112436495 A CN 112436495A CN 202011080147 A CN202011080147 A CN 202011080147A CN 112436495 A CN112436495 A CN 112436495A
Authority
CN
China
Prior art keywords
esd
circuit
resistor
capacitor
transient detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011080147.8A
Other languages
English (en)
Inventor
赵毅强
王秋玮
郑肖肖
李尧
叶茂
张启智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202011080147.8A priority Critical patent/CN112436495A/zh
Publication of CN112436495A publication Critical patent/CN112436495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及模拟集成电路领域，为提出一种应用于人体模型的ESD保护电路，对芯片内部关键电路进行防护。本发明采取的技术方案是，基于人体模型的ESD保护电路，由电阻、电容、瞬态检测电路和钳位MOS管构成，电阻、电容构成触发电路，电阻、电容串接在正极VDD和负极VSS之间，钳位MOS管源极、漏极分别连接正极VDD和负极VSS；串接的电阻、电容检测到静电释放ESD事件后，将此信号送给瞬态检测电路，由瞬态检测电路拉高钳位MOS管的栅极，使钳位MOS管导通，泄放VDD上的ESD电流。本发明主要应用于集成电路保护电路的设计制造场合。

Description

基于人体模型的ESD保护电路
技术领域
本发明涉及模拟集成电路领域，特别涉及静电释放(ESD)保护电路设计。
背景技术
如今，电子产业蓬勃发展，与此同时，超大规模集成电路工艺也日趋完善。各种器件的特征尺寸也逐渐变小，目前已达到深亚微米等级。器件尺寸的减小在降低了芯片制造成本的同时，也使集成电路的性能及运行速度显著提高。但也出现了弊端：器件尺寸的降低使集成电路的抗静电放电能力减弱。尤其对于一些静电敏感器件，尺寸的降低使我们对于器件可靠性的要求越来越高。因此，静电释放目前被认为是芯片潜在质量问题杀手，静电放电的能量可导致芯片内部电路损坏，造成难被发现的软击穿现象，进而出现设备性能下降、数据丢失等问题。
为了预测芯片的ESD抗扰度水平，国际上产生了三种主要的芯片级ESD测试方法，称为人体模型(HBM)，机器模型(MM)和充电器件模型(CDM)。其中，人体模型为最常见的静电释放模型。如图1所示，人体模型中存储静电电荷的等效电容标准化为100pF，通过人体手指放电产生静电电荷的电阻标准化为1.5kΩ。2kV的人体模型静电放电过程中的典型电流峰值为1.3A，上升时间为5～10ns。如果芯片中没有合适的ESD保护设计，在芯片经历这种快速的ESD电流放电过程后，沿着NMOS的漏极和源极区域之间的多晶硅栅极发生明显的损坏，导致I/O引脚短路接地，造成芯片的损毁。
参考文献
[1]雷磊,周永平,张宝华,等.ESD对电子设备的危害及防护[J].装备环境工程,2007,4(2):81-84.
[2]Lee.ESD measurement methods for carrier tape packing material forESDS semiconductor device[J].2012:1-10.
[3]Andersen A,Dennison J R,Sim A M,et al.Measurements of EnduranceTime for Electrostatic Discharge of Spacecraft Materials:A Defect-DrivenDynamic Model[J].IEEE Transactions on Plasma Science,2015,43(9):2941-2953.
[4]薛纯,王耀军.静电放电危害及防护技术研究[J].科技信息,2010(31):498-499。
发明内容
针对静电放电对于芯片内部电路结构的损坏，本发明旨在提出一种应用于人体模型的ESD保护电路，对芯片内部关键电路进行防护。
本发明采取的技术方案是，基于人体模型的ESD保护电路，由电阻、电容、瞬态检测电路和钳位MOS管构成，电阻、电容构成触发电路，电阻、电容串接在正极VDD和负极VSS之间，钳位MOS管源极、漏极分别连接正极VDD和负极VSS；串接的电阻、电容检测到静电释放ESD事件后，将此信号送给瞬态检测电路，由瞬态检测电路拉高钳位MOS管的栅极，使钳位MOS管导通，泄放VDD上的ESD电流。
瞬态检测电路利用电阻、电容串接形成的延时电路对输入电压的上升时间进行捕捉，采用NMOS管和PMOS管形成的反向器进行电压的反向，从而判别正常工作电压和ESD电压，再通过钳位器件M0实现电路的钳位，将静电电流快速泄放出去；当刚开始检测到ESD脉冲事件时，ESD触发电路通过瞬态检测电路，打开M0；当ESD事件结束后，触发电路才关掉M0。
本发明的特点及有益效果
本发明采用触发电路、瞬时检测电路、钳位MOS管构成，因而能够实现对电路的静电保护。
本发明采用片上ESD保护电路，具有以下4个特点：(1)透明：不干扰正常电路的工作；(2)敏捷：在静电放电发生时做出快速响应；(3)鲁棒：自身能够承受大电流大电压而不被烧坏；(4)有效：在静电放电发生时提供低阻抗泄放路径。
附图说明
图1人体模型ESD等效电路。
图2四种人体模型ESD测试引脚组合。
图3电源钳位电路原理图。
图4ESD保护电路图电流泄放路径(输出引脚接地，输入引脚加正向ESD脉冲)。
图5钳位ESD保护电路图。
图6ESD瞬态检测保护电路图。
具体实施方式
在发生ESD事件的条件下，芯片中的ESD电流放电路径如图4所示，正向ESD脉冲释放到输入引脚，其他的一些输出引脚相对接地，但VDD和VSS电源引脚都是悬空的。输入到引脚的正向ESD电压可以通过输入保护二极管Dn1，放电到悬空的VSS电源线，然后通过输出NMOS管释放电荷到接地的输出引脚。但是，在二极管Dnl由于ESD电流放电发生故障之前，ESD电流通过输入ESD保护电路中的正向偏置二极管Dpl传输到悬空的VDD电源线。因此，ESD电流通过VDD电源线进入内部电路，并通过内部电路放电到VSS。在VDD-VSS ESD测试条件下，ESD脉冲直接释放到VDD引脚，VSS引脚接地，但所有输入和输出引脚都是悬空的。在电源引脚的静电放电应力条件下，ESD电流直接传导到内部电路，从而在内部电路中造成一些ESD损坏。但相对于无保护电路，已提升芯片的ESD抗干扰性。
另一种电路结构如图5所示，为了保护内部电路，钳位住电源线上的ESD过高电压，栅极接地的NMOS管被用作VDD和VSS电源线之间的ESD钳位器件。在引脚-引脚或VDD-VSS的ESD事件中，芯片的电源引脚两端的ESD电压在突然静电击穿的条件下，被栅极接地的NMOS管钳位。因为ESD电流需要通过栅极接地的NMOS管放电，所以此NMOS管采用更大的沟道长度和沟道宽度被来保护自身。这种方法的好处是结构简单易于集成，但是在引脚-引脚或VDD-VSS ESD事件发生时，在较大尺寸的栅极接地NMOS管泄放ESD电流之前，由于电路内部器件尺寸和间距较小，较容易受到高压损坏。
由于存储在人体上的静电电荷可为正也可为负，设地面电平为0。当芯片电源(正极VDD或负极VSS)中的某个引脚接地时，人体模型中的ESD可能在芯片的输入或输出引脚上产生正向或负向的电压。在最坏的情况下，当只有一个VDD或VSS引脚接地时，ESD只击穿芯片的一个I/O引脚。因此，人体模型的静电放电击穿输入(或输出)引脚，共有四种引脚组合模式，如图2所示。它们是分别是：(1)PS模式：I/O引脚加正脉冲-VSS引脚接地(2)NS模式：I/O引脚加负脉冲-VSS引脚接地(3)PD模式：I/O引脚加正脉冲-VDD引脚接地(4)ND模式：I/O引脚加负脉冲-VDD引脚接地。因此，需采用ESD保护电路将静电产生的电流从受击穿的引脚引到VDD或VSS引脚。
本发明采用瞬态ESD保护电路网络，利用电源钳位电路对芯片进行保护。如图3所示，为典型的非二次击穿的电源钳位电路的实现框图。串联的RC用于控制进行ESD电流泄放的钳位MOS管M0的打开时间，当RC检测到ESD事件时，将此信号送给瞬态检测电路。瞬态检测电路利用RC延时电路对输入电压的上升时间进行捕捉，采用NMOS管和PMOS管形成的反向器进行电压的反向，从而判别正常工作电压和ESD电压，再通过钳位器件M0实现电路的钳位，将静电电流快速泄放出去。当刚开始检测到ESD脉冲事件时，ESD触发电路通过瞬态检测电路，打开M0；当ESD事件结束后，触发电路才关掉M0。为了避免在正常的加电过程中误启动钳位电路，触发电路可以利用正常加电和ESD的上升时间的差值。图3中的预驱动电路即为瞬态检测电路。
ESD防护主要分为片外ESD防护和片上ESD防护。但片外ESD防护会增大板级空间，增加设备成本。因而，本发明采用片上ESD保护电路，在不太占用芯片版图的情况下，片上ESD保护电路能够在芯片内部的电路正常工作时保持沉默，不影响内部电路正常工作，同时还能够对来自外部的ESD信号作出快速反应，能够尽快的泄放。具有以下4个特点：(1)透明：不干扰正常电路的工作；(2)敏捷：在静电放电发生时做出快速响应；(3)鲁棒：自身能够承受大电流大电压而不被烧坏；(4)有效：在静电放电发生时提供低阻抗泄放路径。
图6中的ESD瞬态检测电路用于开启VDD-VSS ESD钳位NMOS管。ESD瞬态检测电路用于检测ESD事件，并控制ESD钳位NMOS管的栅极电压。由于ESD的钳位NMOS管通过正向栅极电压而不是通过漏极快速击穿导通，所以在内部电路被ESD脉冲损坏之前，可以及时接通NMOS管来分流ESD电流。在测试引脚-引脚ESD事件时，ESD电流从输入引脚直接转移到悬空的VDD电源线，如图6虚线所示。ESD瞬态检测电路会受到ESD能量的影响，可以开启ESD钳位NMOS管，在VDD和VSS引脚之间提供短路路径，来分流ESD脉冲电流。因此，可以通过正向偏置二极管Dpl、ESD钳位NMOS管和二极管Dn2来有效地释放ESD电流。在正向偏置条件下工作的器件可以承受比反向偏置条件下更高的ESD电流。但是，当芯片处于正常工作状态时，ESD钳位NMOS管必须保持关断，以免产生从VDD到VSS的电源损耗。

Claims (2)

1.一种基于人体模型的ESD保护电路，其特征是，由电阻、电容、瞬态检测电路和钳位MOS管构成，电阻、电容构成触发电路，电阻、电容串接在正极VDD和负极VSS之间，钳位MOS管源极、漏极分别连接正极VDD和负极VSS；串接的电阻、电容检测到静电释放ESD事件后，将此信号送给瞬态检测电路，由瞬态检测电路拉高钳位MOS管的栅极，使钳位MOS管导通，泄放VDD上的ESD电流。
2.如权利要求1所述的基于人体模型的ESD保护电路，其特征是，瞬态检测电路利用电阻、电容串接形成的延时电路对输入电压的上升时间进行捕捉，采用NMOS管和PMOS管形成的反向器进行电压的反向，从而判别正常工作电压和ESD电压，再通过钳位器件M0实现电路的钳位，将静电电流快速泄放出去；当刚开始检测到ESD脉冲事件时，ESD触发电路通过瞬态检测电路，打开M0；当ESD事件结束后，触发电路才关掉M0。
CN202011080147.8A 2020-10-10 2020-10-10 基于人体模型的esd保护电路 Pending CN112436495A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011080147.8A CN112436495A (zh) 2020-10-10 2020-10-10 基于人体模型的esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011080147.8A CN112436495A (zh) 2020-10-10 2020-10-10 基于人体模型的esd保护电路

Publications (1)

Publication Number Publication Date
CN112436495A true CN112436495A (zh) 2021-03-02

Family

ID=74689700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011080147.8A Pending CN112436495A (zh) 2020-10-10 2020-10-10 基于人体模型的esd保护电路

Country Status (1)

Country Link
CN (1) CN112436495A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113422503A (zh) * 2021-06-25 2021-09-21 深圳木芯科技有限公司 电源钳位电路及esd保护电路
CN113593628A (zh) * 2021-07-23 2021-11-02 珠海极海半导体有限公司 记录静电放电事件的电路和方法、集成电路、微控制单元
CN116914714A (zh) * 2023-09-13 2023-10-20 上海韬润半导体有限公司 一种静电保护电路及其实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248033A (zh) * 2013-05-09 2013-08-14 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
CN104242286A (zh) * 2014-09-11 2014-12-24 北京大学 一种低漏电型电源钳位esd保护电路
CN104332981A (zh) * 2014-11-06 2015-02-04 北京大学 一种直流触发与瞬态触发结合的电源钳位esd保护电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248033A (zh) * 2013-05-09 2013-08-14 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
CN104242286A (zh) * 2014-09-11 2014-12-24 北京大学 一种低漏电型电源钳位esd保护电路
CN104332981A (zh) * 2014-11-06 2015-02-04 北京大学 一种直流触发与瞬态触发结合的电源钳位esd保护电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MING-DOU KER: ""Whole-Chip ESD Protection Design with Efficient VDD-to-VSS ESD Clamp Circuits for Submicron CMOS VLSI"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113422503A (zh) * 2021-06-25 2021-09-21 深圳木芯科技有限公司 电源钳位电路及esd保护电路
CN113593628A (zh) * 2021-07-23 2021-11-02 珠海极海半导体有限公司 记录静电放电事件的电路和方法、集成电路、微控制单元
CN116914714A (zh) * 2023-09-13 2023-10-20 上海韬润半导体有限公司 一种静电保护电路及其实现方法
CN116914714B (zh) * 2023-09-13 2023-12-01 上海韬润半导体有限公司 一种静电保护电路及其实现方法

Similar Documents

Publication Publication Date Title
US5946175A (en) Secondary ESD/EOS protection circuit
US7274546B2 (en) Apparatus and method for improved triggering and leakage current control of ESD clamping devices
KR100639231B1 (ko) 정전기 방전 보호 회로
US6690557B2 (en) CMOS whole chip low capacitance ESD protection circuit
CN112436495A (zh) 基于人体模型的esd保护电路
US6671147B2 (en) Double-triggered electrostatic discharge protection circuit
US6927957B1 (en) Electrostatic discharge clamp
US20150245546A1 (en) Electrostatic discharge protection circuit
US10879232B2 (en) Circuit, system and method for electrostatic discharge (ESD) protection
Ker et al. Complementary-LVTSCR ESD protection circuit for submicron CMOS VLSI/ULSI
US8050003B2 (en) Electrostatic discharge protection circuit having a reduced size and lower operating voltage
US20060268477A1 (en) Apparatus for ESD protection
CN100508322C (zh) 用于集成电路器件的保护电路
US8964341B2 (en) Gate dielectric protection
US20220029413A1 (en) Electrostatic discharge protection circuit
Ker Lateral SCR devices with low-voltage high-current triggering characteristics for output ESD protection in submicron CMOS technology
US20060198069A1 (en) Power ESD clamp protection circuit
TWI431753B (zh) 具有電子過壓防護能力的靜電放電保護電路
CN110400799B (zh) 一种静电保护电路、半导体集成电路装置及电子设备
US20180152019A1 (en) Esd protection circuit with passive trigger voltage controlled shut-off
US6757147B1 (en) Pin-to-pin ESD-protection structure having cross-pin activation
US6774438B2 (en) Semiconductor integrated circuit device including an ESD protection circuit with an improved ESD protection capability for input or output circuit protection
Ker et al. Whole-chip ESD protection design for submicron CMOS VLSI
Liu et al. Triggering Optimization on NAND ESD Clamp and Its ESD Protection IO Scheme for CMOS Designs
Cao et al. A low-leakage power clamp ESD protection circuit with prolonged ESD discharge time and compact detection network

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210302