JP2007527188A - 集積回路装置の保護回路 - Google Patents
集積回路装置の保護回路 Download PDFInfo
- Publication number
- JP2007527188A JP2007527188A JP2006518410A JP2006518410A JP2007527188A JP 2007527188 A JP2007527188 A JP 2007527188A JP 2006518410 A JP2006518410 A JP 2006518410A JP 2006518410 A JP2006518410 A JP 2006518410A JP 2007527188 A JP2007527188 A JP 2007527188A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- protection circuit
- pad
- circuit according
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
I/Oパッド2は基準電位VSSに対して正である試験電圧Vpadで試験される。回路は以下の通り動作する。電源端子1における電源電圧VDDはフローティング状態となる。P−MOSトランジスタMP1のゲートとドレインによって形成された容量が原因となって、インバータINVのトランジスタMP1は導通する。したがって、ノードNET2における電圧はI/Oパッド2における正の試験電圧Vpadに従う。このとき、第4のN−MOSトランジスタMN4が導通し、I/Oパッド2を基準電位VSSにクランプする。
I/Oパッド2は基準電位VDDに対して正である試験電圧Vpad2で試験される。このとき、電源端子1が接地され、基準電位VSSはフローティング状態となる。
I/Oパッド2は基準電位VSSに対して負である試験電圧Vpad3で試験される。第3の動作条件では、電源端子1における電圧VSSは接地され、並びに、基準電位VDDはフローティング状態となる。
I/Oパッド2は基準電位VDDに対して負である試験電圧Vpad4で試験される。第4の動作条件において、電源端子1における電圧VSSはフローティング状態であり、並びに、基準電位VDDは接地される。
2 入力/出力パッド
3 電源パッド
4 基準電位端子
MN1 第1のN−MOSトランジスタ
MN2 第2のN−MOSトランジスタ
MN3 第3のN−MOSトランジスタ
MN4 第4のN−MOSトランジスタ
MP1 P−MOSトランジスタ
NET0 ノード0またはMN1のゲート
NET1 第1のノードまたはインバータ入力
NET2 第2のノードまたはインバータ出力
INV インバータ
D 付随的なP+ダイオード
D2 寄生N+ダイオード
VSS 基準電位
VDD 電源電圧
R 抵抗
AC アクティブトリガ回路
U1 第1の電圧
U2 第2の電圧
Claims (11)
- 制御出力がパッドとクランプ装置の制御入力との間に接続された第1のトランジスタを含み、前記クランプ装置の制御出力が前記パッドと基準電圧端子との間に接続され、
制御出力が前記第1のトランジスタの制御出力と前記基準電圧端子との間に接続された第2のトランジスタと、
電源電圧端子と前記第1のトランジスタの制御入力および前記第2のトランジスタの制御入力との間に接続された時間遅延素子とをさらに含む、
集積回路の集積型保護回路。 - 前記パッドは信号パッドまたは電源パッドである、請求項1に記載の保護回路。
- 前記時間遅延素子は抵抗と容量との直列接続を含む、請求項1または請求項2に記載の保護回路。
- 前記時間遅延素子は第3のトランジスタを含み、
前記抵抗は前記電源電圧端子と前記第3のトランジスタとの間に接続され、
前記第3のトランジスタは前記容量を形成する、請求項3に記載の保護回路。 - 制御出力が前記基準電圧端子と前記第3のトランジスタの制御出力との間に接続され、制御入力が前記基準電圧端子に接続された第4のトランジスタが設けられた、請求項4に記載の保護回路。
- 前記第1のトランジスタはpチャネルMOSトランジスタである、請求項1から請求項5のいずれか一項に記載の保護回路。
- 前記第2、第3および第4のトランジスタはnチャネルMOSトランジスタである、請求項1から請求項6のいずれか一項に記載の保護回路。
- 前記クランプ装置はESD保護のためにレイアウトされたnチャネルMOSトランジスタである、請求項1から請求項7のいずれか一項に記載の保護回路。
- 前記クランプ装置は寄生npnトランジスタである、請求項1から請求項7のいずれか一項に記載の保護回路。
- 前記クランプ装置はサイリスタである、請求項1から請求項7のいずれか一項に記載の保護回路。
- ダイオードが前記パッドと前記電源電圧端子との間に接続された、請求項1から請求項10のいずれか一項に記載の保護回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03101950 | 2003-06-30 | ||
PCT/IB2004/050973 WO2005002019A1 (en) | 2003-06-30 | 2004-06-23 | Protection circuit for an integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007527188A true JP2007527188A (ja) | 2007-09-20 |
Family
ID=33547775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006518410A Pending JP2007527188A (ja) | 2003-06-30 | 2004-06-23 | 集積回路装置の保護回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7787224B2 (ja) |
EP (1) | EP1642370B1 (ja) |
JP (1) | JP2007527188A (ja) |
CN (1) | CN100508322C (ja) |
AT (1) | ATE443937T1 (ja) |
DE (1) | DE602004023293D1 (ja) |
WO (1) | WO2005002019A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011083096A (ja) * | 2009-10-06 | 2011-04-21 | Toshiba Schneider Inverter Corp | サージ電圧抑制装置およびモータ制御装置 |
CN103969544A (zh) * | 2014-03-04 | 2014-08-06 | 东莞博用电子科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101173273B1 (ko) * | 2005-07-20 | 2012-08-10 | 페어차일드코리아반도체 주식회사 | 쿨링 장치 제어기 및 쿨링 시스템 |
US7672102B2 (en) | 2006-12-31 | 2010-03-02 | Texas Instruments Incorporated | Electrical overstress protection |
US7710695B2 (en) * | 2007-06-04 | 2010-05-04 | Via Technologies, Inc. | Integrated circuit and electrostatic discharge protection circuit |
TWI358181B (en) * | 2007-12-24 | 2012-02-11 | Princeton Technology Corp | Esd protecting circuit |
US7813093B2 (en) * | 2008-02-15 | 2010-10-12 | Analog Devices, Inc. | Output driver with overvoltage protection |
US20100149884A1 (en) * | 2008-11-11 | 2010-06-17 | Stmicroelectronics Pvt. Ltd. | Reduction of power consumption in a memory device during sleep mode of operation |
JP5486962B2 (ja) * | 2009-04-28 | 2014-05-07 | 株式会社メガチップス | 半導体集積回路 |
JP5872714B2 (ja) * | 2012-02-15 | 2016-03-01 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 差動入力/出力インタフェースのためのサージ保護 |
US8724271B2 (en) * | 2012-03-08 | 2014-05-13 | Globalfoundries Singapore Pte. Ltd. | ESD-robust I/O driver circuits |
CN104821312B (zh) * | 2015-05-19 | 2017-12-15 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种开漏输出端口的esd保护电路 |
US10067554B2 (en) | 2016-05-26 | 2018-09-04 | Silicon Laboratories Inc. | VCONN pull-down circuits and related methods for USB type-C connections |
US9800233B1 (en) * | 2016-05-26 | 2017-10-24 | Silicon Laboratories Inc. | Voltage clamp circuits and related methods |
TWI658668B (zh) * | 2018-07-06 | 2019-05-01 | 世界先進積體電路股份有限公司 | 靜電放電保護電路 |
US10784252B2 (en) * | 2018-09-20 | 2020-09-22 | Vanguard International Semiconductor Corporation | Electrostatic discharge protection circuit |
TWI828638B (zh) * | 2018-11-06 | 2024-01-11 | 聯華電子股份有限公司 | 靜電防護結構 |
KR102161796B1 (ko) * | 2020-03-02 | 2020-10-05 | 주식회사 아나패스 | 전기적 스트레스 보호회로 및 이를 포함하는 전자 장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612497A (en) * | 1985-09-13 | 1986-09-16 | Motorola, Inc. | MOS current limiting output circuit |
US4802054A (en) * | 1987-03-13 | 1989-01-31 | Motorola, Inc. | Input protection for an integrated circuit |
US6078487A (en) * | 1992-03-31 | 2000-06-20 | Digital Equipment Corporation | Electro-static discharge protection device having a modulated control input terminal |
KR950007572B1 (ko) * | 1992-03-31 | 1995-07-12 | 삼성전자주식회사 | Esd 보호장치 |
EP0624844A2 (en) * | 1993-05-11 | 1994-11-17 | International Business Machines Corporation | Fully integrated cache architecture |
US5617283A (en) * | 1994-07-01 | 1997-04-01 | Digital Equipment Corporation | Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps |
US5581199A (en) * | 1995-01-04 | 1996-12-03 | Xilinx, Inc. | Interconnect architecture for field programmable gate array using variable length conductors |
JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3144308B2 (ja) * | 1996-08-01 | 2001-03-12 | 日本電気株式会社 | 半導体装置 |
TW359025B (en) * | 1997-10-07 | 1999-05-21 | Winbond Electronics Corp | Static discharge protection circuit having silicon control rectifier |
TW359887B (en) * | 1997-11-28 | 1999-06-01 | Winbond Electronics Corp | IC interline protective circuit |
US6501632B1 (en) * | 1999-08-06 | 2002-12-31 | Sarnoff Corporation | Apparatus for providing high performance electrostatic discharge protection |
US6522511B1 (en) * | 2000-06-15 | 2003-02-18 | Sigmatel, Inc. | High speed electrostatic discharge protection circuit |
US6912109B1 (en) * | 2000-06-26 | 2005-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power-rail ESD clamp circuits with well-triggered PMOS |
TW473977B (en) * | 2000-10-27 | 2002-01-21 | Vanguard Int Semiconduct Corp | Low-voltage triggering electrostatic discharge protection device and the associated circuit |
TW518736B (en) * | 2001-09-06 | 2003-01-21 | Faraday Tech Corp | Gate-driven or gate-coupled electrostatic discharge protection circuit |
US6704180B2 (en) * | 2002-04-25 | 2004-03-09 | Medtronic, Inc. | Low input capacitance electrostatic discharge protection circuit utilizing feedback |
TW536803B (en) * | 2002-06-19 | 2003-06-11 | Macronix Int Co Ltd | Gate equivalent potential circuit and method for input/output electrostatic discharge protection |
-
2004
- 2004-06-23 JP JP2006518410A patent/JP2007527188A/ja active Pending
- 2004-06-23 EP EP04744381A patent/EP1642370B1/en active Active
- 2004-06-23 WO PCT/IB2004/050973 patent/WO2005002019A1/en active Application Filing
- 2004-06-23 DE DE602004023293T patent/DE602004023293D1/de active Active
- 2004-06-23 AT AT04744381T patent/ATE443937T1/de not_active IP Right Cessation
- 2004-06-23 US US10/562,237 patent/US7787224B2/en active Active
- 2004-06-23 CN CNB2004800185337A patent/CN100508322C/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011083096A (ja) * | 2009-10-06 | 2011-04-21 | Toshiba Schneider Inverter Corp | サージ電圧抑制装置およびモータ制御装置 |
CN103969544A (zh) * | 2014-03-04 | 2014-08-06 | 东莞博用电子科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
CN103969544B (zh) * | 2014-03-04 | 2018-02-16 | 深圳博用科技有限公司 | 一种集成电路高压引脚连通性测试方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1642370B1 (en) | 2009-09-23 |
WO2005002019A1 (en) | 2005-01-06 |
ATE443937T1 (de) | 2009-10-15 |
US20060268473A1 (en) | 2006-11-30 |
US7787224B2 (en) | 2010-08-31 |
CN1816955A (zh) | 2006-08-09 |
EP1642370A1 (en) | 2006-04-05 |
DE602004023293D1 (de) | 2009-11-05 |
CN100508322C (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5430595A (en) | Electrostatic discharge protection circuit | |
US7196890B2 (en) | Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry | |
JP2007527188A (ja) | 集積回路装置の保護回路 | |
KR100639231B1 (ko) | 정전기 방전 보호 회로 | |
US5946175A (en) | Secondary ESD/EOS protection circuit | |
US6912109B1 (en) | Power-rail ESD clamp circuits with well-triggered PMOS | |
US7394631B2 (en) | Electrostatic protection circuit | |
US7705404B2 (en) | Electrostatic discharge protection device and layout thereof | |
US6442008B1 (en) | Low leakage clamp for E.S.D. protection | |
US6927957B1 (en) | Electrostatic discharge clamp | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
JPH09134997A (ja) | 半導体素子における静電放電保護装置 | |
JP2007531284A (ja) | ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置 | |
KR20080076410A (ko) | 정전기 보호 회로 | |
US20060268477A1 (en) | Apparatus for ESD protection | |
JP2008523604A (ja) | 静電放電保護装置 | |
KR100772693B1 (ko) | 반도체 장치의 정전기 보호회로 | |
US5598313A (en) | Electrostatic discharge suppression circuit for integrated circuit chips | |
US7292421B2 (en) | Local ESD power rail clamp which implements switchable I/O decoupling capacitance function | |
KR100907894B1 (ko) | 정전기 방전 보호회로 | |
KR20090087333A (ko) | 정전기 방전 회로 | |
US6657836B2 (en) | Polarity reversal tolerant electrical circuit for ESD protection | |
JP3834436B2 (ja) | 半導体集積回路 | |
KR20120094262A (ko) | Esd보호 회로 | |
KR100608437B1 (ko) | 다이오드를 이용한 정전 방전 보호회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090612 |