TWI828638B - 靜電防護結構 - Google Patents

靜電防護結構 Download PDF

Info

Publication number
TWI828638B
TWI828638B TW107139297A TW107139297A TWI828638B TW I828638 B TWI828638 B TW I828638B TW 107139297 A TW107139297 A TW 107139297A TW 107139297 A TW107139297 A TW 107139297A TW I828638 B TWI828638 B TW I828638B
Authority
TW
Taiwan
Prior art keywords
type
region
type well
well region
disposed
Prior art date
Application number
TW107139297A
Other languages
English (en)
Other versions
TW202018950A (zh
Inventor
顏士哲
唐天浩
姜鈞
蘇冠丞
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW107139297A priority Critical patent/TWI828638B/zh
Priority to US16/200,662 priority patent/US11004840B2/en
Publication of TW202018950A publication Critical patent/TW202018950A/zh
Application granted granted Critical
Publication of TWI828638B publication Critical patent/TWI828638B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種矽控整流器僅包含一基底，一N型井區設置於基底中，一P型井區設置於基底中，一閘極結構設置於P型井區內的基底上，一第一N型摻雜區設置於N型井區中，並且位在閘極結構之一側，一第二N型摻雜區設置於P型井區中，並且位在閘極結構之另一側，一第一P型摻雜區設置於N型井區中，一第二P型摻雜區設置於P型井區中，一第一淺溝渠隔離結構埋入於N型井區中，並且設置於第一N型摻雜區和第一P型摻雜區之間以及一第二淺溝渠隔離結構埋入於P型井區中，並且設置於第二N型摻雜區和第二P型摻雜區之間。

Description

靜電防護結構
本發明係關於一種靜電防護結構，特別是一種使用矽控整流器的靜電防護結構。
隨著半導體技術的發展，積體電路的製作不斷引進更先進的製程技術。消費者也因此享受到更輕薄、更高效能且更低電耗的高科技產品。以手持式電子產品如手機、數位相機等，愈來愈多的電路被整合至極小尺寸的晶片中，使各種數位產品在佔用最小的空間下，發揮最大的效能。
現今的微電子電路，其元件大小以倍數的速率不斷縮小。現階段高度整合的電子系統需要在微小且精確的信號驅動下，以極高的頻率穩定地進行判斷處理，用以對應執行各種應用功能。然而，電子系統在工作狀態下亦可能受外界輸入或內部元件產生的雜訊影響，靜電放電(electrostatic discharge,ESD)是造成大多數的電子元件或電子系統故障與損壞的主要因素。靜電放電的產生大多由於人為因素，但是又很難避免，例如電子元件或系統在製造、生產、組裝、測試、存放和搬運等的過程中，靜電會累積在人體、儀器及儲放設備之中，甚至在電子元件本身也會累積靜電，而人們可能在不知情的情況下，使這些物體相互接觸，因而形成了一放電路徑，使得電子元件或系統遭到靜電放電的破壞。這種破壞可能會導致半導體元件或電腦系統永久性的毀壞，使電子產品或系統工作不正常。因此為了保證電子電路的效能，尤其積體電路晶片，皆必須備有靜電放電防護電路。
有鑑於此，本發明提供一種利用矽控整流器的靜電防護結構。
根據本發明之第一較佳實施例，一種矽控整流器，僅包含：一基底，一N型井區設置於基底中，一P型井區設置於基底中，一閘極結構設置於P型井區內的基底上，一第一N型摻雜區設置於N型井區中，並且位在閘極結構之一側，一第二N型摻雜區設置於P型井區中，並且位在閘極結構之另一側，一第一P型摻雜區設置於N型井區中，一第二P型摻雜區設置於P型井區中，一第一淺溝渠隔離結構埋入於N型井區中，並且設置於第一N型摻雜區和第一P型摻雜區之間以及一第二淺溝渠隔離結構埋入於P型井區中，並且設置於第二N型摻雜區和第二P型摻雜區之間。
根據本發明之第二較佳實施例，一種矽控整流器，僅包含：一基底，一N型井區設置於基底中，一P型井區設置於基底中，一閘極結構設置於N型井區內的基底上，一第一P型摻雜區設置於N型井區中，並且位在閘極結構之一側，一第二P型摻雜區設置於P型井區中，並且位在閘極結構之另一側，一第一N型摻雜區設置於N型井區中，一第二N型摻雜區設置於P型井區中，一第一淺溝渠隔離結構埋入於N型井區中，並且設置於第一P型摻雜區和第一N型摻雜區之間以及一第二淺溝渠隔離結構埋入於P型井區中，並且設置於第二P型摻雜區和第二N型摻雜區之間。
1:矽控整流器
10:基底
12:N型井區
14:P型井區
16:閘極結構
18:第一N型摻雜區
20:第二N型摻雜區
22:第一P型摻雜區
24:第二P型摻雜區
26:第一淺溝渠隔離結構
28:第二淺溝渠隔離結構
30:PNP三極體
32:NPN三極體
34:第一N型電晶體
36:電阻
38:第一導線
40:第二導線
42:靜電防護電路
44:靜電防護結構
46:第一P型電晶體
48:反相器
50:電阻
52:電容
58:內部電路
100:矽控整流器
110:基底
112:N型井區
114:P型井區
116:閘極結構
118:第一P型摻雜區
120:第二P型摻雜區
122:第一N型摻雜區
124:第二N型摻雜區
126:第一淺溝渠隔離結構
128:第二淺溝渠隔離結構
130:PNP三極體
132:NPN三極體
134:第一P型電晶體
136:電阻
138:第一導線
140:第二導線
142:靜電防護電路
144:靜電防護結構
146:第一N型電晶體
148:第一反相器
150:電阻
152:電容
154:第二P型電晶體
156:第二N型電晶體
158:內部電路
242:靜電防護電路
248:第二反相器
V1:第一電壓
V2:第二電壓
V3:第一電壓
V4:第二電壓
第1圖為根據本發明之第一較佳實施例所繪示的矽控整流器的側視示意圖。
第2圖為根據本發明之第一較佳實施例所繪示的矽控整流器耦接靜電防護電路 之示意圖。
第3圖為根據本發明之第一較佳實施例所繪示的靜電防護結構之等效電路圖。
第4圖為根據本發明之第一較佳實施例所繪示的靜電防護結構耦接內部電路之示意圖。
第5圖為根據本發明之第二較佳實施例所繪示的矽控整流器的側視示意圖。
第6圖為根據本發明之第二較佳實施例所繪示的矽控整流器耦接靜電防護電路之示意圖。
第7圖為根據本發明之第二較佳實施例所繪示的靜電防護結構之等效電路圖。
第8圖為根據本發明之第二較佳實施例所繪示靜電防護結構耦接內部電路的示意圖。
第9圖為根據本發明之第三較佳實施例所繪示的矽控整流器耦接靜電防護電路之示意圖。
第10圖為根據本發明之第三較佳實施例所繪示的靜電防護結構之等效電路圖。
第1圖為根據本發明之第一較佳實施例所繪示的矽控整流器的側視示意圖。如第1圖所示，一矽控整流器1僅由以下元件組成：一基底10、一N型井區12、一P型井區14、一閘極結構16、一第一N型摻雜區18、一第二N型摻雜區20、一第一P型摻雜區22、一第二P型摻雜區24、一第一淺溝渠隔離結構26和一第二淺溝渠隔離結構28。基底10可以為矽(Silicon)基底、一鍺(Germanium)基底、一砷化鎵(Gallium Arsenide)基底、一矽鍺(Silicon Germanium)基底、一磷化銦(Indium Phosphide)基底、一氮化鎵(Gallium Nitride)基底、一碳化矽(Silicon Carbide)基底或是一矽覆絕緣(silicon on insulator,SOI)基底。
N型井區12和P型井區14設置於基底10中，閘極結構16設置於P型井區14內的基底10上，第一N型摻雜區18設置於N型井區12且延伸至P型井區14 內，第一N型摻雜區18位在閘極結構16之一側，第二N型摻雜區20設置於P型井區14中，並且位在閘極結構16的另一側，換句話說第一N型摻雜區18和第二N型摻雜區20分別位在閘極結構16之相對兩側，第一P型摻雜區22設置於N型井區12中，第二P型摻雜區24設置於P型井區14中，第一淺溝渠隔離26結構埋入於N型井區12中，並且設置於第一N型摻雜區18和第一P型摻雜區22之間，第二淺溝渠隔離結構28埋入於P型井區14中，並且設置於第二N型摻雜區20和第二P型摻雜區24之間。此外在水平方向上，第一N型摻雜區18較第一P型摻雜區22靠近P型井區14，在水平方向上，第二N型摻雜區20較第二P型摻雜區24靠近N型井區12。水平方向係平行基底10之上表面。
第2圖為根據本發明之第一較佳實施例所繪示的矽控整流器外接一靜電防護電路之示意圖，第3圖為根據本發明之第一較佳實施例所繪示的靜電防護結構之等效電路圖。如第2圖和第3圖所示，第一P型摻雜區22、N型井區12和P型井區共同構成一PNP三極體30，N型井區12、P型井區14和第二N型摻雜區20共同構成一NPN三極體32。閘極結構16、第一N型摻雜區18和第二N型摻雜區20共同構成一第一N型電晶體34。PNP三極體30串聯NPN三極體32，另外基底10本身的電阻由電阻36代表，電阻36也串聯PNP三極體30和NPN三極體32。詳細來說，第一P型摻雜區22電連結一第一導線38，第二N型摻雜區20和第二P型摻雜區24皆電連結一第二導線40，第一導線38外接一第一電壓V1，第二導線40外接一第二電壓V2，第一電壓V1大於第二電壓V2，舉例而言第一電壓V1可以為電源而第二電壓V2可以接地，或是第一電壓V1可以為輸出/輸入電壓而第二電壓V2可以接地，但第一電壓V1和第二電壓V2不限於上述這些種類，其它類別的電壓端也可以做為第一電壓V1或第二電壓V2，只要第一電壓V1比第二電壓V2大即可。請繼續參閱第2圖和第3圖，矽控整流器1外接一靜電防護電路42，矽控整流器1和靜電防護電路42共同構成一靜電防護結構44，靜電防護電路42僅由一第一P型 電晶體46、一反相器48、一電阻50和一電容52所組成。第一P型電晶體46的汲極藉由先電連結第一N型摻雜區18之後經過第一N型摻雜區18電連結N型井區12，第一P型電晶體46的源極電連結第一導線38。反相器48包含第二P型電晶體54和第二N型電晶體56，第二P型電晶體54串聯第二N型電晶體56，第二P型電晶體54的源極電連結第一導線38，第二N型電晶體56源極電連結第二導線40，第一P型電晶體46的閘極、閘極結構16、第二P型電晶體54的一汲極和第二N型電晶體56的汲極互相電連結，電阻50電連結第一導線38，電容52串聯電阻50，電容52電連結第二導線40，此外電容52和電阻50電連結第二P型電晶體54的閘極以及第二N型電晶體56的閘極。
如第4圖所示，內部電路58可跨接第一導線38和第二導線40，並且和靜電防護結構44並聯。因此當靜電脈衝進入第一導線38時，電阻50和電容52之間形成一觸發電壓以開啟反相器48，反相器48開啟後使得第一N型電晶體34啟動，以開啟矽控整流器1，使得第一導線38中的靜電脈衝經過矽控整流器1進入第二導線40，所以靜電脈衝不會傷害到內部電路58。
第5圖為根據本發明之第二較佳實施例所繪示的矽控整流器的側視示意圖。如第5圖所示，一矽控整流器100僅由以下元件組成：一基底110、一N型井區112、一P型井區114、一閘極結構116、一第一P型摻雜區118、一第二P型摻雜區120、一第一N型摻雜區122、一第二N型摻雜區124、一第一淺溝渠隔離結構126和一第二淺溝渠隔離結構128。基底110可以為矽(Silicon)基底、一鍺(Germanium)基底、一砷化鎵(Gallium Arsenide)基底、一矽鍺(Silicon Germanium)基底、一磷化銦(Indium Phosphide)基底、一氮化鎵(Gallium Nitride)基底、一碳化矽(Silicon Carbide)基底或是一矽覆絕緣(silicon on insulator,SOI)基底。
N型井區112設置於基底中，P型井區114設置於基底110中，閘極結構116設置於N型井區112內的基底110上，第一P型摻雜區118設置於N型井區112 中，並且位在閘極結構116之一側，第二P型摻雜區120設置於P型井區114中，並且部分之第二P型摻雜區120延伸至N型井區112內，而且第二P型摻雜區120位在閘極結構116的另一側，也就是說第一P型摻雜區118和第二P型摻雜區120分別位在閘極結構116的相對兩側，第一N型摻雜區122設置於N型井區112中，第二N型摻雜區124設置於P型井區114中，第一淺溝渠隔離結構126埋入於N型井區112中，並且設置於第一P型摻雜區118和第一N型摻雜區122之間，第二淺溝渠隔離結構128埋入於P型井區114中，並且設置於第二P型摻雜區120和第二N型摻雜區124之間。此外，在水平方向上，第一P型摻雜區118較第一N型摻雜區122靠近P型井區114；在水平方向上，第二P型摻雜區120較第二N型摻雜區124靠近N型井區112。水平方向係平行基底110之上表面。
第6圖為根據本發明之第二較佳實施例所繪示的矽控整流器電連接一靜電防護電路之示意圖，第7圖為根據本發明之第二較佳實施例所繪示的靜電防護結構之等效電路圖。第8圖為根據本發明之第二較佳實施例所繪示靜電防護結構耦接內部電路的示意圖。
如第6圖和第7圖所示，第一P型摻雜區118、N型井區112和P型井區114共同構成一PNP三極體130；N型井區112、P型井區114和第二N型摻雜區124共同構成一NPN三極體132。閘極結構116、第一P型摻雜區118和第二P型摻雜區120共同構成一第一P型電晶體134。
PNP三極體130串聯NPN三極體132，另外基底110本身的電阻由電阻136代表，電阻136也串聯PNP三極體130和NPN三極體132。詳細來說，第一P型摻雜區118和第一N型摻雜區122皆電連結一第一導線138，第二N型摻雜區124電連結一第二導線140，第一導線138外接一第一電壓V3，第二導線140外接一第二電壓V4，第一電壓V3大於第二電壓V4，舉例而言第一電壓V3可以為電源而第二電壓V4可以接地，或是第一電壓V3可以為輸出/輸入電壓而第二電壓V4可以接 地，但第一電壓V3和第二電壓V4不限於上述這些種類，其它類別的電壓端也可以做為第一電壓V3或第二電壓V4，只要第一電壓V3比第二電壓V4大即可。請繼續參閱第6圖和第7圖，矽控整流器100電連接一靜電防護電路142，矽控整流器100和靜電防護電路142共同構成一靜電防護結構144，靜電防護電路142僅由一第一N型電晶體146、一第一反相器148、第二反相器248、一電阻150和一電容152所組成。第一N型電晶體146的一汲極藉由先電連結第二P型摻雜區120之後經過第二P型摻雜區120電連結P型井區114，第一N型電晶體146的一源極電連結第二導線140。第一反相器148串聯第二反相器248，第一反相器148和第二反相器248的結構相同，第一反相器148和第二反相器248各自包含一第二P型電晶體154串聯一第二N型電晶體156，各個第二P型電晶體154的一源極電連結第一導線138，各個第二N型電晶體156一源極電連結第二導線140。另外，第一N型電晶體146的一閘極、閘極結構116、第二反相器248中的第二P型電晶體154的一汲極和第二反相器248中的第二N型電晶體156的一汲極互相電連結。第一反相器148中的第二P型電晶體154的一閘極電連結電阻150和電容152，第一反相器148中的第二N型電晶體156的一閘極電連結電阻150和電容152，一電阻150電連結第一導線138，一電容152串聯電阻150，電容152電連結第二導線140。
如第8圖所示，內部電路158可跨接第一導線138和第二導線140，並且和靜電防護結構142並聯。因此當靜電脈衝進入第一導線138時，電阻150和電容152之間形成一觸發電壓以開啟第一反相器148和第二反相器248，第一反相器148和第二反相器248開啟後使得第一P型電晶體134啟動，以開啟矽控整流器100，使得第一導線138中的靜電脈衝經過矽控整流器100進入第二導線140，所以靜電脈衝不會傷害到內部電路158。
第9圖為根據本發明之第三較佳實施例所繪示的矽控整流器電連接一靜電防護電路之示意圖，第10圖為根據本發明之第三較佳實施例所繪示的靜 電防護結構之等效電路圖，其中具有相同功能的元件將延用第二較佳實施例中的元件標號。第二較佳實施例中的靜電防護電路142可以更換成第三較佳實施例中的靜電防護電路242，第三較佳實施例中的靜電防護電路242相較於第二較佳實施例中的靜電防護電路142少了第一反相器148和第二反相器248，除此之外靜電防護電路242耦接矽控整流器100的方式和靜電防護電路142相同。請同時參閱第9圖和第10圖，靜電防護電路242僅包含第一N型電晶體146、電阻150和電容152。第一N型電晶體146的汲極電連結P型井區114，第一N型電晶體146的一源極電連結第二導線140，電阻150電連結第一導線138，電容152串聯電阻150，電容152電連結第二導線140，電容152和電阻150電連結第一P型電晶體134的閘極結構116和第一N型電晶體的閘極。因此當靜電脈衝進入第一導線138時，電阻150和電容152之間形成一觸發電壓使得第一P型電晶體134啟動，以開啟矽控整流器100，使得第一導線138中的靜電脈衝經過矽控整流器100進入第二導線140。
本發明的靜電防護結構使用電阻電容延遲(RC Delay)效應來偵測進入第一導線的電流是靜電脈衝或是正常的操作電流，若是有電阻電容延遲，本發明的靜電防護結構就會開啟，而且因為是使用電阻電容延遲效應來偵測，因此本發明的靜電防護結構開啟的速度比傳統的靜電防護電路來得快。此外，正常直流電操作的情況下，本發明的第一較佳實施例中的第一P型電晶體和第二較佳實施例以及第三較佳實施例中的第一N型電晶體可以把矽控整流器中的電流抽掉，因此矽控整流器的維持電壓(holding voltage)會提升，所以不容易發生閉鎖效應(latch up)。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:矽控整流器
10:基底
12:N型井區
14:P型井區
16:閘極結構
18:第一N型摻雜區
20:第二N型摻雜區
22:第一P型摻雜區
24:第二P型摻雜區
26:第一淺溝渠隔離結構
28:第二淺溝渠隔離結構

Claims (19)

  1. 一種矽控整流器，僅包含：一基底；一N型井區設置於該基底中；一P型井區設置於該基底中；一閘極結構設置於該P型井區內的該基底上；一第一N型摻雜區設置於該N型井區中，並且位在該閘極結構之一側；一第二N型摻雜區設置於該P型井區中，並且位在該閘極結構之另一側；一第一P型摻雜區設置於該N型井區中；一第二P型摻雜區設置於該P型井區中；一第一淺溝渠隔離結構埋入於該N型井區中，並且設置於該第一N型摻雜區和該第一P型摻雜區之間；以及一第二淺溝渠隔離結構埋入於該P型井區中，並且設置於該第二N型摻雜區和該第二P型摻雜區之間。
  2. 如請求項1所述之矽控整流器，其中部分之該第一N型摻雜區延伸至該P型井區內。
  3. 如請求項1所述之矽控整流器，其中在水平方向上，該第一N型摻雜區較該第一P型摻雜區靠近該P型井區。
  4. 如請求項1所述之矽控整流器，其中在水平方向上，該第二N型摻雜區較該第二P型摻雜區靠近該N型井區。
  5. 如請求項1所述之矽控整流器，其中該第一P型摻雜區、該N型井區和該P型井區共同構成一PNP三極體。
  6. 如請求項5所述之矽控整流器，其中該N型井區、該P型井區和該第二N型摻雜區共同構成一NPN三極體。
  7. 如請求項6所述之矽控整流器，其中該閘極結構、該第一N型摻雜區和該第二N型摻雜區共同構成一第一N型電晶體。
  8. 如請求項7所述之矽控整流器，其中，該第一P型摻雜區電連結一第一導線，該第二N型摻雜區電連結一第二導線，該第一導線外接一第一電壓，該第二導電外接一第二電壓，第一電壓大於該第二電壓。
  9. 一種靜電防護結構，僅包含一矽控整流器，包含：一基底；一N型井區設置於該基底中；一P型井區設置於該基底中；一閘極結構設置於該P型井區內的該基底上；一第一N型摻雜區設置於該N型井區中，並且位在該閘極結構之一側；一第二N型摻雜區設置於該P型井區中，並且位在該閘極結構之另一側；一第一P型摻雜區設置於該N型井區中；一第二P型摻雜區設置於該P型井區中；一第一淺溝渠隔離結構埋入於該N型井區中，並且設置於該第一N型摻雜區和 該第一P型摻雜區之間；一第二淺溝渠隔離結構埋入於該P型井區中，並且設置於該第二N型摻雜區和該第二P型摻雜區之間；一靜電防護電路，該靜電防護電路包含：一第一P型電晶體的一汲極電連結該N型井區，該第一P型電晶體的一源極電連結該第一導線；一反相器包含：一第二P型電晶體串聯一第二N型電晶體，該第二P型電晶體的一源極電連結該第一導線，該第二N型電晶體一源極電連結該第二導線，其中該第一P型電晶體的一閘極、該閘極結構、該第二P型電晶體的一汲極和該第二N型電晶體的一汲極互相電連結；一電阻電連結該第一導線；以及一電容串聯該電阻，該電容電連結該第二導線，其中該電容和該電阻電連結該第二P型電晶體的一閘極以及該第二N型電晶體的一閘極。
  10. 如請求項9所述之靜電防護結構，其中，該第一P型摻雜區電連結一第一導線，該第二N型摻雜區電連結一第二導線，該第一導線外接一第一電壓，該第二導電外接一第二電壓，第一電壓大於該第二電壓。
  11. 如請求項10所述之靜電防護結構，其中：當靜電脈衝進入該第一導線時，該電阻和該電容之間形成一觸發電壓以開啟該反相器，該反相器開啟後使得該第一N型電晶體啟動，以開啟該矽控整流器，使得該第一導線中的該靜電脈衝經過該矽控整流器進入該第二導線。
  12. 一種矽控整流器，僅包含：一基底； 一N型井區設置於該基底中；一P型井區設置於該基底中；一閘極結構設置於該N型井區內的該基底上；一第一P型摻雜區設置於該N型井區中，並且位在該閘極結構之一側；一第二P型摻雜區設置於該P型井區中，並且位在該閘極結構之另一側；一第一N型摻雜區設置於該N型井區中；一第二N型摻雜區設置於該P型井區中；一第一淺溝渠隔離結構埋入於該N型井區中，並且設置於該第一P型摻雜區和該第一N型摻雜區之間；以及一第二淺溝渠隔離結構埋入於該P型井區中，並且設置於該第二P型摻雜區和該第二N型摻雜區之間。
  13. 如請求項12所述之矽控整流器，其中部分之該第二P型摻雜區延伸至該N型井區內。
  14. 如請求項12所述之矽控整流器，其中在水平方向上，該第一P型摻雜區較該第一N型摻雜區靠近該P型井區。
  15. 如請求項12所述之矽控整流器，其中在水平方向上，該第二P型摻雜區較該第二N型摻雜區靠近該N型井區。
  16. 如請求項12所述之矽控整流器，其中該第一P型摻雜區、該N型井區和該P型井區共同構成一PNP三極體。
  17. 如請求項16所述之矽控整流器，其中該N型井區、該P型井區和該第二N型摻雜區共同構成一NPN三極體。
  18. 如請求項17所述之矽控整流器，其中該閘極結構、該第一P型摻雜區和該第二P型摻雜區共同構成一第一P型電晶體。
  19. 如請求項18所述之矽控整流器，其中，該第一P型摻雜區電連結一第一導線，該第二N型摻雜區電連結一第二導線，該第一導電外接一第一電壓，該第二導電外接一第二電壓，第一電壓大於該第二電壓。
TW107139297A 2018-11-06 2018-11-06 靜電防護結構 TWI828638B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107139297A TWI828638B (zh) 2018-11-06 2018-11-06 靜電防護結構
US16/200,662 US11004840B2 (en) 2018-11-06 2018-11-27 Electrostatic discharge protection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107139297A TWI828638B (zh) 2018-11-06 2018-11-06 靜電防護結構

Publications (2)

Publication Number Publication Date
TW202018950A TW202018950A (zh) 2020-05-16
TWI828638B true TWI828638B (zh) 2024-01-11

Family

ID=70458671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139297A TWI828638B (zh) 2018-11-06 2018-11-06 靜電防護結構

Country Status (2)

Country Link
US (1) US11004840B2 (zh)
TW (1) TWI828638B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465189A (en) * 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
US20030197242A1 (en) * 2002-04-22 2003-10-23 United Microelectronics Corp. Structure and fabrication method of electrostatic discharge protection circuit
TW201503313A (zh) * 2013-07-11 2015-01-16 United Microelectronics Corp 靜電放電保護結構與靜電放電保護電路
US20150236010A1 (en) * 2014-02-17 2015-08-20 United Microelectronics Corp. Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1642370B1 (en) * 2003-06-30 2009-09-23 Nxp B.V. Protection circuit for an integrated circuit device
US7518845B2 (en) 2006-06-07 2009-04-14 International Business Machines Corporation RC-triggered power clamp suppressing negative mode electrostatic discharge stress
US8885305B2 (en) * 2012-04-25 2014-11-11 Globalfoundries Singapore Pte. Ltd. Method and apparatus for ESD circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465189A (en) * 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
US20030197242A1 (en) * 2002-04-22 2003-10-23 United Microelectronics Corp. Structure and fabrication method of electrostatic discharge protection circuit
TW201503313A (zh) * 2013-07-11 2015-01-16 United Microelectronics Corp 靜電放電保護結構與靜電放電保護電路
US20150236010A1 (en) * 2014-02-17 2015-08-20 United Microelectronics Corp. Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise

Also Published As

Publication number Publication date
US11004840B2 (en) 2021-05-11
US20200144814A1 (en) 2020-05-07
TW202018950A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
US8772091B2 (en) Methods for protecting electronic circuits operating under high stress conditions
US6399990B1 (en) Isolated well ESD device
US6788507B2 (en) Electrostatic discharge protection circuit
US8891212B2 (en) RC-triggered semiconductor controlled rectifier for ESD protection of signal pads
US8354722B2 (en) SCR/MOS clamp for ESD protection of integrated circuits
US11476243B2 (en) Floating base silicon controlled rectifier
TWI696257B (zh) 靜電放電保護電路、半導體靜電放電保護元件及其佈局結構
TWI608587B (zh) 靜電放電防護裝置及其操作方法
US9153571B1 (en) Stacked electrostatic discharge (ESD) protection device
US10163888B2 (en) Self-biased bidirectional ESD protection circuit
TW201917867A (zh) 半導體靜電放電保護元件
TW202010086A (zh) 暫態電壓抑制裝置
TWI511262B (zh) 無閂鎖靜電放電保護
TWI745595B (zh) 靜電放電防護元件
KR20090091711A (ko) 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법
US9871031B2 (en) Semiconductor device and an electronic apparatus
TWI828638B (zh) 靜電防護結構
KR20080003047A (ko) 정전기 방전 보호 소자
TWI509801B (zh) 用於半導體裝置之保護電路
US7843009B2 (en) Electrostatic discharge protection device for an integrated circuit
US11145641B2 (en) Electrostatic discharge protection device
TWI633729B (zh) 高壓靜電保護電路及其低壓基極觸發靜電電流放電電路
JP2016031943A (ja) 静電保護素子および静電保護回路
JP3425574B2 (ja) 半導体集積回路の入出力保護装置
KR100591125B1 (ko) 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터