JP2001210792A - 高電圧集積回路チップ - Google Patents

高電圧集積回路チップ

Info

Publication number
JP2001210792A
JP2001210792A JP2000358422A JP2000358422A JP2001210792A JP 2001210792 A JP2001210792 A JP 2001210792A JP 2000358422 A JP2000358422 A JP 2000358422A JP 2000358422 A JP2000358422 A JP 2000358422A JP 2001210792 A JP2001210792 A JP 2001210792A
Authority
JP
Japan
Prior art keywords
integrated circuit
voltage
circuit chip
chip
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000358422A
Other languages
English (en)
Other versions
JP3346763B2 (ja
Inventor
Christopher C Chey
シー． シャイ クレストファー
Marijana Vukicevic
ヴキチェヴィッチ マリヤナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2001210792A publication Critical patent/JP2001210792A/ja
Application granted granted Critical
Publication of JP3346763B2 publication Critical patent/JP3346763B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 出力ノードでの過大な負スイングを見込んで
半ブリッジ構成のパワートランジスタを駆動する回路を
提供すること。 【解決手段】 チップの基板と接地の間に抵抗器３２が
接続された高電圧集積回路（ＨＶＩＣ）チップで、抵抗
器３２は、出力ノードでの負の過渡現象によってチップ
の固有ダイオード３１が導通したときに、このダイオー
ド３１を流れる電流を制限することによって、負電圧ス
パイクの処理が大幅に改善される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高電圧集積回路チ
ップに関し、より詳細には、半ブリッジ構成のパワート
ランジスタを駆動する高電圧集積回路を保護するための
回路であって、出力ノードでの過大な負のスイングを見
込んだ回路を対象とし、負電圧スパイク中の電流を制限
する抵抗器を基板と接地の間に有する高電圧集積回路チ
ップに関する。
【０００２】
【従来の技術】パワー機器（power equipment）を駆動
する、例えばパワーＭＯＳＦＥＴなどのパワートランジ
スタのドライバ回路では、パワートランジスタが頻繁に
大電流をスイッチングする。この大きなスイッチング電
流は、ダイオードの順方向回復（forward recovery）特
性および回路中の漂遊インダクタンス（stray inductan
ce）と相まって、半ブリッジの出力ノードのところに負
のスパイク信号を生成する。これらのスパイク信号は、
ドライバ回路を破壊する可能性がある上、雑音を生み出
すという問題がある。
【０００３】
【発明が解決しようとする課題】したがって、本発明の
目的は、出力ノードでの過大な負スイングを見込んで半
ブリッジ構成のパワートランジスタを駆動する高電圧集
積回路チップを提供することにある。
【０００４】また、本発明の他の目的は、単一のチップ
上に集積化することができる高電圧集積回路チップを提
供することにある。
【０００５】
【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、半ブリ
ッジ構成に配置された第１のパワートランジスタ及び第
２のパワートランジスタとを駆動し、前記半ブリッジ構
成のトランジスタ間の出力ノードでの過大な負電圧スイ
ングを見込んだ高電圧集積回路チップであって、高電圧
集積回路チップの基板と、該高電圧集積回路チップ内
で、電圧源と接地電位の間に直列に接続された前記半ブ
リッジ構成の前記第１のパワートランジスタ及び前記第
２のパワートランジスタを駆動する第１のゲートドライ
バ及び第２のゲートドライバと、前記高電圧集積回路チ
ップの基板と大地電位の間に配置され、出力ノードでの
負の電圧過渡現象に起因して前記高電圧集積回路の寄生
ダイオードに流れる電流を制限する抵抗器とを備えたこ
とを特徴とするものである。
【０００６】また、請求項２に記載の発明は、前記抵抗
器が、酸化物の層間に配置されたポリシリコン層で形成
され、前記接地電位および基板へ接続するための接点開
口をポリシリコン層の両端にそれぞれ備えたことを特徴
とするものである。
【０００７】このような構成により、本発明の目的は、
高電圧集積回路チップ（ＨＶＩＣ）の基板とチップの接
地電位（すなわち共通電位端子（ＣＯＭ））との間に抵
抗器を配置することによって達成される。
【０００８】また、ＨＶＩＣの基板と接地の間に抵抗器
を含めると、出力ノードでの負の過渡現象によってチッ
プの固有ダイオードが導通したときに、このダイオード
を流れる電流が制限されることによって、負電圧スパイ
クの処理が大幅に改善されるという効果がある。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施例について説明する。図１は、さまざまな電動機およ
び電気機器応用に使用される半ブリッジ構成を駆動する
ＨＶＩＣの回路を示す図である。ＨＶＩＣ２３は、米国
カリフォルニア州Ｅｌ ＳｅｇｕｎｄｏのＩｎｔｅｒｎ
ａｔｉｏｎａｌ ＲｅｃｔｉｆｉｅｒＣｏｒｐｏｒａｔ
ｉｏｎ社製のＩＲ２１１０チップドライバなどのゲート
ドライバＩＣである。この回路は、電源電圧を維持する
能力を有するコンデンサ１５および１６を有する。さら
に、それぞれ高電圧側および低電圧側スイッチである２
つのＭＯＳゲートパワートランジスタスイッチ（MOS ga
ted power transistor switch）２１および２２が図示
されている。これらのスイッチのゲートはそれぞれ、ピ
ン６および２によって識別されるＨＶＩＣドライバ２３
の高出力ピンＨＯおよび低出力ピンＬＯから駆動され
る。固有寄生インダクタンス１７、１８、１９および２
０が図示されている。
【００１０】スイッチ２１がオフ、スイッチ２２がオン
のとき、これらの寄生（漂遊）インダクタンスのために
ピン５（Ｖs）の電圧が接地よりも低くなる。この電圧
は、以下の式（１）を使用して計算することができる。
【００１１】Ｖ＝ＬｘｄＩ／ｄｔ ・・・（１） 負電圧スパイクの間などのように、電圧ＶsがＣＯＭ−
（Ｖsupply＋Ｖf）よりも低くなると、チップ２３内の
内部寄生ダイオード３１（図２参照）が導通を開始す
る。式（１）で、Ｖsupplyはコンデンサ１５の両端間の
バッテリ電圧、Ｖfは順方向ダイオード電圧である。Ｖs
が負になり過ぎた場合には過大な電流がチップを流れ、
その結果、チップが故障する可能性がある。この故障を
防ぐため、図３に示すように、ダイオード３１と直列に
抵抗器３２を導入する。抵抗器３２の役割は、負電圧ス
バイクの間に内部寄生ダイオード３１を流れる電流を制
限し、チップを保護することにある。
【００１２】したがって、基板（ＶＢ）と接地（ＣＯ
Ｍ）の間に接続された抵抗器３２は、高電圧集積回路２
３に対する負スパイク電圧保護として機能する。
【００１３】図４は、ＨＶＩＣのシリコンウェハ中の本
発明の抵抗器の好ましい実施態様を示す図である。抵抗
器３２は、酸化物層４２と酸化物層４４の間に挟まれた
ポリシリコン層４０の中に実施される。抵抗器３２の第
１の側には、ＣＯＭ（接地）ノードへ接続するための接
点開口４６がある。抵抗器３２の第２の側には、基板５
０へ接続するための接点開口４８がある。これは絶縁
（ＩＳＯ）層５６を介して基板５０と接続されている。
【００１４】以上のように、本発明をその特定の実施形
態について説明したが、これ以外にも当業者にとって、
他の多くの変形例や他の用途が考えられることは明らか
である。したがって、本発明は、本明細書の特定の開示
によって限定されるものではなく、請求項に記載によっ
てのみ限定されるものである。
【図面の簡単な説明】
【図１】高電圧集積回路（ＨＶＩＣ）チップの一実施例
を示す図である。
【図２】既存のＨＶＩＣチップ内部の母線電圧と接地の
間の寄生構造を示す図である。
【図３】線間電圧と基板の間の寄生構造、ならびに図１
および図２のチップの基板と接地の間の抵抗器を示す図
である。
【図４】本発明の抵抗器の好ましい実施態様を示す図
で、ＨＶＩＣチップの部分断面図である。
【符号の説明】
１ 共通電位端子（ＣＯＭ） ２ 低出力ピン（ＬＯ） ６ 高出力ピン（ＨＯ） １５，１６ コンデンサ １７，１８，１９、、２０ 寄生コンダクタンス ２１，２２ ＭＯＳゲートパワートランジスタスイッチ ２３ 高電圧集積回路チップ（ＨＶＩＣ） ３１ 内部寄生ダイオード ３２ 抵抗器 ４０ ポリシリコン層 ４２，４４ 酸化物層 ４６，４８ 接点開口 ５０ 基板 ５４ ｄｐ＋層 ５６ 絶縁（ＩＳＯ）層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレストファー シー． シャイ アメリカ合衆国 90277 カリフォルニア 州 レドンド ビーチ ザ ビレッジ 520 ナンバー 210 (72)発明者 マリヤナ ヴキチェヴィッチ アメリカ合衆国 90066 カリフォルニア 州 ロサンゼルス サウス センティネラ アベニュー 3596 ナンバー 109

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半ブリッジ構成に配置された第１のパワ
    ートランジスタ及び第２のパワートランジスタを駆動
    し、前記半ブリッジ構成のトランジスタ間の出力ノード
    での過大な負電圧スイングを見込んだ高電圧集積回路チ
    ップであって、 高電圧集積回路チップの基板と、 該高電圧集積回路チップ内で、電圧源と接地電位の間に
    直列に接続された前記半ブリッジ構成の前記第１のパワ
    ートランジスタ及び前記第２のパワートランジスタを駆
    動する第１のゲートドライバ及び第２のゲートドライバ
    と、 前記高電圧集積回路チップの基板と大地電位の間に配置
    され、出力ノードでの負の電圧過渡現象に起因して前記
    高電圧集積回路の寄生ダイオードに流れる電流を制限す
    る抵抗器とを備えたことを特徴とする高電圧集積回路チ
    ップ。
  2. 【請求項２】 前記抵抗器が、酸化物の層間に配置され
    たポリシリコン層で形成され、前記接地電位および基板
    へ接続するための接点開口をポリシリコン層の両端にそ
    れぞれ備えたことを特徴とする請求項１に記載の高電圧
    集積回路チップ。
JP2000358422A 1999-11-24 2000-11-24 高電圧集積回路チップ Expired - Fee Related JP3346763B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16734499P 1999-11-24 1999-11-24
US60/167344 1999-11-24

Publications (2)

Publication Number Publication Date
JP2001210792A true JP2001210792A (ja) 2001-08-03
JP3346763B2 JP3346763B2 (ja) 2002-11-18

Family

ID=22606983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000358422A Expired - Fee Related JP3346763B2 (ja) 1999-11-24 2000-11-24 高電圧集積回路チップ

Country Status (3)

Country Link
US (1) US6597550B1 (ja)
JP (1) JP3346763B2 (ja)
DE (1) DE10056833C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982524B2 (en) 2007-05-31 2011-07-19 Fuji Electric Co., Ltd. Level shift circuit and semiconductor device thereof
US10374592B2 (en) 2014-07-14 2019-08-06 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070107963A (ko) * 2006-05-04 2007-11-08 페어차일드코리아반도체 주식회사 고전압 게이트 드라이버용 로직회로
AT503964B1 (de) 2007-01-23 2008-02-15 Siemens Ag Oesterreich Schaltungsanordnung zur begrenzung von spannungsüberhöhungen
CN102986027B (zh) 2011-03-15 2016-03-02 富士电机株式会社 高压集成电路设备
US8704328B2 (en) 2011-06-24 2014-04-22 Fuji Electric Co., Ltd. High-voltage integrated circuit device
CN102437842B (zh) * 2011-10-19 2013-11-06 南京航空航天大学 一种基于集成驱动芯片的开关管驱动电路
US9013844B2 (en) 2013-01-15 2015-04-21 Xilinx, Inc. Circuit for and method of enabling the discharge of electric charge in an integrated circuit
JP6447139B2 (ja) 2014-02-19 2019-01-09 富士電機株式会社 高耐圧集積回路装置
JP6337634B2 (ja) 2014-06-16 2018-06-06 富士電機株式会社 半導体集積回路装置
JP6237901B2 (ja) 2014-07-02 2017-11-29 富士電機株式会社 半導体集積回路装置
CN104202024B (zh) * 2014-08-29 2017-06-30 杭州士兰微电子股份有限公司 适合高压浮地的开漏电路
US10879230B2 (en) 2016-06-17 2020-12-29 Infineon Technologies Americas Corp. Schottky integrated high voltage terminations and related HVIC applications
JP6844273B2 (ja) * 2017-01-19 2021-03-17 富士電機株式会社 半導体装置
CN107783095A (zh) * 2017-10-20 2018-03-09 中国水产科学研究院渔业机械仪器研究所 鱼探仪发射机信号源的驱动电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679170A (en) * 1984-05-30 1987-07-07 Inmos Corporation Resistor with low thermal activation energy
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
US5801557A (en) * 1995-10-10 1998-09-01 International Rectifier Corp. High voltage drivers which avoid -Vs failure modes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982524B2 (en) 2007-05-31 2011-07-19 Fuji Electric Co., Ltd. Level shift circuit and semiconductor device thereof
US10374592B2 (en) 2014-07-14 2019-08-06 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3346763B2 (ja) 2002-11-18
DE10056833A1 (de) 2001-06-07
DE10056833C2 (de) 2003-03-20
US6597550B1 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
JP3346763B2 (ja) 高電圧集積回路チップ
JP3387631B2 (ja) 逆接続されたバッテリーに対する保護回路
JP2821667B2 (ja) 集積回路チップ
JPH0888550A (ja) 半導体回路及び半導体集積回路
JP3851893B2 (ja) 半導体集積回路装置
JP3164065B2 (ja) 半導体装置
EP1137068B1 (en) Power semiconductor device having a protection circuit
JP2008523604A (ja) 静電放電保護装置
TW425547B (en) Semiconductor integrated circuit
JP2002324842A (ja) 半導体保護回路
US20030043517A1 (en) Electro-static discharge protecting circuit
JP5359264B2 (ja) 半導体装置
JP2001044291A (ja) 半導体装置のための保護装置
US7362554B2 (en) Electrostatic discharge (ESD) clamp using output driver
JP3447372B2 (ja) 半導体装置
JP2001284589A (ja) 制御回路内蔵絶縁ゲート半導体装置
CN102339824B (zh) 实现基于MiM的去耦电容器的缺陷避免的集成电路及其制造方法
JP3033548B2 (ja) 半導体装置、静電保護素子及び絶縁破壊防止方法
JP2525450Y2 (ja) 逆接保護回路
JP3997857B2 (ja) 半導体集積回路装置
JP3698323B2 (ja) パワースイッチ回路
US7205581B2 (en) Thyristor structure and overvoltage protection configuration having the thyristor structure
JP2001144191A (ja) 静電保護素子、静電保護回路及び半導体装置
JPH04321773A (ja) 自動車用パワー集積回路
JP3033739B2 (ja) 静電気保護回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3346763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees