KR20070107963A - 고전압 게이트 드라이버용 로직회로 - Google Patents

고전압 게이트 드라이버용 로직회로 Download PDF

Info

Publication number
KR20070107963A
KR20070107963A KR1020060040592A KR20060040592A KR20070107963A KR 20070107963 A KR20070107963 A KR 20070107963A KR 1020060040592 A KR1020060040592 A KR 1020060040592A KR 20060040592 A KR20060040592 A KR 20060040592A KR 20070107963 A KR20070107963 A KR 20070107963A
Authority
KR
South Korea
Prior art keywords
type mosfet
array
resistor
mosfet array
logic circuit
Prior art date
Application number
KR1020060040592A
Other languages
English (en)
Inventor
황종태
정문상
김진성
김동환
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020060040592A priority Critical patent/KR20070107963A/ko
Priority to US11/800,198 priority patent/US20070296462A1/en
Publication of KR20070107963A publication Critical patent/KR20070107963A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents

Abstract

본 발명은 펄스성 잡음에 대한 오동작을 검출하고 오동작이 방지되도록 하기 위한 로직회로에 관한 것으로서, 특히 잡음이 많이 유입되는 고전압 게이트 드라이버용 로직회로에 적합하다. 이와 같은 로직회로는, 제1 전원에 연결되는 p형 모스펫 어레이와, 제2 전원에 연결되는 n형 모스펫 어레이와, 그리고 p형 모스펫 어레이와 n형 모스펫 어레이 사이에 배치되는 저항을 구비한다.
고전압 게이트 드라이버, 잡음, 오동작, 피드백, 인버터, 로직회로

Description

고전압 게이트 드라이버용 로직회로{Logic circuit for high-side gate driver}
도 1은 일반적인 고전압 게이트 드라이버를 나타내 보인 도면이다.
도 2 및 도 3은 도 1의 리세이퍼 또는 SR 래치의 오동작을 설명하기 위하여 나타내 보인 도면들이다.
도 4는 본 발명의 일 실시예에 따른 고전압 게이트 드라이버용 로직회로를 나타내 보인 도면이다.
도 5 및 도 6은 도 4의 고전압 게이트 드라이버용 로직회로의 오동작 감지동작을 설명하기 위하여 나타내 보인 도면들이다.
도 7은 본 발명의 다른 실시예에 따른 고전압 게이트 드라이버용 로직회로를 나타내 보인 도면이다.
도 8은 도 7의 로직회로를 이용한 모노-스테이블 회로의 일 예를 나타내 보인 도면이다.
도 9는 도 7의 로직회로를 이용한 모노-스테이블 회로의 다른 예를 나타내 보인 도면이다.
도 10은 도 4의 로직회로 및 도 9의 모노-스테이블 회로를 이용한 SR 래치회로를 나타내 보인 도면이다.
도 11은 도 10의 SR 래치회로의 등가회로도이다.
도 12 및 도 13은 본 발명에 따른 로직회로를 사용한 경우 잡음신호에 의한 영향을 종래의 경우와 비교하기 위하여 나타내 보인 그래프들이다.
도 15 및 도 16은 본 발명에 따른 로직회로를 이용한 경우 네가티브 펄스에 의한 오동작 여부를 나타내 보인 그래프들이다.
본 발명은 고전압 게이트 드라이버용 인버터 및 이를 이용한 로직회로에 관한 것으로서, 보다 상세하게는 오동작을 검출하고 방지할 수 있는 고전압 게이트 드라이버용 인버터 및 이를 이용한 로직회로에 관한 것이다.
도 1은 일반적인 고전압 게이트 드라이버를 나타내 보인 도면이다.
도 1을 참조하면, 고전압 게이트 드라이버(high-side gate driver)(100)는, 파워 스위칭소자(200)를 온/오프(on/off)하기 위한 것으로서, 이를 위하여 고전압 게이트 드라이버(100)의 출력단자(HO)는 파워 스위칭소자(200)의 게이트에 연결된다. 파워 스위칭소자(200)는 파워 모스펫(MOSFET)이지만, 경우에 따라서는 절연게이트바이폴라트랜지스터(IGBT) 등과 같은 스위칭소자일 수도 있다. 파워 스위칭소자(200)의 드레인에는 대략 600V의 직류전압(VDC)이 인가되고, 소스는 고전압 게이트 드라이버(100)의 고압측 플로팅리턴전압단자(VS)에 연결된다. 고전압 게이트 드라이버(100)의 고압측 플로팅전압단자(VB)는 부트스트랩 다이오드(DBOOT)의 캐소드 와 부트스트랩 커패시터(CBOOT)의 일 단자에 연결된다. 부트스트랩 커패시터(CBOOT)의 다른 단자는 고전압 게이트 드라이버(100)의 고압측 플로팅리턴전압단자(VS)에 연결된다. 부트스트랩 다이오드(DBOOT)의 애노드는 전원(VCC)에 연결되는데, 이 전원(VCC)은 고전압 게이트 드라이버(100)의 전원입력단자(VCC)에도 연결된다.
고전압 게이트 드라이버(100)는, 입력단자(IN)를 통해 입력되는 입력신호를 디지털 신호로 인식하는 입력검출부(110)와, 입력검출부(110)에 의해 인식된 신호의 상승에지(rising edge) 및 하강에지(falling edge)에 동기되는 펄스신호를 발생시키는 에지펄스발생부(120)와, 그리고 에지펄스발생부(120)에 의해 발생된 펄스신호에 의해 구동되는 2개의 엘디모스를 갖는 고전압 엘디모스(LDMOS; Lateral Double Diffused MOS) 회로부(130)를 포함한다.
고전압 엘디모스 회로부(130)의 2개의 엘디모스는 각각 드레인에 제1 저항(R1) 및 제2 저항(R2)의 일 단에 연결되며, 소스는 접지된다. 제1 저항(R1) 및 제2 저항(R2)의 다른 단은 고압측 플로팅전압단자(VB)에 연결된다. 엘디모스가 온 됨에 따라, 제1 저항(R1) 또는 제2 저항(R2)에서의 전압강하가 일어난다. 제1 저항(R1) 또는 제2 저항(R2)에 인가되는 전압은 리세이퍼(reshaper)(140)에 의해 로직회로에 적합한 신호로 바뀐 후에 SR 래치(150)에 입력된다. SR 래치(150)의 출력은 인버터(160)를 거쳐서 드라이버(170) 내의 p채널형 모스펫(M1) 및 n채널형 모스펫(M2)의 각 게이트단자에 입력된다. 게이트단자에 입력되는 신호에 의해 p채널형 모스펫(M1) 및 n채널형 모스펫(M2) 중 어느 하나가 턴온되고, 이에 따라 고전압 스 위칭소자(200)가 구동된다.
그런데 이와 같은 고전압 게이트 드라이버(100)에 있어서, 제1 저항(R1), 제2 저항(R2), 리세이퍼(140), SR 래치(150) 및 드라이버(170)는 고압측 플로팅전압단자(VB)와 고압측 플로팅리턴전압단자(VS) 사이에 연결된 플로팅 전압원인 부트스트랩 커패시터(CBOOT)에 의해 전원을 공급받는다. 이상적인 고전압 게이트 드라이버(100)의 경우 입력신호(IN)에 의해서만 출력신호(HO)가 만들어지지만, 실제로는 고압측 플로팅전압단자(VB)와 고압측 플로팅리턴전압단자(VS) 사이에 인가되는 여러 형태의 잡음에 의해 출력신호(HO)의 상태가 달라질 수 있다. 이 경우 고전압 스위칭소자(200)가 원하지 않는 동작, 즉 오동작을 함으로써 고전압 게이트 드라이버(100) 또는 고전압 스위칭소자(200)가 파괴(destruction)될 수 있다. 특히 리세이퍼(140) 또는 SR 래치(150)가 오동작하는 경우, SR 래치(150) 자체에 영향을 주며, 이 경우 오동작 상태가 기억되어 지속될 수 있으므로 더욱 더 심각하다. 리세이퍼(140)나 SR 래치(150)의 오동작 원인들 중 하나는 고압측 플로팅전압단자(VB)와 고압측 플로팅리턴전압단자(VS) 사이에 높은 펄스성 잡음이 인가되는 경우이고, 다른 하나는 기생 트랜지스터가 동작하는 경우이다.
도 2 및 도 3은 도 1의 리세이퍼 또는 SR 래치의 오동작을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 2를 참조하면, 리세이퍼 또는 SR 래치를 구성하는 로직회로는, n채널형 모스펫(M21) 및 p채널형 모스펫(M22)으로 이루어진 인버터 회로를 포함한다. p채널형 모스펫(M22)에 연결되는 고압측 플로팅전압단자(VB)에 고압의 펄스 잡음이 인가되면, 입력신호(IN)에 의해 결정되는 적절한 출력신호(OUT)가 발생되지 않을 수 있다. 예컨대 정상적인 경우, 입력신호(IN)가 고압측 플로팅리턴전압단자(VS)의 전압과 같을 때, 즉 로우 레벨의 신호일 때 p채널형 모스펫(M22)이 온 되고 n채널형 모스펫(M21)은 오프 되므로, 출력신호(OUT)는 하이 레벨의 신호가 된다. 그러나 잡음이 인가될 경우, 이 잡음이 n채널형 모스펫(M21)의 브레이크다운 전압의 크기보다 더 크게 되면, n채널형 모스펫(M21)이 브레이크다운 되어 전류가 흐르게 되고, 이에 따라 출력신호(OUT)도 낮아져서 로우 상태가 될 수 있다. 반대로 입력신호(IN)가 하이 레벨의 신호인 경우, p채널형 모스펫(M22)은 오프 되어야 하지만, 잡음 신호에 의해 p채널형 모스펫(M22)의 절연이 파괴되면서 전류가 흘러서 출력신호(OUT)가 하이 레벨이 될 수 있다.
다음에 도 3을 참조하면, n채널형 모스펫(M21)의 소스, 드레인 및 바디에 의해 npn형 기생트랜지스터(Q1)가 존재하며, 바디에서의 저항(R1)이 존재한다. 마찬가지로 p채널형 모스펫(M22)의 소스, 드레인 및 바디에 의해 pnp형 기생트랜지스터(Q2)가 존재하며, 바디에서의 저항(R2)이 존재한다. 이와 같은 기생성분이 있는 상태에서, 잡음신호가 인가되면, 저항(R1 또는 R2)에서의 전압강하가 발생하고, 이 전압강하에 의해 npn형 기생트랜지스터(Q1) 또는 pnp형 기생트랜지스터(Q2)가 동작할 수 있다. 이와 같이 기생트랜지스터가 동작하게 되면, 입력신호(IN)에 의해 출력신호(OUT)가 결정되지 않고, 기생트랜지스터의 동작에 의한 출력신호(OUT)의 변화가 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 잡음신호에 의한 오동작을 검출하고 방지할 수 있는 고전압 게이트 드라이버용 로직회로를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 고전압 게이트 드라이버용 로직회로는, 잡음에 의한 오동작 검출 및 방지를 위한 고전압 게이트 드라이버용 로직회로에 있어서, 제1 전원에 연결되는 p형 모스펫 어레이; 제2 전원에 연결되는 n형 모스펫 어레이; 및 상기 p형 모스펫 어레이와 상기 n형 모스펫 어레이 사이에 배치되는 저항을 구비하는 것을 특징으로 한다.
상기 p형 모스펫 어레이는 하나 또는 복수개의 p형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되어 배치되고, 상기 n형 모스펫 어레이는 하나 또는 복수개의 n형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되어 배치될 수 있다.
상기 p형 모스펫 어레이를 구성하는 적어도 하나의 p형 모스펫과 상기 저항 사이의 제1 접점은 제1 출력단자에 연결되며, 그리고 상기 n형 모스펫 어레이를 구성하는 적어도 하나의 n형 모스펫과 상기 저항 사이의 제2 접점은 제2 출력단자에 연결되는 것이 바람직하다.
상기 p형 모스펫 어레이를 구성하는 p형 모스펫의 게이트단자와 상기 n형 모스펫 어레이를 구성하는 n형 모스펫의 게이트단자에 하나 또는 복수개의 입력단자가 연결되는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 로직회로는, 제1 전원으로부터 전원을 공급받고 제1 입력단자로부터 입력신호를 받는 제1 p형 모스펫 어레이와, 제2 전원으로부터 전원을 공급받고 상기 제1 입력단자로부터 입력신호를 받는 제1 n형 모스펫 어레이와, 그리고 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제1 저항을 포함하는 제1 로직회로; 및 상기 제1 전원으로부터 전원을 공급받고 제2 입력단자로부터 입력신호를 받는 제2 p형 모스펫 어레이와, 상기 제2 전원으로부터 전원을 공급받고 상기 제2 입력단자로부터 입력신호를 받는 제2 n형 모스펫 어레이와, 그리고 상기 제2 p 형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제2 저항을 포함하는 제2 로직회로를 구비하며, 상기 제1 저항과 상기 제1 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제2 p형 모스펫 어레이 및 제2 n형 모스펫 어레이에 입력되도록 피드백 연결되고, 상기 제2 저항과 상기 제2 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이에 입력되도록 피드백 연결되는 것을 특징으로 한다.
상기 제1 p형 모스펫 어레이와 상기 제1 저항 사이의 출력단자 신호가 상기 제2 로직회로에 입력되도록 피드백 연결되고, 상기 제2 p형 모스펫 어레이와 상기 제2 저항 사이의 출력단자 신호가 상기 제1 로직회로에 입력되도록 피드백 연결되는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 로직회로는, 제1 전원으로부터 전원을 공급받고 제1 입력단자로부터 입력신호를 받는 제1 p형 모스펫과, 제2 전원으로부터 전원을 공급받고 상기 제1 입력단자로부터 입력신호를 받는 제1 n형 모스펫과, 그리고 상기 제1 p형 모스펫 및 제1 n형 모스펫 사이에 배치되는 제1 저항을 포함하는 제1 인버터; 상기 제1 전원으로부터 전원을 공급받고 제2 입력단자로부터 입력신호를 받는 제2 p형 모스펫과, 상기 제2 전원으로부터 전원을 공급받고 상기 제2 입력단자로부터 입력신호를 받는 제2 n형 모스펫과, 그리고 상기 제2 p형 모스펫 및 제2 n형 모스펫 사이에 배치되는 제2 저항을 포함하는 제2 인버터; 상기 제1 전원으로부터 전원을 공급받고 상기 제1 인버터로부터 입력신호를 받는 제1 p형 모스펫 어레이와, 상기 제2 전원으로부터 전원을 공급받고 상기 제1 인버터로부터 입력신호를 받는 제1 n형 모스펫 어레이와, 그리고 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제3 저항을 포함하는 제1 로직회로; 및 상기 제1 전원으로부터 전원을 공급받고 상기 제2 인버터로부터 입력신호를 받는 제2 p형 모스펫 어레이와, 상기 제2 전원으로부터 전원을 공급받고 상기 제2 인버터로부터 입력신호를 받는 제2 n형 모스펫 어레이와, 그리고 상기 제2 p 형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제4 저항을 포함하는 제2 로직회로를 구비하며, 상기 제1 저항과 상기 제1 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제2 p형 모스펫 어레이 및 제2 n형 모스펫 어레이에 입력되도록 피드백 연결되고, 상기 제2 저항과 상기 제2 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이에 입력되도록 피드백 연결되는 것을 특징으로 한다.
상기 제1 p형 모스펫 어레이와 상기 제1 저항 사이의 출력단자 신호가 상기 제2 로직회로에 입력되도록 피드백 연결되고, 상기 제2 p형 모스펫 어레이와 상기 제2 저항 사이의 출력단자 신호가 상기 제1 로직회로에 입력되도록 피드백 연결되 는 것이 바람직하다.
상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이는 상기 제1 인버터의 제1 p형 모스펫 및 제1 저항 사이의 출력단자로부터 입력신호를 입력받고, 상기 제2 p형 모스펫 어레이 및 제2 n형 모스펫 어레이는 상기 제2 인버터의 제2 p형 모스펫 및 제2 저항 사이의 출력단자로부터 입력신호를 입력받는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 4는 본 발명의 일 실시예에 따른 고전압 게이트 드라이버용 로직회로를 나타내 보인 도면이다.
도 4를 참조하면, 본 발명에 따른 고전압 게이트 드라이버용 로직회로는, 제1 전원, 즉 고압측 플로팅전압단자(VB)에 연결되는 p형 모스펫(PMOS)(410)와, 제2 전원, 즉 고압측 플로팅리턴전압단자(VS)에 연결되는 n형 모스펫(NMOS)(420)와, p형 모스펫(410) 및 n형 모스펫(420) 사이에 배치되는 저항(RSEN)(430)을 포함하여 구성된다. 도면에서 트랜지스터들(Q41, Q42) 및 저항들(R41, R42)은 모두 기생성분들이다. 경우에 따라서는 p형 모스펫(410) 대신 복수개의 p형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되어 구성되는 p형 모스펫 어레이가 사용될 수 있다. 마찬가지로 n형 모스펫(420) 대신 복수개의 n형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되어 구성되는 n형 모스펫 어레이가 사용될 수 있다.
p형 모스펫(410)와 n형 모스펫(420)은 모두 공통 입력단자(IN)에 연결된다. 출력단자는 2개로서, 제1 출력단자(OUT1)는 p형 모스펫(410)과 저항(430) 사이에 배치되고, 제2 출력단자(OUT2)는 n형 모스펫(420)과 저항(430) 사이에 배치된다. 입력단자(IN)로부터 입력되는 입력신호가 하이 레벨인 경우, p형 모스펫(410)은 오프 되고 n형 모스펫(420)은 온 된다. 이때 이상동작이 발생하지 않으면, 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)로부터 발생하는 제1 출력신호 및 제2 출력신호는 동일하게 로우 레벨의 신호가 된다. 반대로 입력단자(IN)로부터 입력되는 입력신호가 로우 레벨인 경우, p형 모스펫(410)은 온 되고 n형 모스펫(420)은 오프 된다. 이때 이상동작이 발생하지 않으면, 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)로부터 발생하는 제1 출력신호 및 제2 출력신호는 동일하게 하이 레벨의 신호가 된다. 그러나 어느 경우이던지, 이상동작이 발생하면, 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)로부터 발생하는 제1 출력신호 및 제2 출력신호는 동일하지 않게 되며, 따라서 제1 출력신호 및 제2 출력신호가 다른 것을 감지함으로써 회로의 오동작 여부를 판단할 수 있다.
도 5 및 도 6은 도 4의 고전압 게이트 드라이버용 로직회로의 오동작 감지동작을 설명하기 위하여 나타내 보인 도면들이다. 도 5 및 도 6에서 도 4와 동일한 참조부호는 동일한 요소를 나타낸다.
먼저 도 5를 참조하면, 입력단자(IN)가 고압측 플로팅리턴전압단자와 단락(short)되어 있으며, 따라서 로우 레벨의 입력신호가 입력되는 경우이다. 이 경우 p형 모스펫(410)은 온 되고, n형 모스펫(420)은 오프 된다. 따라서 정상적인 경 우 저항(430)을 통해 전류가 흐르지 않으며, 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)를 통해서 하이 레벨의 출력신호가 발생된다. 그러나 앞서 언급한 바와 같이, 펄스 형태의 잡음으로 인하여 n형 모스펫(420)이 브레이크다운 되거나, 또는 기생트랜지스터가 턴온 되면, 도면에서 화살표(451)로 나타낸 바와 같이, 저항(430)을 통해 전류가 흐르며, 따라서 저항(430)에서의 전압강하로 인하여, 제1 출력단자(OUT1)에서는 하이 레벨의 출력신호가 발생하고, 제2 출력단자(OUT2)에서는 로우 레벨의 출력신호가 발생한다. 이와 같이 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)에서 서로 다른 레벨의 출력신호가 발생함에 따라 인버터가 오동작하고 있다는 것을 판단할 수 있다.
다음에 도 6을 참조하면, 입력단자(IN)가 고압측 플로팅전압단자(VB)와 단락(short)되어 있으며, 따라서 하이 레벨의 입력신호가 입력되는 경우이다. 이 경우 p형 모스펫(410)은 오프 되고, n형 모스펫(420)은 온 된다. 따라서 정상적인 경우 저항(430)을 통해 전류가 흐르지 않으며, 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)를 통해서 로우 레벨의 출력신호가 발생된다. 그러나 펄스 형태의 잡음으로 인하여 p형 모스펫(410)이 브레이크다운 되거나, 또는 기생트랜지스터가 턴온 되면, 도면에서 화살표(452)로 나타낸 바와 같이, 저항(430)을 통해 전류가 흐르며, 따라서 제1 출력단자(OUT1)에서는 하이 레벨의 출력신호가 발생하고, 제2 출력단자(OUT2)에서는 로우 레벨의 출력신호가 발생한다. 이 경우에도 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)에서 서로 다른 레벨의 출력신호가 발생함에 따라 인버터가 오동작하고 있다는 것을 판단할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 고전압 게이트 드라이버용 로직회로를 나타내 보인 도면이다.
도 7을 참조하면, 본 실시예에 따른 고전압 게이트 드라이버용 로직회로는, p형 모스펫 어레이(510)와 n형 모스펫 어레이(520) 사이에 저항(RSEN)(530)이 배치된다. p형 모스펫 어레이(510) 내에는 복수개의 p형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되게 배치될 수 있다. 마찬가지로 n형 모스펫 어레이(520) 내에는 복수개의 n형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되게 배치될 수 있다. p형 모스펫 어레이(510)와 n형 모스펫 어레이(520)에는 복수개의 입력단자들(IN1, …, INn)이 연결된다. 여기서 입력단자들(IN1, …, INn)의 수(n)는 p형 모스펫 어레이(510) 내의 p형 모스펫들의 개수와, n형 모스펫 어레이(520) 내의 n형 모스펫들의 개수와 동일하지만, 경우에 따라서는 다를 수도 있다. 본 실시예에서도, 저항(530) 양단에 각각 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)가 배치되는데, 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)로부터 각각 출력되는 제1 출력신호 및 제2 출력신호가 같은지 다른지에 따라 로직회로의 오동작 여부를 판단할 수 있다.
도 8은 도 7의 로직회로를 이용한 모노-스테이블 회로의 일 예를 나타내 보인 도면이다.
도 8을 참조하면, 제1 로직회로(610) 및 제2 로직회로(620)가 나란하게 배치된다. 본 예에서 제1 로직회로(610) 및 제2 로직회로(620)는 각각 NAND형 구조를 갖는 것으로 가정한다. 즉 2개의 입력이 모두 하이 레벨일 경우 n형 모스펫 어레이 가 턴 온 된다. 제1 로직회로(610)는 제1 p형 모스펫 어레이(611), 제1 n형 모스펫 어레이(612) 및 그 사이의 제1 저항(613)으로 이루어지는데, 그 구조는 도 7을 참조하여 설명한 바와 동일하다. 마찬가지로 제2 로직회로(620) 또한, 제2 p형 모스펫 어레이(621), 제2 n형 모스펫 어레이(622) 및 그 사이의 제2 저항(623)으로 이루어진다. 도면에서 트랜지스터들(Q1, Q2, Q3, Q4)은 기생트랜지스터를 나타낸다.
제1 p형 모스펫 어레이(611) 및 제2 p 형 모스펫 어레이(621)는 제1 전원, 즉 고압측 플로팅전압단자(VB)에 연결된다. 제1 n형 모스펫 어레이(612) 및 제2 n형 모스펫 어레이(622)는 제2 전원, 즉 고압측 플로팅리턴전압단자(VS)에 연결된다. 제1 p형 모스펫 어레이(611) 및 제1 n형 모스펫 어레이(612)는 제1 입력단자(S)로부터 입력신호를 입력받는다. 제2 p형 모스펫 어레이(621) 및 제2 n형 모스펫 어레이(622)는 제2 입력단자(R)로부터 입력신호를 입력받는다.
제1 로직회로(610)의 경우 제1 저항(613) 양단에 각각 배치되는 2개의 출력단자들(QB, QB*)을 가지며, 제2 로직회로(620)의 경우 제2 저항(623) 양단에 각각 배치되는 2개의 출력단자들(Q, Q*)을 갖는다. 제1 로직회로(610)에서 제1 저항(613)과 제1 n형 모스펫 어레이(612) 사이의 출력단자(QB)는 제2 로직회로(620)의 제2 p형 모스펫 어레이(621) 및 제2 n형 모스펫 어레이(622)로 연결되어 출력신호가 피드백 되도록 한다. 마찬가지로 제2 로직회로(620)에서 제2 저항(623)과 제2 n형 모스펫 어레이(622) 사이의 출력단자(Q)는 제1 로직회로(610)의 제1 p형 모스펫 어레이(611) 및 제1 n형 모스펫 어레이(612)로 연결되어 출력신호가 피드백 되도록 한 다. 이와 같은 포지티브 피드백(positive feedback)으로 인해 출력신호의 상태가 기억되는 메모리회로로 사용될 수 있다. 이와 같은 모노-스테이블 회로의 경우에 있어서도, 제1 로직회로(610)의 제1 저항(613) 양단의 출력단자들(QB, QB*)로부터 출력되는 출력신호를 비교함으로써 제1 인버터(610)의 오동작 여부를 판단할 수 있다. 마찬가지로 제2 로직회로(620)의 제2 저항(623) 양단의 출력단자들(Q, Q*)로부터 출력되는 출력신호를 비교함으로써 제2 인버터(620)의 오동작 여부를 판단할 수 있다.
도 9는 도 7의 인버터를 이용한 모노-스테이블 회로의 다른 예를 나타내 보인 도면이다. 도 9에서 도 8과 동일한 참조부호는 동일한 요소를 나타낸다.
도 9를 참조하면, 본 실시예에 따른 모노-스테이블 회로는, 로직회로의 오동작을 감지함과 동시에, 오동작이 일어나더라도 오동작으로 인하여 모노-스테이블 회로의 출력상태가 변경되지 않도록 하는 구조를 갖는다. 구체적으로 도면에서 참조부호 "630"으로 나타낸 바와 같이, 제1 로직회로(610)의 제1 p형 모스펫 어레이(611)와 제1 저항(613) 사이의 출력단자(QB*)의 신호가 제2 로직회로(620)로 입력되도록 피드백 시킨다. 마찬가지로 제2 로직회로(620)의 제2 p형 모스펫 어레이(621)와 제2 저항(623) 사이의 출력단자(Q*)의 신호가 제1 로직회로(610)로 입력되도록 피드백 시킨다.
이와 같은 모노-스테이블 회로의 오동작 방지 동작을 구체적으로 설명하면, 오동작 상황이 발생한 경우 제1 저항(613) 및 제2 저항(623) 중 적어도 어느 하나에는 전압강하가 유발된다. 즉 제1 인버터(610)의 출력단자들(QB, QB*)의 출력신호의 상태가 같지 않거나, 또는 제2 인버터(620)의 출력단자들(Q, Q*)의 출력신호의 상태가 같지 않게 된다.
이 단자들을 활용하여, 제2 로직회로(620)의 출력단자들(Q, Q*)로부터의 출력신호들이 모두 로우 레벨일 경우에만 제1 p형 모스펫 어레이(611)가 온 되도록 하고, 제1 로직회로(610)의 출력단자들(QB, QB*)로부터의 출력신호들이 모두 로우 레벨일 경우에는 제2 n형 모스펫 어레이(622)가 온 되도록 함으로써, 잡음에 의한 모스펫의 브레이크다운 또는 기생소자의 동작으로 인한 오동작에 의해 모노-스테이블 회로의 상태가 변경되는 것을 억제할 수 있다.
로직회로가 NOR형으로 구성되어 있는 경우에는 제2 로직회로(620)의 출력단자들(Q, Q*)로부터의 출력신호들이 모두 하이 레벨일 경우에만 제1 n형 모스펫 어레이(612)가 온 되도록 하고, 제1 로직회로(610)의 출력단자들(QB, QB*)로부터의 출력신호들이 모두 하이 레벨일 경우에는 제2 p형 모스펫 어레이(621)가 온 되도록 함으로써, 잡음에 의한 모스펫의 브레이크다운 또는 기생소자의 동작으로 인한 오동작에 의해 모노-스테이블 회로의 상태가 변경되는 것을 억제할 수 있다.
도 10은 도 4의 인버터 및 도 9의 모노-스테이블 회로를 이용한 SR 래치회로 를 나타내 보인 도면이다. 그리고 도 11은 도 10의 SR 래치회로의 등가회로도이다.
도 10 및 도 11을 참조하면, 본 발명에 따른 SR 래치회로는, 제1 인버터(710)와 제2 인버터(720)가 양쪽에 위치하고, 그 사이에는 모노-스테이블 회로(730)가 위치한다. 제1 인버터(710)는, 고압측 플로팅전압단자(VB)에 연결되는 제1 p형 모스펫(711)과, 고압측 플로팅리턴전압단자(VS)에 연결되는 제1 n형 모스펫(712)과, 그 사이의 제1 저항(RSEN1)(713)으로 이루어지는 구조를 갖는다. 제2 인버터(720)는, 고압측 플로팅전압단자(VB)에 연결되는 제2 p형 모스펫(721)과, 고압측 플로팅리턴전압단자(VS)에 연결되는 제2 n형 모스펫(722)과, 그 사이의 제2 저항(RSEN2)(723)으로 이루어지는 구조를 갖는다. 제1 p형 모스펫(711) 및 제1 n형 모스펫(712)은 제1 입력단자(S)를 통해 입력신호를 받는다. 제2 p형 모스펫(721) 및 제2 n형 모스펫(722)은 제2 입력단자(R)를 통해 입력신호를 받는다. 제1 인버터(710)의 출력 및 제2 인버터(720)의 출력은 모노-스테이블 회로(730)의 입력으로 사용된다. 여기서 제1 인버터(710)의 출력단자는 제1 p형 모스펫(711)과 제1 저항(713) 사이에 위치하고, 제2 인버터(720)의 출력단자는 제2 p형 모스펫(721)과 제2 저항(723) 사이에 위치한다. 이와 같은 제1 인버터(710) 및 제2 인버터(720)는 도 4를 참조하여 설명한 구조와 동일하다. 또한 모노-스테이블 회로(730)의 경우도 도 9를 참조하여 설명한 구조와 동일하므로, 모노-스테이블 회로(730)의 구체적인 회로구성에 대한 설명은 생략하기로 한다.
이와 같은 SR 래치에 있어서, 제1 p형 모스펫 어레이(631)는, 제2 p형 모스펫 어레이(621)와 제2 n형 모스펫 어레이(622) 사이의 저항(RSEN4)(623) 양단의 출 력단자(QB, QB*)의 출력신호가 모두 로우 레벨인 경우에만 온 되고, 제2 n형 모스펫 어레이(622)는 제1 p형 모스펫 어레이(611)와 제1 n형 모스펫 어레이(612) 사이의 저항(RSEN3)(613) 양단의 출력단자(Q, Q*)가 모두 로우 레벨인 경우에만 온 된다. 도 1을 참조하여 설명한 바와 같이, 고전압 게이트 드라이버는 입력신호의 에지 정보만 입력되며, 따라서 대부분의 기간동안 SR 래치의 제1 입력단자(S)와 제2 입력단자(R)에서의 입력신호는 로우 레벨을 유지한다. 제1 입력단자(S) 및 제2 입력단자(R)로부터의 입력신호가 로우 레벨을 유지하게 되면, 제1 인버터(710) 및 제2 인버터(720)의 출력은 하이 레벨을 유지한다. 이때 고압측 플로팅전압단자(VB)를 통해 잡음신호가 인가되는 경우, 제1 인버터(710) 및 제2 인버터(720)의 출력 상태는 하이 레벨을 유지해야 모노-스테이블의 상태를 변화시키지 않으므로, 제1 p형 모스펫(711)과 제1 저항(713) 사이의 출력단자로부터의 출력신호가 모노-스테이블 회로(730)로 입력되도록 하였고, 마찬가지로 제2 p형 모스펫(721)과 제2 저항(723) 사이의 출력단자로부터의 출력신호가 모노-스테이블 회로(730)로 입력되도록 하였다. 이에 따라 제1 인버터(710) 및 제2 인버터(720)에 입력신호가 인가될 때만 로우 상태가 되고, 잡음신호에 의한 오동작 상태에서는 하이 상태가 된다. 모노-스테이블 회로(730)의 동작은 도 9를 참조하여 설명한 바와 동일하다.
도 12 및 도 13은 본 발명에 따른 로직회로를 사용한 경우 잡음신호에 의한 영향을 종래의 경우와 비교하기 위하여 나타내 보인 그래프들이다.
먼저 도 12에 나타낸 바와 같이, 종래의 경우 입력신호(IN)(811)로서 구형파 를 입력하였을 때, 고압측 플로팅전압단자(VB)를 통해 인가되는 잡음신호(813) 펄스의 피크가 대략 30V 정도가 되고, 이에 따라 출력신호(HO)(812)가 입력신호에 대응되지 못하고 오동작하고 있음을 알 수 있다(도면에서 "A", "B"로 나타낸 부분 참조). 이에 반하여, 도 13에 나타낸 바와 같이, 본 발명의 경우, 입력신호(IN)(821)로서 구형파를 입력하였을 때, 고압측 플로팅전압단자(VB)를 통해 인가되는 잡음신호(823) 펄스의 피크가 대략 66V 정도가 되더라도, 출력신호(HO)(822)가 입력신호에 대응되어 발생하고 있음을 알 수 있다
도 14는 종래의 로직회로를 이용한 경우 네가티브 펄스에 의한 오동작 파형을 나타내 보인 그래프이다. 그리고 도 15 및 도 16은 본 발명에 따른 로직회로를 이용한 경우 네가티브 펄스에 의한 오동작 여부를 나타내 보인 그래프들이다.
먼저 도 14에 나타낸 바와 같이, 종래의 로직회로를 이용한 경우, 고압측 플로팅전압단자(VB)에 인가되는 신호(823)가 네가티브에서 포지티브가 되면서 SR 래치회로의 출력(832)이, 도면에서 화살표로 나타낸 바와 같이, 하이 레벨에서 로우 레벨로 바뀌고 있다. 이때 고압측 플로팅전압단자(VB)에서의 전압은, 핀 전류(pin current)(831)에 의해 10V까지 하강시켰다가 다시 0V로 회복시킨 상태이다.
다음에 도 15 및 도 16에 나타낸 바와 같이, 출력신호(842)를 하이/로우 레벨로 만든 상태에서 핀 전류(841)를 이용하여 -50V 정도의 피크펄스(843)를 고압측 플로팅전압단자(VB)에 인가한 경우, 고압측 플로팅전압단자(VB)에 인가된 잡음신호에 무관하게 원래의 출력상태를 유지하고 있다는 것을 알 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 고전압 게이트 드라이버용 인버터 및 이를 이용한 로직회로에 따르면, 모스펫을 브레이크다운 시키거나 기생트랜지스터를 턴온 시키는 잡음신호에 의해 오동작이 발생했는지의 여부를 정확하게 판단할 수 있으며, 적절하게 피드백을 조절함으로써 잡음신호에 따른 오동작을 방지할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (9)

  1. 잡음에 의한 오동작 검출 및 방지를 위한 고전압 게이트 드라이버용 로직회로에 있어서,
    제1 전원에 연결되는 p형 모스펫 어레이;
    제2 전원에 연결되는 n형 모스펫 어레이; 및
    상기 p형 모스펫 어레이와 상기 n형 모스펫 어레이 사이에 배치되는 저항을 구비하는 것을 특징으로 하는 로직회로.
  2. 제1항에 있어서,
    상기 p형 모스펫 어레이는 하나 또는 복수개의 p형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되어 배치되고, 상기 n형 모스펫 어레이는 하나 또는 복수개의 n형 모스펫들이 직렬, 병렬 또는 직렬과 병렬이 혼합되어 배치되는 것을 특징으로 하는 로직회로.
  3. 제2항에 있어서,
    상기 p형 모스펫 어레이를 구성하는 적어도 하나의 p형 모스펫과 상기 저항 사이의 제1 접점은 제1 출력단자에 연결되며, 그리고 상기 n형 모스펫 어레이를 구성하는 적어도 하나의 n형 모스펫과 상기 저항 사이의 제2 접점은 제2 출력단자에 연결되는 것을 특징으로 하는 로직회로.
  4. 제2항에 있어서,
    상기 p형 모스펫 어레이를 구성하는 p형 모스펫의 게이트단자와 상기 n형 모스펫 어레이를 구성하는 n형 모스펫의 게이트단자에 하나 또는 복수개의 입력단자가 연결되는 것을 특징으로 하는 로직회로.
  5. 제1 전원으로부터 전원을 공급받고 제1 입력단자로부터 입력신호를 받는 제1 p형 모스펫 어레이와, 제2 전원으로부터 전원을 공급받고 상기 제1 입력단자로부터 입력신호를 받는 제1 n형 모스펫 어레이와, 그리고 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제1 저항을 포함하는 제1 로직회로; 및
    상기 제1 전원으로부터 전원을 공급받고 제2 입력단자로부터 입력신호를 받는 제2 p형 모스펫 어레이와, 상기 제2 전원으로부터 전원을 공급받고 상기 제2 입력단자로부터 입력신호를 받는 제2 n형 모스펫 어레이와, 그리고 상기 제2 p 형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제2 저항을 포함하는 제2 로직회로를 구비하며,
    상기 제1 저항과 상기 제1 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제2 p형 모스펫 어레이 및 제2 n형 모스펫 어레이에 입력되도록 피드백 연결되고, 상기 제2 저항과 상기 제2 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이에 입력되도록 피드백 연결되는 것을 특징으로 하는 로직회로.
  6. 제5항에 있어서,
    상기 제1 p형 모스펫 어레이와 상기 제1 저항 사이의 출력단자 신호가 상기 제2 로직회로에 입력되도록 피드백 연결되고, 상기 제2 p형 모스펫 어레이와 상기 제2 저항 사이의 출력단자 신호가 상기 제1 로직회로에 입력되도록 피드백 연결되는 것을 특징으로 하는 로직회로.
  7. 제1 전원으로부터 전원을 공급받고 제1 입력단자로부터 입력신호를 받는 제1 p형 모스펫과, 제2 전원으로부터 전원을 공급받고 상기 제1 입력단자로부터 입력신호를 받는 제1 n형 모스펫과, 그리고 상기 제1 p형 모스펫 및 제1 n형 모스펫 사이에 배치되는 제1 저항을 포함하는 제1 인버터;
    상기 제1 전원으로부터 전원을 공급받고 제2 입력단자로부터 입력신호를 받는 제2 p형 모스펫과, 상기 제2 전원으로부터 전원을 공급받고 상기 제2 입력단자로부터 입력신호를 받는 제2 n형 모스펫과, 그리고 상기 제2 p형 모스펫 및 제2 n형 모스펫 사이에 배치되는 제2 저항을 포함하는 제2 인버터;
    상기 제1 전원으로부터 전원을 공급받고 상기 제1 인버터로부터 입력신호를 받는 제1 p형 모스펫 어레이와, 상기 제2 전원으로부터 전원을 공급받고 상기 제1 인버터로부터 입력신호를 받는 제1 n형 모스펫 어레이와, 그리고 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제3 저항을 포함하는 제1 로직회로; 및
    상기 제1 전원으로부터 전원을 공급받고 상기 제2 인버터로부터 입력신호를 받는 제2 p형 모스펫 어레이와, 상기 제2 전원으로부터 전원을 공급받고 상기 제2 인버터로부터 입력신호를 받는 제2 n형 모스펫 어레이와, 그리고 상기 제2 p 형 모스펫 어레이 및 제1 n형 모스펫 어레이 사이에 배치되는 제4 저항을 포함하는 제2 로직회로를 구비하며,
    상기 제1 저항과 상기 제1 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제2 p형 모스펫 어레이 및 제2 n형 모스펫 어레이에 입력되도록 피드백 연결되고, 상기 제2 저항과 상기 제2 n형 모스펫 어레이 사이의 출력단자 신호가 상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이에 입력되도록 피드백 연결되는 것을 특징으로 하는 로직회로.
  8. 제7항에 있어서,
    상기 제1 p형 모스펫 어레이와 상기 제1 저항 사이의 출력단자 신호가 상기 제2 로직회로에 입력되도록 피드백 연결되고, 상기 제2 p형 모스펫 어레이와 상기 제2 저항 사이의 출력단자 신호가 상기 제1 로직회로에 입력되도록 피드백 연결되는 것을 특징으로 하는 로직회로.
  9. 제7항에 있어서,
    상기 제1 p형 모스펫 어레이 및 제1 n형 모스펫 어레이는 상기 제1 인버터의 제1 p형 모스펫 및 제1 저항 사이의 출력단자로부터 입력신호를 입력받고, 상기 제 2 p형 모스펫 어레이 및 제2 n형 모스펫 어레이는 상기 제2 인버터의 제2 p형 모스펫 및 제2 저항 사이의 출력단자로부터 입력신호를 입력받는 것을 특징으로 하는 로직회로.
KR1020060040592A 2006-05-04 2006-05-04 고전압 게이트 드라이버용 로직회로 KR20070107963A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060040592A KR20070107963A (ko) 2006-05-04 2006-05-04 고전압 게이트 드라이버용 로직회로
US11/800,198 US20070296462A1 (en) 2006-05-04 2007-05-04 Logic circuit for high-side gate driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060040592A KR20070107963A (ko) 2006-05-04 2006-05-04 고전압 게이트 드라이버용 로직회로

Publications (1)

Publication Number Publication Date
KR20070107963A true KR20070107963A (ko) 2007-11-08

Family

ID=38872971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060040592A KR20070107963A (ko) 2006-05-04 2006-05-04 고전압 게이트 드라이버용 로직회로

Country Status (2)

Country Link
US (1) US20070296462A1 (ko)
KR (1) KR20070107963A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5551174B2 (ja) * 2009-09-24 2014-07-16 株式会社東芝 無線電力伝送システム
EP2434634A3 (en) 2010-09-28 2017-05-03 Black & Decker Inc. Method and system for prevention of motor reversal
US11047528B2 (en) 2016-02-12 2021-06-29 Black & Decker Inc. Electronic braking for a power tool having a brushless motor
US9813009B1 (en) 2017-02-07 2017-11-07 Ford Global Technologies, Llc Active gate clamping for inverter switching devices using grounded gate terminals

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305616A (ja) * 1988-06-02 1989-12-08 Toshiba Corp 半導体集積回路の出力回路
US5061864A (en) * 1990-06-18 1991-10-29 National Semiconductor Corporation Monophase logic
US5120992A (en) * 1991-07-03 1992-06-09 National Semiconductor Corporation CMOS output driver with transition time control circuit
US5355028A (en) * 1992-10-23 1994-10-11 Micron Technology, Inc. Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators
US5537067A (en) * 1994-03-11 1996-07-16 Texas Instruments Incorporated Signal driver circuit operable to control signal rise and fall times
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
US5801557A (en) * 1995-10-10 1998-09-01 International Rectifier Corp. High voltage drivers which avoid -Vs failure modes
SG66453A1 (en) * 1997-04-23 1999-07-20 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
DE10056833C2 (de) * 1999-11-24 2003-03-20 Int Rectifier Corp Integrierte Treiberschaltung für Halbbrückenschaltung mit zwei Leistungstransistoren
US6714053B2 (en) * 2001-03-13 2004-03-30 National Semiconductor Corporation Fast set reset latch with complementary outputs having equal delay and duty cycle
US6611154B2 (en) * 2001-07-02 2003-08-26 International Rectifier Corporation Circuit for improving noise immunity by DV/DT boosting

Also Published As

Publication number Publication date
US20070296462A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
KR101974024B1 (ko) 저전압 차단 회로, 이를 포함하는 스위치 제어 회로 및 전력 공급 장치
JP4830507B2 (ja) ブートストラップ回路
US20070268059A1 (en) Semiconductor integrated circuit device
JP2006229454A (ja) ゲート駆動回路
KR20150071339A (ko) 게이트 구동 회로
KR20090051234A (ko) 개선된 성능을 가진 ｎ­채널 ｅｓｄ 클램프
US9294093B2 (en) Level shift circuit utilizing resistance in semiconductor substrate
CN108292916B (zh) 输出电路
US20140368958A1 (en) Electrostatic protection circuit
JP5667946B2 (ja) ハイサイドスイッチ回路
US10389227B2 (en) Semiconductor device drive circuit and inverter device with desaturation detection
KR20070107963A (ko) 고전압 게이트 드라이버용 로직회로
KR20010049440A (ko) 구동회로
US7974056B2 (en) Semiconductor device
JP5279252B2 (ja) スイッチ出力回路
US20120212866A1 (en) Output driver
JP2010028522A (ja) 半導体装置
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
KR101452071B1 (ko) 구동 회로, 구동 모듈 및 모터 구동 장치
JP5383353B2 (ja) 異常検出時急速放電回路
JP4859610B2 (ja) バッファ回路及びその制御方法
KR0164802B1 (ko) 범 인 테스트 모드 구동회로
JP2598147B2 (ja) 半導体集積回路
JP2009089349A (ja) 負荷駆動回路、遅延回路、および半導体装置
US7733154B2 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid