JPH02137516A - 半導体スイッチ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力消費が小である半導体スイッチ駆動回路に
関し特に２個以上のスイッチ群から１個のスイッチのみ
を排他的に駆動する半導体スイッチ駆動回路に関する。

〔従来の技術〕

従来、この種のスイッチ駆動回路でロウレベルの論理入
力電圧でスイッチをオン状態としくアクティブロウ）、
かつスイッチがオフの状態でのスイッチ駆動回路の電力
消費を低減しようとした場合には、特公昭６１−９０５
１７に示される回路を複数個組み合せ、第３図の如く構
成するのが一般的であった。ここで６は第１のスイッチ
としてのＰＮＰＮサイリスタ、３５は第２のスイッチと
してのＰＮＰＮサイリスタ、３４および５と、３２．３
３および３４はそれぞれこれらスイッチのアノード端子
、カソード端子およびゲート端子である。また１は正電
圧源を接続する端子であり、２，３１はスイッチ制御信
号入力端子である。これら入力端子２，３１に供給され
るスイッチ制御信号は互いに排他的であり、入力端子２
，３１は同時にロウレベル（通常ＯＶ）になることがな
いものとする。

〔発明が解決しようとする課題〕

しかるに第３図の回路は次の点に関し冗長な構成となっ
ている。

（１）差動対トランジスタが２組必要である（トランジ
スタ２１．２２と３７．３８）。

（２）基準電圧を作成する回路が各入力ごとに存在する
（ダイオード２４．２５と４７．４８、抵抗２６と４６
）。

（３）ゲート電流を作成するダイオードが９，１０およ
び４４．４５と各入力ごとに２個づつ必要である。

（４）ダイオード９，１０および４４．４５の低電流域
での必要以上のインピーダンス増大の影響を防止する抵
抗、８，４３が各入力ごとに必要となる。

これらの点はＬＳＩにより回路を実現しようとする場合
にはチップサイズの増大をまねき、個別部品での実現で
は部品点数の増大となって表われいずれもコストの上昇
をまねくという欠点をもたらす。

〔課題を解決するための手段〕

本発明による駆動回路は、排他的動作を行なう複数の半
導体スイッチと、これを駆動するための電流を供給する
複数の駆動用トランジスタと、この駆動用トランジスタ
とエミッタを共通に接続し差動対を構成する１個の基準
電圧検出トランジスタと、このトランジスタのベース端
子に基準電圧を与える１個の基準電圧回路と、この差動
対トランジスタのエミッタに電流を供給するための抵抗
を介してエミッタを電源端子に接続した１個のトランジ
スタと、このトランジスタのベース端子と電源端子間に
接続された１本の抵抗と、−組の直列接続ダイオード群
と、さらにこのベース端子と駆動用トランジスタのベー
ス端子との間に接続された複数の抵抗を有する。

すなわち、本発明の特徴は、基準電圧をベースに受ける
第１のトランジスタに対して第２および第３のトランジ
スタをそれぞれ差動型式に接続し、これら第２および第
３のトランジスタのベースを第１および第２の制御入力
端子にそれぞれ接続すると共にこれらのコレクタを第１
および第２の駆動出力端子にそれぞれ導き、さらに、第
１および第２の制御入力端子の少なくとも一方に供給さ
れるアクティブ入力レベルに応答して動作する電流源を
第１ないし第３のトランジスタのエミッタ共通接続点に
結合したことにある。

かくして、本発明による半導体スイッチ駆動回路は、 （１）差動対トランジスタの素子数域、（２）基準電圧
回路の共有化、 （３）ゲート電流作成ダイオードの削減、（４）ダイオ
ードのインピーダンスコントロール用抵抗の削減、 等の効果をもたらす。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は本発明の第１の実施例である。

ここで抵抗２６、ダイオード２４．２５は基準電圧回路
であり基準電圧検出用トランジスタ２２ベースに基準電
圧を供給する。他のトランジスタ２１．３７のコレクタ
は逆流防止上ダイオード１３゜３９を通してＰＮＰＮス
イッチ６．３５のそれぞれのゲート端子５，３４に接続
されている。また差動対を構成するトランジスタ２１と
２２．３７と２２のエミッタはトランジスタ１２のコレ
クタに接続され、このトランジスタ１２のベースは直列
ダイオード９，１０および抵抗８に接続される。

またこのトランジスタ１２のベースは抵抗２７゜４２を
介して各駆動用トランジスタ２１．３７のベースへ接続
されている。

さて、端子１に定電圧（通常５Ｖ）を加え制御入力端子
２，３１にハイレベル（通常＝５ｖ）を印加した場合の
動作を考える。この時にはトランジスタ３７，２１．１
２はすべてｏｆｆ’しているため電流が流れずＰＮＰＮ
スイッチ６．３５はいずれも駆動されることはない。ま
たこの時の消費電力は基準電圧発生回路（抵抗２６、ダ
イオード２４゜−〇− ２５）のみで定まり小さくおさえることが可能である。

次に制御入力端子２がロウレベル（通常ＯＶ）となった
場合の動作を考える。この時抵抗２７を通じてダイオー
ド９，１０に電流が流れ端子電圧（＝２Ｖｎ）が発生す
る。このためトランジスタ１２には （２ＶＤ　　ＶＩＥ）　／Ｒ１、・ａ　１２なるコレク
タ電流が流れる。ここでＶＤはダイオード９，１１の端
子電圧、ＶＢＥはトランジスタ１２０ベースエミツタ電
圧、Ｒ１、は１抵抗１１の抵抗値、α１２はトランジス
タ１２のベース接地電流増巾率である。この電流はさら
にトランジスタ２１を通してＰＮＰＮスイッチ６のゲー
トに加えられスイッチを駆動する。この時トランジスタ
３７はオフしておりＰＮＰＮスイッチ３５は駆動されな
い。制御入力端子３１にロウレベルを印加した場合の動
作も通電されるトランジスタが異なるだけで同様である
。これらの動作は制御入力端子２゜３１が同時にロウレ
ベルにならないかぎり、フェイルセイフ機能、小電力消
費、大きな雑音余裕のすべてを第３図の従来構成より少
ない素子数で実現している。

第２図は本発明の第２の実施例である。本実施例では制
御入力端子に増巾用トランジスタ２８゜２９を加えるこ
とにより制御入力電流を小さくおさえた例である。

以上の実施例では２個のＰＮＰＮスイッチを示している
が、ＰＮＰＮスイッチを３個以上に増やした構成等も用
意に実現できる。

〔発明の効果〕

以上説明したように本発明は、排他的動作を行なう複数
の半導体スイッチを駆動する半導体スイッチ駆動回路に
おいて駆動電流を供給する複数の駆動用トランジスタと
、この複数の駆動用トランジスタとエミッタを共通に接
続し差動対を構成する１個の基準電圧検出トランジスタ
と、このトランジスタのベース端子に基準電圧を与える
１個の基準電圧回路と、この差動対を構成するトランジ
スタのエミッタ接続点にコレクタを接続し、抵抗を介し
てエミッタを電源端子に接続した１個のトランジスタと
このトランジスタのベース端子と電源端子間に接続され
た１本の抵抗と、−組の直列ダイオード群とさらにこの
ベース端子と各駆動用トランジスタのベース端子との間
に接続された複数の抵抗よりなり少ない素子数で低消費
電力の半導体スイッチ駆動回路を実現できるという効果
がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は従来技術
の例を示す回路図である。 １・・・・・・電源端子、２，３１・・・・・・スイッ
チ制御信号入力端子、６．３５・・・・・・ＰＮＰＮス
イッチ、２６゜２４、２５・・・・・・第１の基準電圧
回路、４６，４７゜４８・・・・・・第２の基準電圧回
路、９，１０・・・・・・第１の直列ダイオード群、４
４，４５・・・・・・第２の直列ダイオード群、２１，
２２，３７．３８・・・・・・差動対トランジスタ。 代理人　弁理士　　内　原　　　音

Claims (1)

【特許請求の範囲】
1. ベースに基準電圧を受ける第１のトランジスタと、この
   トランジスタに対してそれぞれ差動型式に接続された第
   ２および第３のトランジスタと、これら第２および第３
   のトランジスタのベースにそれぞれ接続された第１およ
   び第２の制御入力端子と、前記第２および第３のトラン
   ジスタのコレクタにそれぞれ接続された第１および第２
   の駆動出力端子と、前記第１ないし第３のトランジスタ
   のエミッタ共通接続点に結合され前記第１および第２の
   制御入力端子の少なくとも一方に供給されるアクティブ
   制御レベルに応答して動作する電流源とを有することを
   特徴とする半導体スイッチ駆動回路。