JPH04122124A - インターフェース回路 - Google Patents
インターフェース回路Info
- Publication number
- JPH04122124A JPH04122124A JP2243199A JP24319990A JPH04122124A JP H04122124 A JPH04122124 A JP H04122124A JP 2243199 A JP2243199 A JP 2243199A JP 24319990 A JP24319990 A JP 24319990A JP H04122124 A JPH04122124 A JP H04122124A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- lower stage
- trs
- turned
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインターフェース回路に関し、特にスタック構
成をとるＩ２Ｌのインターフェース回路に関するもので
ある。
成をとるＩ２Ｌのインターフェース回路に関するもので
ある。
デジタル・アナログ混在ＩＣとして、Ｂ１−ＣＭＯＳ型
を用いたものもあるが、デジタル部からアナログ部への
ノイズ等の影響をさけるなめ、デジタル部をＩ２Ｌで構
成したＩＣも多い また、近年ＩＣは当然のごとく省電
力化が要求されるようになった。これに伴ない、Ｉ２Ｌ
回路においては、縦にかされることにより上の段のＩ２
Ｌのインジェクタ電流を、下の段のＩ２Ｌのインジェク
タ電流とするスタック構成により消費電力を削減してい
る。
を用いたものもあるが、デジタル部からアナログ部への
ノイズ等の影響をさけるなめ、デジタル部をＩ２Ｌで構
成したＩＣも多い また、近年ＩＣは当然のごとく省電
力化が要求されるようになった。これに伴ない、Ｉ２Ｌ
回路においては、縦にかされることにより上の段のＩ２
Ｌのインジェクタ電流を、下の段のＩ２Ｌのインジェク
タ電流とするスタック構成により消費電力を削減してい
る。
このスタック構成で、下の段のＩ２ＬのＮＰＮトランジ
スタ出力と上の段のＩ”ＬのＮＰＮ）ランジスタの入力
を接続するような場合、たとえば第２図のような構成が
考えられる。
スタ出力と上の段のＩ”ＬのＮＰＮ）ランジスタの入力
を接続するような場合、たとえば第２図のような構成が
考えられる。
第３図で、入カフがハイレベルのとき、下段Ｉ２Ｌのト
ランジスタ１６のコレクタはロウレベルとなり、上段Ｉ
２Ｌのトランジスタ１８のコレクタはハイレベルとなる
。愛な、入カフがロウレベルのときは、トランジスタ１
６のコレクタはハイレベルとなり、トランジスタ１８の
出力はロウレベルとなる。入カフがロウレベルのとき、
トランジスタｌＯはオフとなり、トランジスタ１８がオ
ンとなる。
ランジスタ１６のコレクタはロウレベルとなり、上段Ｉ
２Ｌのトランジスタ１８のコレクタはハイレベルとなる
。愛な、入カフがロウレベルのときは、トランジスタ１
６のコレクタはハイレベルとなり、トランジスタ１８の
出力はロウレベルとなる。入カフがロウレベルのとき、
トランジスタｌＯはオフとなり、トランジスタ１８がオ
ンとなる。
この時、トランジスタ１０のコレクターエミッタ間（以
後ＣＥ間ンにはＶＢ６の約２倍の電圧がかかる。しかし
、Ｉ２Ｌの高速、高集積化のなめに、Ｉ２ＬのＮＰＮト
ランジスタのＣＥ端圧は低く、２×Ｖ１だけの端圧をと
ることは不可能なことが多い。
後ＣＥ間ンにはＶＢ６の約２倍の電圧がかかる。しかし
、Ｉ２Ｌの高速、高集積化のなめに、Ｉ２ＬのＮＰＮト
ランジスタのＣＥ端圧は低く、２×Ｖ１だけの端圧をと
ることは不可能なことが多い。
このため従来は、第２図のように、下段Ｉ２Ｌのトラン
ジスタ１６のコレクタにはトランジスタ１０のベースと
、定電流源として動作するトランジスタ９のコレクタを
接続しトランジスタ１０のコレクタを上段Ｉ２Ｌのトラ
ンジスタ１８のベースに接続する。このトランジスタ９
，１０はアナログ部で使用するトランジスタを用いるの
で、トランジスタ１０のＣＥ端圧は２×Ｖ０よりも十分
に高い。
ジスタ１６のコレクタにはトランジスタ１０のベースと
、定電流源として動作するトランジスタ９のコレクタを
接続しトランジスタ１０のコレクタを上段Ｉ２Ｌのトラ
ンジスタ１８のベースに接続する。このトランジスタ９
，１０はアナログ部で使用するトランジスタを用いるの
で、トランジスタ１０のＣＥ端圧は２×Ｖ０よりも十分
に高い。
次に第３図の動作を説明すると、入カフがハイレベルの
ときトランジスタ１６がオンし、トランジスタ１０がオ
フするので、トランジスタ１０のＣＥ間には２ＸＶＢＨ
の電圧が加わるが端圧は問題ない。
ときトランジスタ１６がオンし、トランジスタ１０がオ
フするので、トランジスタ１０のＣＥ間には２ＸＶＢＨ
の電圧が加わるが端圧は問題ない。
しかしこの第２図の従来の回路では、Ｉ２Ｌ部からアナ
ログ部への配線の引き回しが必要なため、配線の寄生容
量の影響で高速動作が不可能ななめ、使用できるので低
速動作のところのみと限定されていた。
ログ部への配線の引き回しが必要なため、配線の寄生容
量の影響で高速動作が不可能ななめ、使用できるので低
速動作のところのみと限定されていた。
また、アナログ部の素子を使用するので、工２ＬのＮＰ
ＮトランジスタとＰＮＰ）−ランジスタに比較して素子
面積が大きくなり、かつ素子数も多く消費電力も大きく
なるという欠点があった。
ＮトランジスタとＰＮＰ）−ランジスタに比較して素子
面積が大きくなり、かつ素子数も多く消費電力も大きく
なるという欠点があった。
本発明の目的は、簡単な構成で高速動作が可能でかつ、
素子数も少なく低消費なインターフェース回路を提供す
ることにある。
素子数も少なく低消費なインターフェース回路を提供す
ることにある。
本発明のインターフェース回路は、複数段のスタック構
成をとるＩ２Ｌと、上の段の前記Ｉ２Ｌの入力と下の段
の前記Ｉ２Ｌの基準電位の間に上段のインジェクタ電流
に対し順方向になるように複数のダイオードを、直列接
続したレベルシフトとを有し、下段のＩ２Ｌ基準電位に
前記レベルシフトの前記ダイオードのカソード側が接続
され、下の段のＩ”Ｌの出力にアノード側が接続されて
いることを特徴とする。
成をとるＩ２Ｌと、上の段の前記Ｉ２Ｌの入力と下の段
の前記Ｉ２Ｌの基準電位の間に上段のインジェクタ電流
に対し順方向になるように複数のダイオードを、直列接
続したレベルシフトとを有し、下段のＩ２Ｌ基準電位に
前記レベルシフトの前記ダイオードのカソード側が接続
され、下の段のＩ”Ｌの出力にアノード側が接続されて
いることを特徴とする。
次に本発明の一実施例について図面に基づいて説明する
。第１図は本発明によるインターフェース回路の回路図
である。
。第１図は本発明によるインターフェース回路の回路図
である。
電源１１から定電流源１９により上段１２Ｌのインジェ
クタ４に電流を供給し、その電流はさらに下段インジェ
クタ６に流れ込み、下段ｌ２Ｌ１のインジェクタ電流と
なるスタック構成をとっている。
クタ４に電流を供給し、その電流はさらに下段インジェ
クタ６に流れ込み、下段ｌ２Ｌ１のインジェクタ電流と
なるスタック構成をとっている。
下段Ｉ２ ＬｌのＮＰＮトランジスタ１６の出力である
コレクタは、上段Ｉ２ＬのＮＰＮトランジスタの入力で
あるベースとの間にトランジスタ１３．１４のダイオー
ド直列接続によるレベルシフト回路３の中点に接続して
いる。ＰＮＰ）ランジスタ１７と１５はそれぞれ上段Ｉ
２Ｌ、下段Ｉ２Ｌのインジェクタ電流用のトランジスタ
である。
コレクタは、上段Ｉ２ＬのＮＰＮトランジスタの入力で
あるベースとの間にトランジスタ１３．１４のダイオー
ド直列接続によるレベルシフト回路３の中点に接続して
いる。ＰＮＰ）ランジスタ１７と１５はそれぞれ上段Ｉ
２Ｌ、下段Ｉ２Ｌのインジェクタ電流用のトランジスタ
である。
次に動作について説明する。
入力端子７がハイレベルの時、トランジスタ１６はオン
となり、トランジスタ１７の電流がトランジスタ１３を
通りトランジスタ１６のコレクタに流れるため、トラン
ジスタ１８のベースの電圧は約ＶＢＥとなる（トランジ
スタ１６の飽和電圧は約ＯＶとする）、従って、エミッ
タの電圧が約■１のため、トランジスタ１８はオフとな
り、出力端子５はハイレベルとなる。
となり、トランジスタ１７の電流がトランジスタ１３を
通りトランジスタ１６のコレクタに流れるため、トラン
ジスタ１８のベースの電圧は約ＶＢＥとなる（トランジ
スタ１６の飽和電圧は約ＯＶとする）、従って、エミッ
タの電圧が約■１のため、トランジスタ１８はオフとな
り、出力端子５はハイレベルとなる。
入力端子７がロウレベルの時、トランジスタ１６はオフ
となるので、トランジスタ１７の電流はトランジスタ１
３．１４とトランジスタ１８のベースに流れ、トランジ
スタ１８のベースの電圧は約２ Ｘ Ｖ Ｂ１１となる
。従って、エミッタの電圧が約ＶＢ！！のため、トラン
ジスタ１８はオンとなり、出力端子５はロウレベルとな
る。
となるので、トランジスタ１７の電流はトランジスタ１
３．１４とトランジスタ１８のベースに流れ、トランジ
スタ１８のベースの電圧は約２ Ｘ Ｖ Ｂ１１となる
。従って、エミッタの電圧が約ＶＢ！！のため、トラン
ジスタ１８はオンとなり、出力端子５はロウレベルとな
る。
このとき、トランジスタ１６のＣＥ間にはトランジスタ
１４のＶＢＥの電圧しか印加されないので、耐圧の問題
は無い。またトランジスタ１３１４はＩ２Ｌを構成する
ＮＰＮトランジスタであるため、他のＩ２Ｌと同一領域
にあり、トランジスタ１６とトランジスタ１８と近接配
置することにより配線の寄生容量を最小とできるので、
高速動作が可能となる。
１４のＶＢＥの電圧しか印加されないので、耐圧の問題
は無い。またトランジスタ１３１４はＩ２Ｌを構成する
ＮＰＮトランジスタであるため、他のＩ２Ｌと同一領域
にあり、トランジスタ１６とトランジスタ１８と近接配
置することにより配線の寄生容量を最小とできるので、
高速動作が可能となる。
以上説明した実施例では、スタック構成を２段としたが
、本発明はこれに限らず３段以上でも同様な効果を得る
ことが可能となる。
、本発明はこれに限らず３段以上でも同様な効果を得る
ことが可能となる。
以上説明したように本発明は上記構成をとることにより
、従来方法では限界のあった高速動作が可能となり、か
つ素子数も少なく、低消費なインターフェース回路を提
供することができる。
、従来方法では限界のあった高速動作が可能となり、か
つ素子数も少なく、低消費なインターフェース回路を提
供することができる。
第１図は本発明の一実施例の回路図、第２図及び第３図
はそれぞれ従来例を示す回路図である。 １・・・上段Ｉ２Ｌ、２・・・下段Ｉ２Ｌ、３・・・イ
ンターフェース回路、１２・・・インターフェース回路
。
はそれぞれ従来例を示す回路図である。 １・・・上段Ｉ２Ｌ、２・・・下段Ｉ２Ｌ、３・・・イ
ンターフェース回路、１２・・・インターフェース回路
。
Claims (1)
- 複数段のスタック構成をとるＩ＾２Ｌと、上の段の前記
Ｉ＾２Ｌの入力と下の段の前記Ｉ＾２Ｌの基準電位の間
に上段のインジェクタ電流に対し順方向になるように複
数のダイオードを直列接続したレベルシフトとを有し、
下段のＩ＾２Ｌ基準電位に前記レベルシフトの前記ダイ
オードのカソード側が接続され、下の段のＩ＾２Ｌの出
力にアノード側が接続されていることを特徴とするイン
ターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243199A JPH04122124A (ja) | 1990-09-13 | 1990-09-13 | インターフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243199A JPH04122124A (ja) | 1990-09-13 | 1990-09-13 | インターフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04122124A true JPH04122124A (ja) | 1992-04-22 |
Family
ID=17100309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243199A Pending JPH04122124A (ja) | 1990-09-13 | 1990-09-13 | インターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04122124A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321601A (ja) * | 1996-05-29 | 1997-12-12 | Fuji Photo Film Co Ltd | レベル変換回路 |
-
1990
- 1990-09-13 JP JP2243199A patent/JPH04122124A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321601A (ja) * | 1996-05-29 | 1997-12-12 | Fuji Photo Film Co Ltd | レベル変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04122124A (ja) | インターフェース回路 | |
| US4625127A (en) | High-fanout clock driver for low level gates | |
| US4498041A (en) | Constant current source circuit | |
| JPH0124377B2 (ja) | ||
| JPS61114609A (ja) | 広範囲増幅器回路 | |
| JP2596957B2 (ja) | 光結合素子 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JP2645403B2 (ja) | ボルテージホロワ回路 | |
| JPH0620178Y2 (ja) | 定電流源回路 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| JPH01245609A (ja) | パルス電流出力回路 | |
| JPH02137516A (ja) | 半導体スイッチ駆動回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPS6238008A (ja) | カレント・ミラ−回路 | |
| JPH08237044A (ja) | プッシュプル回路 | |
| JPS61264821A (ja) | ３値出力回路 | |
| JPS61159821A (ja) | 半導体スイツチ回路 | |
| JPH033358A (ja) | シフトレジスタ | |
| JPH0213492B2 (ja) | ||
| JPH02137418A (ja) | 半導体回路 | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPH0319508A (ja) | バイアス回路 | |
| JPH0433410A (ja) | 半導体集積回路装置 | |
| JPS6377218A (ja) | 半導体論理回路 |