JPH01245609A - パルス電流出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、負荷に、入力されるパルスに基ずくパルス電
流を出力させるパルス電流出力回路に関する。 ［従来の技術］ 従来、第２図を伴って次に述べるパルス電流出力回路が
提案されている。 すなわち、コレクタを、負荷りを通じて、−端を電源端
Ｆ２（接地）に接続している駆動用電源ＶＤの他端（正
極側）に接続されている電源端Ｅ１に接続し、ベースを
一端を電源端Ｆ２（接地）に抑−続しているパルス信号
源Ｓの他端に接続しているＮＰＮ型のトランジスタＱ１
を有する。 また、コレクタを電ｍ端Ｅ１に接続し、ベースを、一端
を接地に接続している参照用電源ＶＲの他端（正極側）
に接続しているＮＰＮ型のトランジスタＱ２を右する。 さらに、コレクタをトランジスタＱ１及びＱ２のエミッ
タに接続し、ベースを、抵抗Ｒ１を通じて、一端を電源
端Ｅ２（接地）に接続している電流設定用電源ＶＳ１の
他＠（正極側）に接続し、エミッタを定電流回路ト１を
通じて電源＠Ｅ２に接続しているＮＰＮ型のトランジス
タＱ３を有する。 また、コレクタを電源端Ｅ１に接続し、ベースを伯の抵
抗Ｒ２を通じて、一端を電源端［２（接地）に接続して
いる仙の電流設定用電源ＶＳ２の他端（正極側）に接続
し、エミッタを定電流回路Ｈを通じて電源＠ｔＥ２に接
続しているＮＰＮ型のトランジスタＱ４を有する。 以上が、従来提案されているパルス電流出力回路の一例
構成である。 また、従来、第３図に示すように、第２図で上述した従
来のパルス電流出力回路において、そのトランジスタＱ
３のベースと電源端Ｅ２との間に電圧変動抑圧用容量素
子Ｃ８が接続されていることを除いて、第２図で上述し
た従来のパルス電流出力回路と同様の構成を有Ｊるパル
ス電流出力回路も提案されている。 第２図及び第３図に示す従来のパルス電流出力回路によ
れば、パルス信号源Ｓから、パルス信号が、参照用電源
ＶＲからトランジスタＱ２のベースに与えられる参照用
電圧にりも高い電圧値で得られる場合、トランジスタＱ
１及びＱ２がそれぞれオン及びオフ状態になる。また、
このとき、トランジスタＱ３及びＱ４のベースには、そ
れぞれ電流設定用電源ＶＳ１及びＶＳ２から抵抗Ｒ１及
びＲ２を通じて電流設定用型圧が与えられている。 このため、駆動電源ＶＤから、電源＃［１、負荷り、ｔ
−ランジスタＱ３及び定電流回路ト１をそれらの順に通
ってパルス信号に基ずくパルス電流ＩＰが流れ、また、
このどぎ、トランジスタＱ４に、駆動用電源ＶＤ側から
、定電流回路Ｈを通って電流Ｉ４が流れている。 負荷りに流れるパルス電流１．と、トランジスタＱ４に
流れる電流とは、トランジスタＱ３及びＱ４のベースに
それぞれ与えられている電流設定用電圧の値の比に応じ
た比の値を有する。 また、パルス信号が参照用電圧よりも低い電圧値で得ら
れる場合、トランジスタ０１及びＱ２がそれぞれオフ及
びオフ状態になるので、負荷りには、上述したパルス電
流Ｉ、は流れない。 従って、第２図及び第３図に示す従来のパルス電流出力
回路に′よれば、負荷りに、入力されるパルス信号に基
ずくパルス電流を、電流設定用電圧＋１ｉＶＳ１及びＶ
Ｓ２からそれぞれ得られる電流設定用電圧の比の値に応
じた値で出力させる、という機能を有する。

【発明が解決しようどづ゛る課題］ しかしながら、第２図に示す従来のパルス電流用ツノ回
路の場合、トランジスタＱ１及びＱ２がそれぞれオン及
びオフ状態になるパルス信号の立上りの過渡時において
、トランジスタＱ１のベース・エミッタ間抵抗が過渡的
にパルス信号の立上りの過渡時以外の定常時における場
合に比し低下変動するので、トランジスタＱ３のコレク
タ電圧が、過渡的に、パルス信号の立上りの過渡時以外
の定常時における場合に比し上昇変動する。そして、そ
の変動分が、トランジスタＱ３のコレクタ・ベース間容
量Ｃ３を介して１ヘランジスタＱ３のベースに与えられ
る。 従って、第２図に示す従来のパルス電流出力回路の場合
、トランジスタＱ３に流れる電流、従って、負荷に流れ
るパルス電流Ｉ、が、過渡的に、パルス信号の定常時に
おける場合に比し増加変動する、という欠点を有してい
た。 また、第４図に示す従来のパルス電流出力回路の場合、
１ヘランジスタＱ３のベースと電源端Ｅ２との間に電圧
変動抑圧用容量素子Ｃ８が接続されているので、パルス
信号の立上りの過渡時において、ｊ・ランジスタＱ３の
ベース電圧が、上述したように、過渡的に増加変動する
とぎ、トランジスタＱ３のベースと電源端Ｅ２との間の
等価インピーダンスが、過渡的に、パルス信号の定常時
における場合に化し低下変動する。 このため、第２図で上述した従来のパルス電流出力回路
の場合においてトランジスタＱ３のベース電圧が過渡的
に増加変動せんとするのが抑圧され、よって、パルス電
流が過渡的に増加変動ぜ゛んとするのが抑圧される。 しかしながら、その抑圧効果は、電圧変動抑圧用素子Ｏ
８の容量値を大にすればする程大になるにしても、その
容量値を人にするのに、パルス電流出力回路を全体とし
て、小さな面積を有する基板を用いて、半導体集積化せ
んとすることなどからくる一定の限度を有することから
、上述した抑圧効果を寸分満足させることができないと
ともに、電流変動抑圧用容量素子ｃｓの容量値を大とず
れば、電流設定用電源ＶＳ１及びＶＳ２の電流設定用電
圧の値を高速に変化させた場合、それら電流設定用電圧
の値が変化に急速に追随して１ヘランジスタＱ３及びＱ
４のベースに与えられず、よって、パルス電流ＩＰの値
を高速に変化させることができない、という欠点を有し
ていた。 よって、本発明は、上述した欠点のない、新規なパルス
電流出力回路を提案せんとするものである。 【課題を解決するための手段】 本発明によるパルス電流出力回路は、第２図で上述した
従来のパルス電流出力回路の場合と同様に、コレクタを
負荷を通じて第１の電源端に接続し、ベースをパルス信
号源に接続している第１のトランジスタど、コレクタを
上記第１の電源端に接続し、ベースを参照用電源に接続
している第２のトランジスタと、コレクタを上記第１及
び第２の１ヘランジスタのエミッタに接続し、ベースを
第１の電流設定用電源に接続し、エミッタを定電流回路
を通じて、に２第１の電源端と対になる第２の電源端に
接続しているＭ３のトランジスタど、コレクタを上記第
１の電源端に接続し、ベースを第２の電流設定用電源に
接続し、エミッタを上記定電流回路を通じて上記第２の
電源端に接続している第４のトランジスタとを有する。 しかしながら、本発明によるパルス電流出力回路は、こ
のような構成を有するパルス電流出力回路において、上
記第４のトランジスタのコレクタと上記第１の電源端と
の間に、ベースを上記パルス信号入力端に接続している
第５のトランジスタが、そのコレクタを上記第１の電源
端に接続し、エミッタを上記第４のトランジスタのコレ
クタに接続した関係で介挿されているとともに、ベース
を上記参照用電源に接続している第６のトランジスタが
、ぞのコレクタを上記第１の電源端に接続し、エミッタ
を上記第４のトランジスタのコレクタに接続した関係で
介挿されている。

【作用・効果】

本発明によるパルス電流出力回路によれば、パルス信号
源から、パルス信号が、参照用電源から第２のトランジ
スタに与えられる参照用電圧よりも高い電圧値で得られ
る場合、第２図で上述しｌｃ従来のパルス電流出力回路
の場合と同様に、第１及び第２のｊ〜ランジスタがそれ
ぞれオン及びオフ状態になるが、この場合、第５及び第
６のトランジスタもそれぞれオン及びオフ状態になり、
また、パルス信号が、参照用電圧よりも低い電圧値であ
る場合、第２図で上述した従来のパルス電流出力回路の
場合と同様に、第１及び第２のトランジスタがそれぞれ
オフ及びオン状態になるが、この場合、第５及び第６の
トランジスタもそれぞれオフ及びオン状態になる。この
ため、トランジスタＱ４に、そのコレクタと電源＠Ｅ１
との間にトランジスタＱ５およＱ６が介挿されてぃず、
トランジスタＱ４のコレクタが電源ＩＩＥＩに接続され
ている第２図で上述した従来のパル支電流出力回路の場
合と同様に、電流が流れる。 よって、本発明によるパルス電流出力回路も、詳細説明
を省略するが、第２図で上述した従来のパルス電流出力
回路の場合と同様に、負荷に、入力されるパルス信号に
基ずくパルス電流を、第１及び第２の電流設定用電源か
らそれぞれ得られる電流設定電圧の比に応じた値で出力
させる機能が得られる。 しかしながら、本発明によるパルス電流出力回路の場合
、第１及び第２のトランジスタがそれぞれオン及びオフ
状態になるパルス信号の立上りの過渡時において、第２
図で上述した従来のパルス電流出力回路の場合と同様に
、第１のトランジスタのベース・エミッタ間抵抗が過渡
的に変動し、このため、第３のトランジスタのコレクタ
電圧が過渡的に変動し、その変動分が第３のトランジス
タのコレクタ・エミッタ間容量を介して第３のトランジ
スタのベースに与えられ、それによって、第３のトラン
ジスタのベース電圧が過渡的に変動するが、このとき、
第５のトランジスタのベース・エミッタ間抵抗も過渡的
に変動し、このため、第４のトランジスタのコレクタ電
圧も過渡的に変動し、その変動分が、第４のトランジス
タのコレクタ・ベース間容量を介して、第４のトランジ
スタのベースに与えられ、それによって、第４のトラン
ジスタのベース電圧も過渡的に変動する。 このため、第３のトランジスタのベース電圧が過渡的に
変動することによって第３のトランジスタ、従って、負
荷に流れるパルス電流が過渡的に変動せんとするのが、
第４及び第５のトランジスタを通って流れる電流が過渡
的に変動することで、抑圧される。 そして、この場合、第１及び第５のトランジスタの特性
などを予め適当に選定することによって、第３及び第４
のトランジスタのベース電圧の値の過渡時における比を
、定常時における比とほぼ等しくすることができるので
、負荷に対するパルス電流を過渡時においても実質的に
変動させなくすることができる。 また、このような効果は、第３図で上述した従来のパル
ス電流出力回路における電流変動抑圧用容量素子を用い
ることなしに、得ることができるので、第２図で上述し
た従来のパルス電流出力回路について前述した欠点を伴
うことがない。

【実施例】

次に、第１図を伴って本発明によるパルス電流出力回路
の第１の実施例を述べよう。 第１図において、第２図との対応部分には同一符号を付
して詳細説明を省略する。 第１図に示す本発明によるパルス電流出力回路は、次の
事項を除いて、第３図で上述した従来のパルス電流出力
回路と同様の構成を有する。 すなわち、トランジスタＱ４のコレクタと、電源端Ｆ１
との間に、ベースを一端を電源端Ｅ２（接地）に接続し
ているパルス信号源の他端に接続しているトランジスタ
Ｑ５が、そのコレクタを電源端Ｅ１に接続し、エミッタ
をＮＰＮ型のトランジスタＱ４のコレクタに接続した関
係で介挿されている。 また、トランジスタＱ４のコレクタと、電源端Ｆ１との
間に、ベースを、一端を電源端Ｅ２（接地）に接続して
いる参照用電源ＶＲの他端に接続しているＮＰＮ型のト
ランジスタＱ６が、そのコレクタを電源＠ｉＥ’ｌに接
続し、エミッタをトランジスタＱ４のコレクタに接続し
た関係で介挿されている。 以上が、本発明によるパルス電流出力回路の実施例の構
成である。 このような構成を有する本発明によるパルス電流出力回
路によれば、上述した事項を除いて、第２図で上述した
従来のパルス電流出力回路の場合と同様の構成を有する
。 そして、パルス信号源Ｓから、パルス信号が、参照用電
源ＶＲからトランジスタＱ２に与えられる参照用電圧よ
りも高い電圧値で得られる場合、第２図で上述した従来
のパルス電流出力回路の場合と同様に、トランジスタＱ
１及びＱ２がそれぞれオン及びオフ状態になる。しかし
ながら、この場合、トランジスタＱ５及びＱ６もそれぞ
れオン及びオフ状態にな。 また、パルス信号が、参照用電圧よりも低い電圧値であ
る場合、第２図で上述した従来のパルス電流出力回路の
場合と同様に、１ヘランジスタＱ１及びＱ２がそれぞれ
オフ及びオン状態になる。しかしながら、この場合、ト
ランジスタＱ５及びＱ６もそれぞれオフ及びオン状態に
なる。 このため、トランジスタＱ４に、そのコレクタと電源端
Ｅ１との間にトランジスタＱ５及びＱ６が介挿されてい
ず、トランジスタＱ４の＝ルクタが電源＠Ｆ１に接続さ
れている第２図で上述した従来のパルス電流出力回路の
場合と同様に、電流が流れる。 よって、第１図に示す本発明によるパルス電流出力回路
も、詳細説明を省略覆るが、第２図で上述した従来のパ
ルス電流出力回路の場合と同様に、負荷りに、入力され
るパルス信号に基ずくパルス電流を、電流設定用電源Ｖ
Ｓ１及びＶＳ２からそれぞれ得られる電流設定電圧の比
に応じた値で出力させる機能が得られる。 しかしながら、第１図に示す本発明によるパルス電流出
力回路の場合、トランジスタＱ１及びＱ２がそれぞれオ
ン及びオフ状態になるパルス信号の立上りの過渡時にお
いて、第２図で上述した従来のパルス電流出力回路の場
合と同様に、トランジスタＱ１のベース・エミッタ間抵
抗が過渡的に変動し、このため、トランジスタＱ３のコ
レクタ電圧が過渡的に変動し、その変動分がトランジス
タＱ３のコレクタ・エミッタ間容量を介して］ヘランジ
スタＱ３のベースに与えられ、それにＪ：って、トラン
ジスタＱ３のベース電圧が過渡的に変動覆るが、トラン
ジスタＱ５のベース・エミッタ間抵抗も過渡的に変動し
、このため、トランジスタＱ４のコレクタ電圧が過渡的
に変動し、その変動分が、ｊ〜ランジスタＱ４のコレク
タ・ベース間容量を介してトランジスタＱ４のベースに
与えられ、それによって、トランジスタＱ４のベース電
圧が過渡的に変動する。 このため、トランジスタＱ３のベース電圧が過渡的に変
動することにＪ−ってトランジスタＱ３、従って、負荷
りに流れるパルス電流が過渡的に変動せんとするのが、
ｉ−ランジスタＱ４及びＱ５を通って流れる電流が過渡
的に変動Ｊることで、抑圧させる。 そして、この場合、トランジスタＱ１及びＱ５の特性な
どを予め適当に選定することによって、トランジスタＱ
３及びＱ４のベース電圧の値の過渡時における比を定常
時における比とほぼ等しくすることができるので、負荷
りに対するパルス電流を過渡時においても実質的に変化
させなくすることができる。 また、このような効果は、第３図で上述した従来のパル
ス電流出力回路にお（する電流変動抑圧用容量素子Ｃ８
を用いることなしに、得ることができるので、第３図で
上述した従来のパルス電流出力回路について前述した欠
点を伴うこ＝　　１６　　＝ とがない。 なお、上述においては、本発明によるパルス電流出力回
路の１つの実施例を示したに過ぎず、第１図で上述した
本発明によるパルス電流出力回路の構成において、その
ＮＰＮ型のトランジスタ０１〜Ｑ６のそれぞれをＰＮＰ
型のトランジスタに代え、これに応じて駆動用電源ＶＤ
。 参照用電源ＶＲ１電流設定用電源ＶＳ１及びＶＳ２の極
性を第１図で上述した場合とは逆の極性に代え、第１図
で上述したと同様の作用効果を得るようにすることもで
き、その、他、本発明の精神を服することなしに、種々
の変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、本発明によるパルス電流出力回路の実施例を
示す接続図である。 第２図及び第３図は、従来のパルス電流出力回路を示す
接続図である。 Ｑ１〜Ｑ６・・・・・・・・・トランジスタＳ・・・・
・・・・・・・・・・・・・・・・・パルス信号源Ｌ・
・・・・・・・・・・・・・・・・・・・・負□荷ＶＲ
・・・・・・・・・・・・・・・・・・参照用電源■Ｓ
１、ＶＳ２・・・電流設定用電源 １」・・・・・・・・・・・・・・・・・・・・・定電
流回路Ｃ３、Ｃ４・・・・・・・・・コレクタ・ベース
間容量Ｒ１、Ｒ２・・・・・・・・・抵抗 出願人　　日本電信電話株式会社

Claims (1)

1. 【特許請求の範囲】 コレクタを負荷を通じて第１の電源端に接続し、ベース
   をパルス信号源に接続している第１のトランジスタと、 コレクタを上記第１の電源端に接続し、ベースを参照用
   電源に接続している第２のトランジスタと、 コレクタを上記第１及び第２のトランジスタのエミッタ
   に接続し、ベースを第１の電流設定用電源に接続し、エ
   ミッタを定電流回路を通じて上記第１の電源端と対にな
   る第２の電源端に接続している第３のトランジスタと、
   コレクタを上記第１の電源端に接続し、ベースを第２の
   電流設定用電源に接続し、エミッタを上記定電流回路を
   通じて上記第２の電源端に接続している第４のトランジ
   スタとを有するパルス電流出力回路において、 上記第４のトランジスタのコレクタと、上記第１の電源
   端との間に、ベースを上記パルス信号源に接続している
   第５のトランジスタが、そのコレクタを上記第１の電源
   端に接続し、エミッタを上記第４のトランジスタのコレ
   クタに接続した関係で介挿されているとともに、ベース
   を上記参照用電源に接続している第６のトランジスタが
   、そのコレクタを上記第１の電源端に接続し、エミッタ
   を上記第４のトランジスタのコレクタに接続した関係で
   介挿されていることを特徴とするパルス電流出力回路。