JPS61159821A

JPS61159821A - 半導体スイツチ回路

Info

Publication number: JPS61159821A
Application number: JP60000343A
Authority: JP
Inventors: Yasunobu Inabe; 井鍋　泰宣; Masaaki Tanabe; 田辺　雅秋
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-01-08
Filing date: 1985-01-08
Publication date: 1986-07-19
Also published as: JPH0422367B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、回路構成素子数の少ない半導体スイッチ回路
に関するものである。

（発明の概要）本発明は等価的に第１の導ｉｔ型の第１のトランジスタ
と第２の導電型の第２のトランジスタのそれぞれのペー
スとコレクタとを接続して成るＰ　Ｎ　Ｐ　１１Ｓ造の
半導体スイッチと、第１の導電型の藁３と第４のトラン
ジスタと、第２の導１！ｔＷの第５のトランジスタと、
第１と第２の抵抗と、ＰＮ接合を有する回路素子とを備
え、前記第３と第４のトランジスタのエミッタと、第１
の抵抗の一端と、ＰＮ接合を有する回路素子の一端とを
接続して、第１の主端子とし、前記第２と第５のトラン
ジスタのエミッタと、第２の抵抗の一端とを接続して、
第２の主端子とし、＠記第５のトランジスタのペースを
ゲート端子とし、前記第５のトランジスタのコレクタト
、第３と第４のトランジスタのペースと全接続し、前記
第３のトランジスタのコレクタと、第２のトランジスタ
のペースと、第２の抵抗の他端とを接続し、前記第１の
トランジスタのエミッタと第４のトランジスタのコレク
タと、第１の抵抗の他端とを接続し、前記第１のトラン
ジスタのペースと、ＰＮ接合を有する回路素子の他端と
を接続してｍａすることにより、回路素子数が少く、か
つ集積化した場合、チップ上の占有面積を小ならしめた
半導体スイッチ回路である。

（従来技術及び発明が解決しようとする問題点）大電流
または高電圧をオン／オフ制御する半導体素子として、
従来よ、９　ＰＮＰＮｄ層構造の半導体スイッチ（以下
、ＰＮＰＮスイッチと略記する）が、よく用いられてい
る。第１１図はこの攬の従来回路の第１の例を示すもの
であって、図においてｌはＰＮＰＮスイッチである。公
知のように、ＰＮＰＮスイッチはＰＮＰ　）ランジスタ
２とＮＰＮ）ランジスタ３でもって等価的に表わされる
。また、４．５および６はそれぞれスイッチ１の第１の
主端子、第２の主端子およびゲート端子でるる。また抵
抗７はトランジスタ２あるいは３のペース・コレクタ接
合の逆方向飽和電流で、スイッチ１が誤点弧するのを防
止するためのものである。

スイッチ１をオンにするには端子６を介して外部よりゲ
ートｍ動電流工Ｇを供給する。これによｆ）、ＮＰＮト
ランジスタ３がオフからオンに転じ、さらに、この結果
ＰＮＰトランジスタ２がオンとなｐ１従ってスィッチ１
全体がターン・オンし、主電流ＩＦが流れる。しかしな
がら、第１１図の構成ではち停止後も、いわゆる自己保
持動作により、　　ＩＦが流れ続ける。スイッチｌｔ−
オフに転するためには外部的手段でもって工、を切断す
ることが必要でおる。

第ｎ図は上記の欠点を除去するために提案された第２の
従来例である。すなわち、スイッチ１をターンオフする
には、ゲート駆動電流工Ｇを停止するとともに端子８を
介してオフ駆動電流工σｅ、ＮＰＮトランジスタ９のペ
ースに供給する。これにより、それまでＰＮＰ　トラン
ジスタ２のコレクタｘｉとしてＮＰＮ　トランジスタ３
のペースに供給されていたＩ、の一部は、トランジスタ
９を造って負電源１０へと引き抜かれ、ＮＰＮ）うエミ
ッタ３はオフし、従ってスイッチ１はターンオフする。

第１３図は第３の従来例であって、第１１図の欠点を除
去するために提案された他の例である。

すなわち、スイッチ１をターン・オフするには、ゲート
駆動電流ＩＧヲ停止するとともに、端子８を介してオフ
駆動電流工６をＮＰＮ　トランジスタ１１のペースへ供
給する。これによｆｉ、ＮＰＮ）ランジスタ３のペース
・エミッタ間はトランジスタ１１で短絡され、トランジ
スタ３はオフとなり、従って、スイッチ１はターンオフ
する。また第１３図は負゛−源がいらないという点では
、第ｎ図のものよシも優れている。

しかしながら、第１２図と第１３図に示したものはスイ
ッチ１がオフ状態にある期間中も、オフ駆動１１Ｌ流Ｉ
（５を流し続けなければならず、従って回路の消費電力
が増大するという点で好ましくない。さらに、第１３図
のものはオフ期間中に、Ｉ６が、トランジスタ１１のペ
ース→エミッタ→端子５の経路でもって、主電流路に漏
れ出るという欠点がある。

第１４図は第４の従来例であって、上記のごとき欠点を
除去できるものである。第１３図の構成に、さらに、ス
イッチ１がオン状態におることを検出するためのＮＰＮ
　トランジスタ１３と、検出電流制限用の抵抗１４を付
加しである０すなわち、スイッチ１をターンオフするに
は、ゲート駆動電流ＩＧ全停止するとともに、オフ駆動
電流Ｉ５を端子８を介して、ＮＰＮ）ランジスタ１１の
ベースへ供給する。これにより、ＮＰＮトランジスタ３
のベース・エミッタ間が短絡されて、トランジスタ３は
オフし、スイッチ１はターン拳オフする。一方、スイッ
チｌがオンでろる間は、トランジスタ１３もオンであｐ
１従って端子１２を介して、オン慣出電流工。が図の外
部より流入している。スイッチ１がターン曝オフすると
、ＮＰＮトランジスタ１３もオフに転じ、工ｓの流入は
停止する。このＩＢの停止を図の外部の回路により検知
し、■凸の供給を停止するのである。従って、スイッチ
１がターンオフした後は工ろも停止することができ、第
１２図と第１３図の欠点が除去できる。

しかしながら、第１４図の場合には、図の外部に、工ｓ
の停止を検知してＩ６を停止するための回路が必景でろ
るので、回路構成素子数が増加すると１／１５欠点がめ
った。

（問題点を解決するための手段）本発明は、上記の欠点を除去するために提案されたもの
で、ＰＮＰＮスイッチのいわゆる保持特性を利用するこ
とＫよｐ１ゲート駆動電流の停止後に、ＰＮＰＮスイッ
チが自価的にターン６オフするようにした半導坏スイッ
チ回路を提供することを目的とする。

次に本発明の詳細な説明する。なお実施例は一つの例示
であって、本発明の精神を逸脱しない範囲で、種々の変
更あるいは改良を行いうろことは言うまでもない。

第１図は、不発明の半導体スイッチ回路の第１の実施例
を示す。

図において、１は等制約に第１の導ｔａすなわちＰＮＰ
型の！１のトランジスタ２と、第２の導を壓ＮＰＮ型の
第２のトランジスタ３のそれぞれのベースとコレクタと
を接続してなるＰＮＰＮ構造の半導体スイッチを示す。

また１７゜１８は夫々ＰＮＰ型の第３及び第４のトラン
ジスタ、１９はＮＰＮ製の第５のトランジスタであ夛、
４は第１の主端子、５は第２の主端子、６はゲート端子
を示す。しかして、第３．第４のトランジスタ１７．１
８のエミッタと、ＷＪｌの抵抗１５の一方の端子と、Ｐ
Ｎ接合を有する回路素子すなわちダイオード１６の一端
を夫々第１の主端子４に接続し、第２．第５のトランジ
スタ３．１９のエミッタと、第２の抵抗７の一方の端子
と金弟２の主端子５に接続する。第５のトランジスタ１
９のベースをゲート端子６に接続し、コレクタをトラン
ジスタ１７．１８のベースに接続し、トランジスタ１７
のコレクタをトランジスタ３０ペースと抵抗７の他方の
端子に接続し、トランジスタ２のエミッタとトランジス
タ１８のコレクタと抵抗１５の他方の端子とを接続し、
トランジスタ２のベースとダイオード１６の他端とを接
続して構成されている。

次に動作について説明する。

ＰＮＰＮスイッチ１ｔ−ターンオンするには、端子６を
介してＮＰＮ）ランジスタ１９のベースに、ゲート駆動
電流ＩＧｔ−供給する。これによりトランジスタ１９が
オンし、１９のコレクタ電流としてＰＮＰ　）ランジス
タ１７と１８のベース電流も流れるので、トランジスタ
１７と１８もオンとなる。

この結果、トランジスタ１７のコレクタ電流が、ＮＰＮ
　）ランラスタ３０ペースに流入し、トランジスタ３が
オンとなる。

一方、トランジスタ１８もオンとなるので、抵抗１５は
短絡され、トランジスタ２のベース拳エミッタ関４逼電
圧と、トランジスタ１Ｂのコレクタ・エミッタ間飽和電
圧の和は、ダイオード１６の導通電圧とｔｌぼ等しくな
り、（もつと厳密に言えば、トランジスタ１８がオンと
なることにより、トランジスタ２のエミッタの電位が主
端子４の電位まで引き上げられる。一方、トランジスタ
３のコレクタ電流はダイオード１６を流れるので主端子
４とトランジスタ３のコレクタとの間には、ＰＮ接合１
段分の導通電圧が発生する０従ってＰＮＰ　）ランジス
タ２のベース−エミッタ間の導通が可能となシ、トラン
ジスタ３のコレクタ電流の一部がトランジスタ２のベー
ス電流となって流れることによシ）トランジスタ２がオ
ンし、スイッチｌ全体がオン状態となシ、図の外部の主
電流経路の条件によって決まる主を流Ｉ、が流れる。

スイッチ１５ｃターン・オフするには、ゲート駆動電流
ちの供給を停止する。するとトランジスタ１７〜１９が
すべてオフとなる。トランジスタ１８がオフとなった後
の抵抗１５を流れる電流をＩＲ。

とすると次式が成立する。

ただしＲ３，・・・１５の抵抗値ｑ・・・・・・電気素量ｋ・・・・・・ポルツマン定数ＩＳＦ・・・２のベース・エミッタ接合の逆方向飽和電
流工。Ｄ・・・ダイオード１６のＰＮ接合の逆方向飽和
電流Ｉ、、　ハ）ランジスタ２のエミッタ電流でもある
が、ＩＲ，がスイッチ１のいわゆる保持電流値工■より
も小さければ、スイッチ１はオン状態を維持することが
できなくなって、ターンオフするのでおる。ここで、工
■は次式で与えられる。

Ｉｓ　　＝　　ＶＢＥＮ／　（ａｐ　　−Ｒｖ　　）　
　　　　−−−−−−（２）ただしＶＢＫＮ”・ＮＰＮトランジスタ３のベース・エミッタ
関導通電圧 αＰ　・・・ＰＮＰ）ランジスタ２のベース接地電流増
＠率Ｒ１・・・・・・７の抵抗値さて、（１）式において、工Ｆと工ＲＩの大小関係につ
いてみると、ＩＲ，の経路には電流制限抵抗１５が挿入
されているので、通常ｓ　工ＲＨはＩ、よシも１〜３桁
小さい。従って、ＩＢｐ　＋！：　Ｉ８Ｄ　’に等しく
設定すれば、（これは、１チツプに集積化した場合には
、ＰＮＰ）ランジスタ２のベース−エミッタ接合面積と
、ダイオード１６のＰＮ接合面積を等しくすることによ
り、容易に実現することができる。）一部、（２）において、０くａｐ＜１であるので、ＩＨ
＞　ＶＢＥＩＪ／　Ｒ，−−（４Ｊ従ってスイッチ１が
ターンオフするためには、以下の条件を満たせば充分で
おる。

通常　ｋＴ／ｑ　−！！！３０　ｍＶ　、　ＶＢＥＮ−
！！８００　ｍＶでおるので、九とえは、Ｉｙ＝１００
ｍＡに対してＲ，＝　Ｒ，＝　５　Ｋｆｌ　に設定すれ
ば、（５）式は満たされる０第２図は、本発明の第２の実施例であって、第１図のＰ
ＮＰ）ランジスタ１７と１８ヲ、マルチコレクタ・トラ
ンジスタ加で構成したものでおる。集積化した場合には
、トランジスタ２０１ｃ第７図に示すように、いわゆる
ラテラル構造とすることにより、実現することができる
。ただし第７図においてあは分岐領域、あはＮ影領域、
あ〜あはＰ影領域であシ、３９はベース端子、４０は第
１のコレクタ端子、４１はエミッタ端子、４２は第２の
コレクタ端子である。また、葛は主表面である。第２図
のターンオン／ターンオフＭ作は第１図と同じであるの
で説明を省略するＯ第３図は、本発明の第３の実施例で
あって、第２図のダイオード１６０代わシに、２個直列
に接続したダイオード１６．２１を用いたものである。

第３図において、スイッチ１をオンにするには、端子６
を介してゲート駆動電流■Ｇを供給する。これによりト
ランジスタ１９と２０がオンとなり、トランジスタ２０
の第１のコレクタを経由してＮＰＮ　）ランジスタ３の
ベースに電流が供給さｎｌ　トランジスタ３がオンとな
り、コレクタ電流がダイオード１６と２１を流れる。こ
れによシ、ＰＮＰトランジスタ２のベースと第１の主端
子４との間の電位差はＰＮ接合２段分の導通電圧と等し
くなる。一方、トランジスタ加がオンとなっているので
、トランジスタ２０の第２のコレクタの電圧は、最初第
１の主端子と同電位まで引き上げられる。従って、ＰＮ
Ｐトランジスタ２のベース・エミッタ接合が導通可能と
なり、トランジスタ３のコレクタ電流の一部がトランジ
スタ２のベース電流となって分流し、ＰＮＰトランジス
タ２がオンとなる。この結果、スィッチ１全体がオンと
なる。

スイッチ１ｔ−ターンオフするには、まず、ゲート駆動
を流工Ｇの供給を停止する。するとトランジスタ１９と
加がオフとなる。トランジスタ加がオフとなった後の、
抵抗１５を流ｎる電流をＩＲ１とすると次式が成立する
。

ＩＲ、・ＲＨ＋　ＶＢＥＰ　＝　２　Ｖｐ　　　　−−
＜６）た友し、ＶＢＦＪ’・・・２のベース舎エミッタ間導堰電圧■つ
　・・・１６，２１の導遥蒐圧ココテ、”ＢＢＤＰ　”Ｍ　”Ｄ　＞　８００　ｍＶで
おるからＩＲ，ミＶＤ　／　Ｒ＋ｖ＝　　　　　　・・
・・・・　（７）となる。ＩＲ８がスイッチ１の保持を
流ＩＨよりも手遊けれは、スイッチ１はターンオフする
。従って（４）式と（７）式より、スイッチ１がターン
オフするための条件は次式となる。

従って、たとえば、Ｒ，、＝２・Ｒｑと設定することに
より、式（８）は容易に満足され得る。

第４図は、本発明の第４の実施例であって、第２図のダ
イオード１６に抵抗２２を直列に挿入したものでおる。

第４図において、スイッチ１をオンにするには、端子６
を介してゲート駆動電流ＩＧを供給する。すると、トラ
ンジスタ１９と艶がオンとな９、トランジスタ加の第１
のコレクタを経由してＮＰＮトランジスタ３０ペースに
電流が供給され、トランジスタ３がオンとなシ、トラン
ジスタ３のコレクタ電流が、ダイオード１６と抵抗２２
を流れる。これによ５、ＰＮＰトランジスタ２のベース
と第１の主端子４との間の電位差はダイオード１６のＰ
Ｎ接合１股分の２４通電圧と、抵抗２２における電圧降
下との和に等しくなる。一方、トランジスタ２０がオン
となっているので、トランジスタ加の第２のコレクタの
電位は、最初、第１の王、端子４と同じ電位まで上昇す
る。従って、トランジスタ２のベース・エミッタ接合が
４通町北となり、トランジスタ３のコレクタ電（ｔの　
ＢＢがトランジスタ２のベース電流となって分流し、ト
ランジスタ２がオンとなる。この結果、スイッチ１全坏
がオンとなる。

スイッチ１をターンオフするには、まず、ゲート駆動電
流ＩＧの供給を停止する。これによりトランジスタ１９
と２０がオフとなる。トランジスタ加がオフとなった後
の、抵抗１５′ｆ：流れる電流ｔ−ＩＲ，とすると次式
が成立する。

ＩＲ，・Ｒ＋ｓ　＋　ＶＢＥＰ＝（ＩＩＰ　　ＩＨ，）
・＆ｔ＋Ｖｐ　−（９）ただし、Ｒ１２・・・抵抗ｎの
値。

ＶＢ３ｐ　＞　ＶＤ−Ｍ２Ｏ３ｍＶ　テロ　ルＯテ、（
９）　式！　、０、■、が、スイッチ１の保持電流ＩＨ
よりも小さければ、スイッチ１はターン−オフする。従
って（４）式と００式よりスイッチがターンオフする条
件は、次式となる。

たとえば、ＩＦ　冨１００　？ＦＩＡのときであれば、
（ＶＢＢ　＞　８００　ｍＶ　テｈるから）　Ｒｙ＝　
５　ＫＱ　。

Ｒ１，＝ｌｌＪＫΩ＋Ｒｔｔ＝ｌＯΩに設定すれば、α
め式を満足する。

第５図は本発明の第５の笑施例であって、第２図のダイ
オード１６＝ｉＰＮＰトランジスタ２３でＩｆ換したも
のでちる。この回路の利点は、主電流工、の一部ｋＰＮ
Ｐ　）ランジスタ四のコレクタ電流としてバイパスする
ため、その分だけスイッチｌｏ電流容謙が小さくてすみ
、スイッチサイズ（集積化した場合には、チップ上の占
有面積）を小さくすることができることにろる。

第５図のターンオン／オフ動作については第２図のもの
と同じであるので、説明を省略する。

（（第２図の説明文中で、「ｌ５ＤＪを「工ｓＰ′」（
２３のベース・エミッタ接合の逆方向飽和電流）に１き
換え、１−１６のＰＮ接合面積」を「幻のベース・エミ
ッタ接合面積」に置き換えればよい。）第６図は、本発
明の第６の実施例であって、第２図のスイッチ回路を双
方向で使用できるようにしたものでちる。

第６図で四はｉルチェミツタ・マルチコレクター　ＰＮ
Ｐ　）ランジスタであシ、第８図は集積化した場合のそ
の模擬的な断面形状である。第８図で４３は主表面、詞
は分離領域、４４はＮ影領域、第５〜４９はＰ形唄域で
ある。また５０はベース端子、５１は第１コレクタ端子
、Ｓは第２コレクタ端子、５２は第１エミツタ鴻子、（
は第２エミツタ端子であって、第８区の関〜（はそれぞ
れ第６図中の５０〜５４に対応する。第９図は四の他の
実施例であって、５５ｔｉＮ形ｆｊ域、島〜５９はＰ影
領域である。（資）〜駒は第８因の５０−８と同じであ
る。第８図と第９図を比べた場合、第８図の利点は第１
エミツタから第１および第２コレクタに到る電流伝達特
性（電流増＠率）を同一にできるとともに、第２エミツ
タから第１および第２コレクタに到るｔ流伝逼特性を同
一にすることができるということである。（第９図の構
成では、第１エミツタ５２から第１コレクタ５１への電
流増＠率の方が、第２コレクタ郭への電流増幅率よシ大
きい。）一方、第９図の利点はトランジスタ四のサイズ
を小さくできることである。

また、第６図でＸはＮＰＮト２；ｙラスタ３１と３２の
コレクタ領域を共通化したものでらシ、集積化したとき
の模擬的断面形状を第１０図に示す。

第１υ図で、父と卵、６４はＮ影領域、６１と６２はＰ
影領域である。また、邸はコレクタ端子、６７は第１ベ
ース端子、錦は第２ベース端子、鎚は第１エミツタ端子
、６９は第２エミツタ端子であって、それぞれ第６図中
の６５〜６９に対応する。

また第１０図で、６２．６０．６１はそれぞれラテラル
形ＰＮＰトランジスタ２６のエミッタ、ベース。

コレクタとしても動作することができる。すなわち、第
６図の（資）は第２図のＰＮＰＮスイッチ１にＮ形エミ
ッタ領域−が付加されたものと等価である。（第１主端
子４が第２主端子５よシも高電位である状態でスイッチ
蜀がオンとなったとき、Ｎ形エミッターとＰ形ペース６
２ハ逆バイアスされるので、第６図の（９）は第２図の
１と電気的に等価である。）第６図のターンオン／オフ動作を、第１主端子が第２主
端子よシも高電位である場合について説明する。第２主
端子の方が高電位におる場合には、第６図の回路要素の
上下対称の位１を関係にあるもの金入れ替えて考えれば
よいので、説明を省略する。

まず、スイッチ３０をターンオンするには端子６を介し
てゲート駆動電流ＩＧを供給する。すると込の一部はダ
イオード５を通ってＮＰＮトランジスタ銘のベース（流
入し、トランジスタ昂はオンとなる。（トランジスタ２
８がオンとなるので込の残シの分はダイオード２４→Ｎ
ＰＮ）ランジスタｎのベース→コレクタ→謔の；レクタ
の経路でもって、トランジスタ四のコレクタ電流の一部
となって流れる。）これによＪ、ＰＮＰ）ランジスタ四がオンとな多回の外
部から第１主端子を介して電流が第１エミツタ５２に流
入し、その一部は第１コレクタ５１を通ってＮＰＮ）ラ
ンジスタ３２のベースに到達し、トランジスタ３２がオ
ンとなる。従って、トランジスタ３２のコレクタを流が
ダイオード１６を流れるので、ＰＮＰ）ランジスタ２６
のベースと第１主端子４との間の電位差はＰＮ接合１段
分の導通電圧と等しくなる。一方、トランジスタ四の第
２コレクタ犯によりトランジスタ２６のエミッタの電位
は第１主端子４の電位まで引き上げられる。これにより
トランジスタ２６のペース・エミッタ峯合が導逼可叱と
なり、トランジスタ３２のコレクタ電流の一部がトラン
ジスタ２６のベースｍｉとな９、トランジスタ２６がオ
ンし、この結果、スイッチ刀全体がターン・オンする。

スイッチ加をターン・オフするには、まず、ゲート電流
込の供給を停止し、トランジスタ２８と２９ヲオフにす
る。このとき第２図について説明し念のと同様に動作す
る。（２６→２，３２→３に置き換える。）なおスイッ
チ美がターン・オフするための条件は、式（５）で与え
られる。

（発明の効果ン以上説明したように、本発明によれば、ＰＮＰＮスイッ
チをターンオフさせるのに、オフ駆動用の回路が不安で
あるので、従来回路と比べて回路素子数が少なくて隣み
、特に集積化した場合には、チップ上の占有面積が小さ
くなるという効果がある。

【図面の簡単な説明】爾１図乃至第６図は本発明の半導体スイッチ回路の実施
例、第７区乃至第１０図は本発明に適用できるトランジ
スタの模擬的な＃ｒ面形状を示す図、第１１図乃至第１
４図は従来のＰＮＰＮスイッチの回路図を示す。ｌ・・・・・・スイッチ４．５．６，８，１２．３９〜４２．５０〜５４．６５
〜６９・・・・・・・・端子２．３，９，１１，１３，１７．１Ｂ、１９，２０，２
３，２６゜２７、２Ｂ、　２９．３０．３１．３２・・
・・・・トランジスタ７　、１４．１５．２２・・・・
・・抵抗１６、２１．２４．２５．３３・・・・・・ダ
イオード１０・・・・・・電圧源

Claims

【特許請求の範囲】

（１）等価的に第１の導電型の第１のトランジスタと第
２の導電型の第２のトランジスタのそれぞれのベースと
コレクタとを接続して成るＰＮＰＮ構造の半導体スイッ
チと、第１の導電型の第３と第４のトランジスタと、第
２の導電型の第５のトランジスタと、第１と第２の抵抗
と、ＰＮ接合を有する回路素子とを備え、前記第３と第
４のトランジスタのエミッタと、第１の抵抗の一端と、
ＰＮ接合を有する回路素子の一端とを接続して、第１の
主端子とし、前記第２と第５のトランジスタのエミッタ
と、第２の抵抗の一端とを接続して、第２の主端子とし
、前記第５のトランジスタのベースをゲート端子とし、
前記第５のトランジスタのコレクタと、第３と第４のト
ランジスタのベースとを接続し、前記第３のトランジス
タのコレクタと、第２のトランジスタのベースと、第２
の抵抗の他端とを接続し、前記第１のトランジスタのエ
ミッタと第４のトランジスタのコレクタと、第１の抵抗
の他端とを接続し、前記第１のトランジスタのベースと
、ＰＮ接合を有する回路素子の他端とを接続したことを
特徴とする半導体スイッチ回路。
（２）第３と第４のトランジスタは１個のマルチ・コレ
クタ・トランジスタであることを特徴とする特許請求の
範囲第１項記載の半導体スイッチ回路。
（３）ＰＮ接合を有する回路素子は１個以上のダイオー
ドであることを特徴とする特許請求の範囲第１項または
第２項記載の半導体スイッチ回路。
（４）ＰＮ接合を有する回路素子は第１の導電型の第６
のトランジスタであつて、該第６のトランジスタのエミ
ッタを第１の主端子に接続し、ベースを第１のトランジ
スタのベースに接続し、コレクタを第２の主端子に接続
したことを特徴とする特許請求の範囲第１項または第２
項記載の半導体スイッチ回路。
（５）ＰＮ接合を有する回路素子はダイオードと抵抗と
の直列接続であることを特徴とする特許請求の範囲第１
項または第２項記載の半導体スイッチ回路。