JPS61255122A - 誘導負荷駆動半導体集積回路装置 - Google Patents
誘導負荷駆動半導体集積回路装置Info
- Publication number
- JPS61255122A JPS61255122A JP9853285A JP9853285A JPS61255122A JP S61255122 A JPS61255122 A JP S61255122A JP 9853285 A JP9853285 A JP 9853285A JP 9853285 A JP9853285 A JP 9853285A JP S61255122 A JPS61255122 A JP S61255122A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inductive load
- pnp
- base
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＰ形を基板としたバイポーラ構造の半導体集
積回路に係シ、特に出力プッシュプル形の誘導負荷駆動
半導体集積回路装置に関する亀のである。
積回路に係シ、特に出力プッシュプル形の誘導負荷駆動
半導体集積回路装置に関する亀のである。
従来の誘導負荷駆動半導体集積回路の一例を第２図に示
し説明すると、との第２図は従来のプッシュプル形出力
回路を示すものである。図において、１００は電源電位
、２００ 、３００ば一＃、％Ｌ＃のレベル信号が印加
される入力端子、４００は接地電位、ＳＯＯは出力端子
である。
し説明すると、との第２図は従来のプッシュプル形出力
回路を示すものである。図において、１００は電源電位
、２００ 、３００ば一＃、％Ｌ＃のレベル信号が印加
される入力端子、４００は接地電位、ＳＯＯは出力端子
である。
１はコレクタが電源電位１００に！ｊＩ続され、エミッ
タが出力端子５００に接続されるＮＰＮ ） ：７ンジ
スタ、２はコレクタが出力端子５００に接続され、エミ
ッタが接地電位４００に接続されるＮＰＮ ） ｊンジ
スタ、３はコレクタがＮＰＮ ）ランジスタ１０ベース
に接続され、エミッタが電源電位１０Ｇに接続されるＰ
ＮＰ ）ランジスタ、４はＰＮＰ ）ランジスタ３のベ
ース領域をコレクタに２分離または基板領域をベースに
、 ＮＰＮ ）ランジスタ２のコレクタ領域をエミッタ
にそれぞれ形成される寄生のＮＰＮ ）ツンジスタ、Ｔ
は入力端子２００からの信号によ〕ＰＮＰ ）ツンジス
タ３を駆動する駆動回路、８は入力端子３００からの信
号によ、り ＮＰＮ ）ランジスタ２を駆動する駆動回
路、９は出力端子５００に接続された誘導負荷、１０は
この誘導負荷９の一方の端子電位を電源電位１００と接
地電位４００に切シ換えるスイッチ回路である。
タが出力端子５００に接続されるＮＰＮ ） ：７ンジ
スタ、２はコレクタが出力端子５００に接続され、エミ
ッタが接地電位４００に接続されるＮＰＮ ） ｊンジ
スタ、３はコレクタがＮＰＮ ）ランジスタ１０ベース
に接続され、エミッタが電源電位１０Ｇに接続されるＰ
ＮＰ ）ランジスタ、４はＰＮＰ ）ランジスタ３のベ
ース領域をコレクタに２分離または基板領域をベースに
、 ＮＰＮ ）ランジスタ２のコレクタ領域をエミッタ
にそれぞれ形成される寄生のＮＰＮ ）ツンジスタ、Ｔ
は入力端子２００からの信号によ〕ＰＮＰ ）ツンジス
タ３を駆動する駆動回路、８は入力端子３００からの信
号によ、り ＮＰＮ ）ランジスタ２を駆動する駆動回
路、９は出力端子５００に接続された誘導負荷、１０は
この誘導負荷９の一方の端子電位を電源電位１００と接
地電位４００に切シ換えるスイッチ回路である。
第３図は上記寄生のＮＰＮトランジスタ４の構造を示す
説明図である。
説明図である。
この第３図において、２および３はそれぞれ第２図に示
すＮＰＮ ）ランジスタ２およびＰＮＰ ）ランジスタ
３を示し、１１はＰ形基板、１２はＰ形分離、１３はＮ
形フローティングコレクタ、１４゜１５．１６はそれぞ
れＮＰＮ ）ランジスタ２のエミッタ、ベース、コレク
タ、２０．２１はＮ形エピタキシャル層を示す。また、
１７，１８，１１１それぞれＰＮＰ ）ランジスタ３の
ベース、コレクタ。
すＮＰＮ ）ランジスタ２およびＰＮＰ ）ランジスタ
３を示し、１１はＰ形基板、１２はＰ形分離、１３はＮ
形フローティングコレクタ、１４゜１５．１６はそれぞ
れＮＰＮ ）ランジスタ２のエミッタ、ベース、コレク
タ、２０．２１はＮ形エピタキシャル層を示す。また、
１７，１８，１１１それぞれＰＮＰ ）ランジスタ３の
ベース、コレクタ。
エミッタを示す。そして、この第３図において、Ｎ形の
エピタキシャル層２０をコレクタに、Ｐ形分離１２をベ
ースに、Ｎ形エピタキシャル層２１をエミッタにした寄
生のＮＰＮ ）ランジスタが形成される。
エピタキシャル層２０をコレクタに、Ｐ形分離１２をベ
ースに、Ｎ形エピタキシャル層２１をエミッタにした寄
生のＮＰＮ ）ランジスタが形成される。
つぎＫこの第２図に示す回路の動作を説明すると、この
回路は誘導負荷９の電流の方向を切シ換えることＫｌ、
その磁極を反転させるととを目的としている。
回路は誘導負荷９の電流の方向を切シ換えることＫｌ、
その磁極を反転させるととを目的としている。
゛まず、スイッチ回路１０を電源電位１００とし、入力
端子３００ 、２００からの信号をそれぞれ入力とする
駆動回路８，７によｊｊ） ＮＰＮ ）ランジスタ２を
１オンＩ状態にし、ＰＮＰ）ランジスタ３を１オフｌ状
態、つｔｊｌ）、１１ｉＰＮ）ランジスタ１を１オフＩ
状態とすれば、電流は、電源電位１００−スイッチ回路
１０−誘導負荷９− ＮＰＮ ）ランジスタフ−接地電
位４０Ｇの経路を通して接地へ流れる。
端子３００ 、２００からの信号をそれぞれ入力とする
駆動回路８，７によｊｊ） ＮＰＮ ）ランジスタ２を
１オンＩ状態にし、ＰＮＰ）ランジスタ３を１オフｌ状
態、つｔｊｌ）、１１ｉＰＮ）ランジスタ１を１オフＩ
状態とすれば、電流は、電源電位１００−スイッチ回路
１０−誘導負荷９− ＮＰＮ ）ランジスタフ−接地電
位４０Ｇの経路を通して接地へ流れる。
つぎに、スイッチ回路１０を接地電位４００とし、入力
端子２００ 、３００からの信号をそれぞれ入力とする
駆動回路７，８によ、９、ＰＮＰ）ランジスタ３を１オ
ンｌ状態、つま〕祖Ｗトランジスタ１を１オンｌ状態、
ＮＰＮ ）ランジスタ２を１オフｌ状態とすれば、前
述と反対に電流は、ＮＰＮ ）ランラスタ１−誘導負荷
９−スイッチ回路１０−門地電位４００の経路を通して
接地へ流れる。
端子２００ 、３００からの信号をそれぞれ入力とする
駆動回路７，８によ、９、ＰＮＰ）ランジスタ３を１オ
ンｌ状態、つま〕祖Ｗトランジスタ１を１オンｌ状態、
ＮＰＮ ）ランジスタ２を１オフｌ状態とすれば、前
述と反対に電流は、ＮＰＮ ）ランラスタ１−誘導負荷
９−スイッチ回路１０−門地電位４００の経路を通して
接地へ流れる。
このように、電流の方向を変えることによ〕、誘導負荷
９の極性を変えることができる。゛〔発明が解決しよう
とする問題点〕 し永し、誘導負荷を急激に１オフｌ状態にする場合には
、負荷の両端を同電位、□例えば、％Ｌ＃、％Ｌ＃にす
る必要がある。
９の極性を変えることができる。゛〔発明が解決しよう
とする問題点〕 し永し、誘導負荷を急激に１オフｌ状態にする場合には
、負荷の両端を同電位、□例えば、％Ｌ＃、％Ｌ＃にす
る必要がある。
前述のような従来の誘導負荷半導体回路では、ＮＰＮ
）ランラスタ１１オフ’、ＮＰＮ）ランラスタ２１オン
１１つまシ、出力端子５００ ’Ｌ＃、スイッチ回路１
０を１電源ｌの状態からスイッチ回路１０を１接地Ｉと
することによシ、誘導負荷９０両端が％ＬＩレベルとな
る状態が可能である。しかし、とのとき、誘導員□荷９
の誘導成分の逆起電“力によ〕、出力端子５００に得ら
れｉ出力は負電位になシ、このため、寄生のＮＰＮ ）
ランジスタ４のベース・エミッタが順バイアス状態とな
〕、ベース電流が供給され、寄生のＮＰＮ）’ランラス
タ４が１オンｌとなる。したがって、ＰＮＰトランジス
タ３０ベースを駆動し、ＮＰＮ）ランジスタ１を１オン
Ｉさせる。
）ランラスタ１１オフ’、ＮＰＮ）ランラスタ２１オン
１１つまシ、出力端子５００ ’Ｌ＃、スイッチ回路１
０を１電源ｌの状態からスイッチ回路１０を１接地Ｉと
することによシ、誘導負荷９０両端が％ＬＩレベルとな
る状態が可能である。しかし、とのとき、誘導員□荷９
の誘導成分の逆起電“力によ〕、出力端子５００に得ら
れｉ出力は負電位になシ、このため、寄生のＮＰＮ ）
ランジスタ４のベース・エミッタが順バイアス状態とな
〕、ベース電流が供給され、寄生のＮＰＮ）’ランラス
タ４が１オンｌとなる。したがって、ＰＮＰトランジス
タ３０ベースを駆動し、ＮＰＮ）ランジスタ１を１オン
Ｉさせる。
この状態では、出力は負電位、つｔＪ、ＮＰＮ）ランジ
スタ１０エミッタは負電位、コレクタは電源電位となシ
、；レクタ・エミッタ間に大電力が印加されておシ、そ
の電源電位と電流値によって杜、ＡＳｏ （Ａｒ＠ａ
ｏｆ Ｓａｆ＠ｔｙ ０ｐｅｒａｔｉｏｎ）領域を越え
、破壊にいたる場合もあるという問題点があった。
スタ１０エミッタは負電位、コレクタは電源電位となシ
、；レクタ・エミッタ間に大電力が印加されておシ、そ
の電源電位と電流値によって杜、ＡＳｏ （Ａｒ＠ａ
ｏｆ Ｓａｆ＠ｔｙ ０ｐｅｒａｔｉｏｎ）領域を越え
、破壊にいたる場合もあるという問題点があった。
この発明は以上の点に鑑み、このような問題を解決する
と共にかかる欠点を除去すべくなされたもので、その目
的は前述のように１誘導負荷を急峻に１オフｌ状態°と
し゛、出力が負電位になった場合でもＰＮＰ ）ランジ
スタ３ 、 ＮＰＮ ）ランジスタ１が１オンｌすると
となく、シたがって、ＮＰＮ）ランジスタ１が破壊する
ことのない誘導負荷駆動半導体集積回路゛装置を提供す
ることにある。
と共にかかる欠点を除去すべくなされたもので、その目
的は前述のように１誘導負荷を急峻に１オフｌ状態°と
し゛、出力が負電位になった場合でもＰＮＰ ）ランジ
スタ３ 、 ＮＰＮ ）ランジスタ１が１オンｌすると
となく、シたがって、ＮＰＮ）ランジスタ１が破壊する
ことのない誘導負荷駆動半導体集積回路゛装置を提供す
ることにある。
この発明による詳導負荷駆動半導体集積回路装置は、第
１０電位点と出力端との間に接続される第１０トランジ
スタと、上記出力端と第２電位点との間に接続される第
２のトランジスタと、上記第１０トランジスタのベース
・コレクタ間に接続される第３のトランジスタと、この
第３のトランジスタのベース領域をコレクタに形成し上
記第２のトランジスタのコレクタ領域をベースに形成し
かつ分離領域または基板をベースに形成される第４の寄
生トランジスタと、上記第３のトランジスタのベース・
エミッタ間に接続される第５のトランジスタと、この第
５のトランジスタのベース領域をコレクタに形成し上記
第２のトランジスタのコレクタ領域をエミッタに形成し
かつ分離領域または基板をベースに形成される第６の寄
生トランジスタとを備えてなるようＫしたものである。
１０電位点と出力端との間に接続される第１０トランジ
スタと、上記出力端と第２電位点との間に接続される第
２のトランジスタと、上記第１０トランジスタのベース
・コレクタ間に接続される第３のトランジスタと、この
第３のトランジスタのベース領域をコレクタに形成し上
記第２のトランジスタのコレクタ領域をベースに形成し
かつ分離領域または基板をベースに形成される第４の寄
生トランジスタと、上記第３のトランジスタのベース・
エミッタ間に接続される第５のトランジスタと、この第
５のトランジスタのベース領域をコレクタに形成し上記
第２のトランジスタのコレクタ領域をエミッタに形成し
かつ分離領域または基板をベースに形成される第６の寄
生トランジスタとを備えてなるようＫしたものである。
この発明においては、出力端子が電位となった場合には
第４の寄生のＮＰＮ ）ランジスタが一オンｌすると同
様に第６の寄生のｅＮ ）ランジスタが１オンＩする。
第４の寄生のＮＰＮ ）ランジスタが一オンｌすると同
様に第６の寄生のｅＮ ）ランジスタが１オンＩする。
そのため、第５のＰＮＰ ）ランジスタのベースを駆動
して１オンｌ状態とし、上記第４の寄生のトランジスタ
のコレクタに電流を供給し、この供給電流を第４の寄生
のトランジスタのコレクタ電流よ）大きくすることによ
〕、第３のＰＮＰ ）ランジスタを１オンｌさせ危いよ
うに作用する。
して１オンｌ状態とし、上記第４の寄生のトランジスタ
のコレクタに電流を供給し、この供給電流を第４の寄生
のトランジスタのコレクタ電流よ）大きくすることによ
〕、第３のＰＮＰ ）ランジスタを１オンｌさせ危いよ
うに作用する。
以下、図面に基づきこの発明の実施例を詳細に説明する
。
。
第１図はこの発明による誘導負荷駆動半導体集積回路の
一実施例を示す回路図である。
一実施例を示す回路図である。
この第１図において第２図と同一符号のものは相轟部分
を示し、５はＰＮＰ ）ランジスタ３のベース・エミッ
タ間に接続されたＰＮＰ ）ランジスタ、６はこのＰＮ
Ｐ ）ランジメタ５０ベース領域をコレクタに、ＮＰＮ
）ランジスタ２のコレクタ領域をエミッタに１分離領域
または基板をベースにそれぞれ形成されるＮＰＮ ）ラ
ンジスタである。
を示し、５はＰＮＰ ）ランジスタ３のベース・エミッ
タ間に接続されたＰＮＰ ）ランジスタ、６はこのＰＮ
Ｐ ）ランジメタ５０ベース領域をコレクタに、ＮＰＮ
）ランジスタ２のコレクタ領域をエミッタに１分離領域
または基板をベースにそれぞれ形成されるＮＰＮ ）ラ
ンジスタである。
りぎＫこの第１図に示す実施例の動作を説明する。この
回路は誘導負荷９の電流の方向を反転するととＫよシ、
その磁極（極性）を反転することを目的とする。
回路は誘導負荷９の電流の方向を反転するととＫよシ、
その磁極（極性）を反転することを目的とする。
まず、スイッチ回路１０を電源電位１００側とし、誘導
負荷９の一方を高電位とする。このとき、入力端子２０
０からの入力は駆動回路Ｔを通してＰＮＰトランジスタ
３を１オフｌさせることによシ、ＮＰＮ ）ランジスタ
１を１オフ１状態とする。これと同時に、入力端子３０
０からの入力は駆動回路８を通してＮＰＮ ）ランジス
タ２を１オン′状態として出力端子５００を低電位とす
る。
負荷９の一方を高電位とする。このとき、入力端子２０
０からの入力は駆動回路Ｔを通してＰＮＰトランジスタ
３を１オフｌさせることによシ、ＮＰＮ ）ランジスタ
１を１オフ１状態とする。これと同時に、入力端子３０
０からの入力は駆動回路８を通してＮＰＮ ）ランジス
タ２を１オン′状態として出力端子５００を低電位とす
る。
これＫよって、電流は、電源電位１００−スイッチ回路
１〇−誘導負荷９− ｅＮ ）ランラスタ２−接地電位
４００の経路を通して流れ、誘導負荷９の磁極（極性）
を一定とする。
１〇−誘導負荷９− ｅＮ ）ランラスタ２−接地電位
４００の経路を通して流れ、誘導負荷９の磁極（極性）
を一定とする。
つぎに、スイッチ回路１０を接地電位４００側とし、誘
導負荷９の一方を低電位とする。このとき、入力端子２
００からの入力は駆動回路Ｔを通してＰＮＰ ）ランジ
スタ３とＮＰＮ ）ランジスタ１を１オンＩ状態とする
。これと同時に、入力端子３０Ｇからの入力は駆動回路
８を通してＮＰＮ ）ランジスタ２を１オフｌ状態とし
、出力端子５００を高電位とする。
導負荷９の一方を低電位とする。このとき、入力端子２
００からの入力は駆動回路Ｔを通してＰＮＰ ）ランジ
スタ３とＮＰＮ ）ランジスタ１を１オンＩ状態とする
。これと同時に、入力端子３０Ｇからの入力は駆動回路
８を通してＮＰＮ ）ランジスタ２を１オフｌ状態とし
、出力端子５００を高電位とする。
これによって、電流は逆に、電源電位１０◎−ＮＰＮ
）ランジメタ１−誘導負荷９−スイッチ回路１〇−接地
電位４０Ｇの経路を流れ、誘導負荷９の極性は上記の場
合とは逆の極性となる。
）ランジメタ１−誘導負荷９−スイッチ回路１〇−接地
電位４０Ｇの経路を流れ、誘導負荷９の極性は上記の場
合とは逆の極性となる。
このような極性逆転は直流モータの回転方向を逆転する
場合などに使用されるが、とのモータの例でいえば、急
峻に回転を停止させる場合がある。
場合などに使用されるが、とのモータの例でいえば、急
峻に回転を停止させる場合がある。
この状態は、負荷の両端を同電位とすることで、誘導負
荷９に蓄積されたエネルギーを放出させれば、可能であ
る。との状態を第２図を参照していえば、スイッチ回路
１０を接地側に切シ換え、野Ｎトランジスタ２を１オン
ｌ状態とし、ＮＰＮ）ランジスタ１を亀オフｌ状態、つ
まシ、％Ｌ＃レベルとした状態である。
荷９に蓄積されたエネルギーを放出させれば、可能であ
る。との状態を第２図を参照していえば、スイッチ回路
１０を接地側に切シ換え、野Ｎトランジスタ２を１オン
ｌ状態とし、ＮＰＮ）ランジスタ１を亀オフｌ状態、つ
まシ、％Ｌ＃レベルとした状態である。
ここで、誘導負荷のスイッチ回路１０側が’ＨＩｍ反対
の出力端子５００側が１ＬＩレベルの状態からとの両側
を５ＬＩＩレベルの状態とした場合には、誘導負荷９に
よって発生する逆起電力によシ、出力端子５００側の方
が負電圧とな〕、誘導負荷９Ｋ。
の出力端子５００側が１ＬＩレベルの状態からとの両側
を５ＬＩＩレベルの状態とした場合には、誘導負荷９に
よって発生する逆起電力によシ、出力端子５００側の方
が負電圧とな〕、誘導負荷９Ｋ。
接地電位４００から寄生のＮＰＮ ）ランジスタ４のベ
ース・エミッタを通して電流が供給され、を九、スイッ
チ回路１０側は正電圧が鵬生じ、電流は誘導負荷９から
接地電位４００へ供給される。
ース・エミッタを通して電流が供給され、を九、スイッ
チ回路１０側は正電圧が鵬生じ、電流は誘導負荷９から
接地電位４００へ供給される。
この電流経路によって逆起電力で発生した誘導負荷９の
エネルギーは放出され、この誘導負荷９がモータの場合
には急峻に停止する。
エネルギーは放出され、この誘導負荷９がモータの場合
には急峻に停止する。
このとき、寄生のＮＰＮ ）ランジスタ４が１オンｌさ
れることによｊｉ）、ＰＮＰ）ランラスタ３０ベース電
流が流れようとするが、寄生のＮＰＮ ）ランジスタロ
も寄生のＮＰＮ ）ランジスタ４と同じ構造であるため
、１オンｌ状態となシ、ＰＮＰ）ランラスタ５０ベース
に電流を流す。これによって、ＰＮＰ）ランジスタ５は
１オンｌ状態となＪ）、ＰＮＰ）ランラスタ３０ベース
に電流を供給し、寄生のｅＮ ）ツンジスタ４のコレク
タ電流よｆｉ ４ ＰＮＰ ）ランジスタ５のコレクタ
電流を大きく設計することによシ、ＰＮＰ）ランジスタ
３が１オンｌ゛するととまく、第２図に示す従来回路の
ような問題点は発生しない。
れることによｊｉ）、ＰＮＰ）ランラスタ３０ベース電
流が流れようとするが、寄生のＮＰＮ ）ランジスタロ
も寄生のＮＰＮ ）ランジスタ４と同じ構造であるため
、１オンｌ状態となシ、ＰＮＰ）ランラスタ５０ベース
に電流を流す。これによって、ＰＮＰ）ランジスタ５は
１オンｌ状態となＪ）、ＰＮＰ）ランラスタ３０ベース
に電流を供給し、寄生のｅＮ ）ツンジスタ４のコレク
タ電流よｆｉ ４ ＰＮＰ ）ランジスタ５のコレクタ
電流を大きく設計することによシ、ＰＮＰ）ランジスタ
３が１オンｌ゛するととまく、第２図に示す従来回路の
ような問題点は発生しない。
なお、ＮＰＮ）ランジスタ１および２はカスケード接続
されてもよい。また、ＰＮＰ）ランジスタ５を省略して
、寄生のＮＰＮ ）ランジスタロのコレクタと、 ＰＮ
Ｐ ）ランジスタ３のコレクタとＮＰＮ ）ランラスタ
１０ベース間ＫＮ層を設けても同様な利点を得るが、と
の場合には寄生のＮＰＮ ）ランジスタロのコレクタ電
流はＰＮＰ ）ランジスタ３のコレクタ電流よシも大き
く設計する必要がある。
されてもよい。また、ＰＮＰ）ランジスタ５を省略して
、寄生のＮＰＮ ）ランジスタロのコレクタと、 ＰＮ
Ｐ ）ランジスタ３のコレクタとＮＰＮ ）ランラスタ
１０ベース間ＫＮ層を設けても同様な利点を得るが、と
の場合には寄生のＮＰＮ ）ランジスタロのコレクタ電
流はＰＮＰ ）ランジスタ３のコレクタ電流よシも大き
く設計する必要がある。
以上説明し九ように、この発明によれば、複雑な手段を
用いることなく、ベース領域未接続のＰＮＰ ）ランジ
スタを追加するだけの簡単な回路構成によって、チップ
に対する占有爾積も最小限で従来回路の問題点を解決す
ることができ、また、寄生動作を利用し誤動作を防止す
ることができるので、実用上の効果は極めて大である。
用いることなく、ベース領域未接続のＰＮＰ ）ランジ
スタを追加するだけの簡単な回路構成によって、チップ
に対する占有爾積も最小限で従来回路の問題点を解決す
ることができ、また、寄生動作を利用し誤動作を防止す
ることができるので、実用上の効果は極めて大である。
第１図はこの発明による誘導負荷駆動半導体集積回路装
置の一実施例を示す回路図、第２図は従来の誘導負荷駆
動半導体集積回路装置め一例を示す回路図、第３図は寄
生トランジスタの構造を示す説明図である。 １．２・・・・ＮＰＮ ）ランジ血夕、３，５・・・・
ＰＮＰ ）ランジスタ、４，６′１１・・−寄生のＮＰ
Ｎ ）ランジスタ、Ｔ、８・・・・駆動回路、９・・・
・誘導負荷、１０１１・・・スイッチ回路、１００・・
・・電源電位、２００ 、３００・・・・入力端子、４
００・・・・接地電位、５００・・・・出力端子。
置の一実施例を示す回路図、第２図は従来の誘導負荷駆
動半導体集積回路装置め一例を示す回路図、第３図は寄
生トランジスタの構造を示す説明図である。 １．２・・・・ＮＰＮ ）ランジ血夕、３，５・・・・
ＰＮＰ ）ランジスタ、４，６′１１・・−寄生のＮＰ
Ｎ ）ランジスタ、Ｔ、８・・・・駆動回路、９・・・
・誘導負荷、１０１１・・・スイッチ回路、１００・・
・・電源電位、２００ 、３００・・・・入力端子、４
００・・・・接地電位、５００・・・・出力端子。
Claims (1)
- Ｐ形を基板としたバイポーラ構造の半導体集積回路にお
いて、第１電位点と出力端との間に接続される第１のト
ランジスタと、前記出力端と第２電位点との間に接続さ
れる第２のトランジスタと、前記第１０トランジスタの
ベース・コレクタ間に接続される第３のトランジスタと
、この第３のトランジスタのベース領域をコレクタに形
成し前記第２のトランジスタのコレクタ領域をベースに
形成しかつ分離領域または基板をベースに形成される第
４の寄生トランジスタと、前記第３のトランジスタのベ
ース・エミッタ間に接続される第５のトランジスタと、
この第５のトランジスタのベース領域をコレクタに形成
し前記第２のトランジスタのコレクタ領域をエミッタに
形成しかつ分離領域または基板をベースに形成される第
６の寄生トランジスタとを備えてなることを特徴とする
誘導負荷駆動半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9853285A JPS61255122A (ja) | 1985-05-07 | 1985-05-07 | 誘導負荷駆動半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9853285A JPS61255122A (ja) | 1985-05-07 | 1985-05-07 | 誘導負荷駆動半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255122A true JPS61255122A (ja) | 1986-11-12 |
| JPH0324096B2 JPH0324096B2 (ja) | 1991-04-02 |
Family
ID=14222286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9853285A Granted JPS61255122A (ja) | 1985-05-07 | 1985-05-07 | 誘導負荷駆動半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266613A (ja) * | 1989-04-06 | 1990-10-31 | Mitsubishi Electric Corp | 半導体装置 |
-
1985
- 1985-05-07 JP JP9853285A patent/JPS61255122A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266613A (ja) * | 1989-04-06 | 1990-10-31 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0324096B2 (ja) | 1991-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4604535A (en) | FET-bipolar switching device and circuit | |
| JP3680544B2 (ja) | 高耐圧パワーｉｃの出力段回路 | |
| US6972475B2 (en) | Semiconductor device | |
| JP4128700B2 (ja) | 誘導性負荷駆動回路 | |
| JPH02214219A (ja) | バイポーラｍｏｓ３値出力バッファ | |
| US5032745A (en) | Current sensing of DC or a stepper motor | |
| JPH06252722A (ja) | 半導体デバイス | |
| JPS58184618A (ja) | 誘導負荷スイツチング制御回路 | |
| JPH03195120A (ja) | 半導体出力回路 | |
| JPS61255122A (ja) | 誘導負荷駆動半導体集積回路装置 | |
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| US4499673A (en) | Reverse voltage clamp circuit | |
| JP3439042B2 (ja) | 半導体集積回路 | |
| GB1165507A (en) | An Improved Electric Motor Braking Circuit | |
| JPH07105707B2 (ja) | ３ステ−ト回路 | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| JPS6342748Y2 (ja) | ||
| JP3086726B2 (ja) | 出力回路 | |
| JPS59103425A (ja) | スイツチングデバイス | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP3071819B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3268991B2 (ja) | 光スイッチング素子 | |
| JPS648557B2 (ja) | ||
| JPH01251655A (ja) | 半導体集積回路 | |
| JPH0614790B2 (ja) | モ−タ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| EXPY | Cancellation because of completion of term |