JP2000174565A - パワーアンプicおよびオーディオシステム - Google Patents
パワーアンプicおよびオーディオシステムInfo
- Publication number
- JP2000174565A JP2000174565A JP10340909A JP34090998A JP2000174565A JP 2000174565 A JP2000174565 A JP 2000174565A JP 10340909 A JP10340909 A JP 10340909A JP 34090998 A JP34090998 A JP 34090998A JP 2000174565 A JP2000174565 A JP 2000174565A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power amplifier
- voltage
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
る電圧降下を検出して過電流を検出する従来の方法にあ
っては、正確な検出を行なうには抵抗値などのトリミン
グが必要となるため、工程数が多くなるという問題点が
あった。 【解決手段】 最終段の出力回路から初段差動増幅回路
に負帰還をかけるフィードバック経路を有するパワーア
ンプにおいて、出力段(13)から初段差動増幅回路
(11)に帰還される電圧と最終段の出力回路に入力さ
れる電圧とを比較する比較回路(41)と、最終段の出
力回路から初段差動増幅回路に帰還される電圧と所定の
基準電圧とを比較する比較回路(42)とを設けてこれ
らの比較回路における比較結果に基づいて出力端子の過
電流を検出し保護回路(15)を動作させて過電流を防
止するようにした。
Description
(半導体集積回路装置)さらにはパワーアンプICにお
ける過電流検出回路に適用して有効な技術に関するもの
であって、例えばオーディオシステムのスピーカを駆動
するパワーアンプICに利用して有効な技術に関するも
のである。
ワーアンプICのような電流増幅用のICは、出力イン
ピーダンスが小さいため出力端子が電源や接地点にショ
ートした場合、大電流が流れてICが破壊されるおそれ
がある。そこで、かかる電流増幅用ICでは、過電流検
出回路を含む保護回路が設けられている。
出方法としては、例えば出力端子にボンディングワイヤ
接続される出力パッドに隣接して検出用のパッドを設け
るとともに、この検出用パッドと出力端子との間を別の
ボンディングワイヤで接続し、出力端子がショートした
場合にこの検出用パッドに生じる電位差を検出して過電
流が流れているか否か判定する方法がある。また、出力
端子がショートして過電流が流れたときにIC内部の所
定のアルミ配線に生じる電圧降下を検出して過電流を検
出する方法もある。
ィングワイヤやアルミ配線のインピーダンスはプロセス
ばらつきが大きいため、上述したボンディングワイヤや
アルミ配線の抵抗による電圧降下を検出して過電流を検
出する方法にあっては、正確な検出を行なうには抵抗値
などのトリミングが必要となるため、工程数が多くなる
という問題点がある。
された回路で精度良く過電流を検出することができ、こ
れによって確実な過電流保護を行なうことができる技術
を提供することにある。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
増幅回路に負帰還をかけるフィードバック経路を有する
パワーアンプにおいて、最終段の出力回路から初段差動
増幅回路に帰還される電圧と最終段の出力回路に入力さ
れる電圧とを比較する比較回路と、最終段の出力回路か
ら初段差動増幅回路に帰還される電圧と所定の基準電圧
とを比較する比較回路とを設けて、これらの比較回路に
おける比較結果に基づいて出力端子の過電流を検出し保
護回路を動作させて過電流を防止するようにしたもので
ある。
を初段の差動増幅回路に負帰還するように構成されたパ
ワー増幅回路と、該パワー増幅回路への入力信号を外部
から取り入れるための入力端子と、上記パワー増幅回路
の出力信号を外部へ取り出すための出力端子とを備えた
パワーアンプICにおいて、上記出力回路から初段差動
増幅回路への帰還電圧と上記出回路の前段の増幅回路の
出力電圧とを比較する第1の比較手段と、上記出力回路
から初段差動増幅回路への帰還電圧と所定の基準電圧と
を比較する第2の比較手段と、これらの比較手段におけ
る比較結果に基づいて上記出力端子に流れる過電流を検
出する過電流検出回路と、この過電流検出回路の検出信
号に基づいて上記出力端子に流れる過電流を防止する保
護回路とを設けるようにした。
の影響を受けやすいボンディングワイヤやアルミ配線に
流れる電流を検出するものでなく、アンプの基本的な動
作を利用して過電流の有無を判定するため、比較的ラフ
な定数で設計された比較回路で精度良く過電流を検出す
ることができ、これによって確実な過電流保護を行なう
ことができる。
圧―電流増幅型の増幅回路である場合に適用すると有効
である。電圧―電流増幅型回路は出力インピーダンスが
小さいため出力端子が電源や接地点にショートした場
合、大電流が流れてICが破壊されるおそれがあるから
である。
比較手段の出力と上記第1の比較手段の出力の排他的論
理和に相当する信号を検出信号として出力するように構
成する。これによって、比較的簡単な論理回路を設ける
だけで所望の過電流検出信号を形成して出力させること
ができる。
の振幅中心近傍のレベルの入力信号に対して出力が変化
しない不感帯を有するように構成する。これによって、
パワーアンプの正常時における過電流検出回路および保
護回路の誤動作を防止することができる。
プICと、該パワーアンプICの上記入力端子にオーデ
ィオ信号を供給するオーディオ信号源と、上記出力端子
に接続され上記オーディオ信号を上記パワーアンプIC
で増幅した信号で駆動されるスピーカとを備えてなるオ
ーディオシステムにあっては、過電流によるICの破壊
を未然に防止することができ、故障の少ないシステムを
実現することができる。
面を参照しながら説明する。
Cの一実施例を示す。
コン基板のような1個の半導体チップ上に集積形成(モ
ノリシックIC化)されたものであって、非反転入力端
子(+)に入力信号Vinがまた反転入力端子(−)に
Vcc/2のような基準電圧が印加された初段の差動増
幅回路11、その出力電圧をさらに増幅する電圧増幅回
路12、該電圧増幅回路12の出力電圧を受けて出力電
流Ioutを形成する出力回路としての電流増幅回路1
3などから構成されたアンプ部10と、出力端子に流れ
る過電流を検出する過電流検出回路14と、この検出信
号によって出力端子に流れる過電流を防止する保護回路
15などを備えている。
c,GND)の他、オーディオ入力端子(Vin)2
1、オーディオ出力端子(Vout)22などが設けら
れている。入力端子21には、たとえばCD再生デッキ
やラジオチューナなどからのオーディオ信号が入力さ
れ、出力端子22には負荷であるスピーカSPが接続さ
れる。
幅回路13の出力電圧Voutが帰還回路(抵抗等)Z
fを介して初段の差動増幅回路11の反転入力端子側に
電圧負帰還させるにより、出力電圧Voutがダイナミ
ックレンジを超えるような大きな振幅を有するときは初
段の差動増幅回路11の反転入力端子側に帰還される電
圧が高くなって入力信号Vinとの電位差を小さくして
出力振幅を抑えるように、また出力電圧Voutがダイ
ナミックレンジに比べて小さな振幅を有するときは初段
の差動増幅回路11の反転入力端子側に帰還される電圧
が低くなって入力信号Vinとの電位差を大きくして出
力振幅を増加させるように動作させられる。
電流増幅回路13から初段差動増幅回路11に帰還され
る出力電圧Voutと電圧増幅回路12の出力電圧Va
とを比較する比較回路41と、出力電圧Voutと基準
電圧(例えばVcc/2)とを比較する比較回路42
と、これらの比較回路41,42の出力の排他的論理和
をとった信号を過電流検出信号として出力する論理回路
43とからなる過電流検出回路14が設けられ、この検
出信号によって例えば電流増幅回路13に流す電流を遮
断することで出力端子に流れる過電流を防止する保護回
路15が制御されるように構成されている。
ける過電流検出回路の動作を図2〜図6に示す波形図を
参照しながら説明する。
ICのA点とB点の正常時と出力異常時の電圧を示す。
うに、A点およびB点の電位は入力電圧Vinに対して
ほぼ直線的に変化する。ただし、このうちA点の電圧す
なわち出力電流増幅回路13の出力電圧Voutは、電
源電圧Vccよりも若干低い電位と接地電位GNDより
も若干高い電位で飽和する。
たVccショートまたは接地電位GNDに短絡したGN
Dショートのような異常時においては、図3に示されて
いるように、A点の電位aは入力電圧Vinのいかんに
かかわらず電源電圧Vcc(Vccショート時)または
接地電位GND(GNDショート時)に固定される。ま
た、B点の電位bも、入力電圧Vinのほぼ全域にわた
って、電源電圧Vccよりも少し低い電位b1と接地電
位GNDよりも少し高い電位b2にそれぞれクランプさ
れる。なお、点線で示すB点の電位が階段波形となって
いるのは、出力電流増幅回路13の出力電圧Voutが
そのまま初段差動増幅回路11の反転入力端子21に帰
還されるのではなく、帰還抵抗Zfを介することにより
Vccよりも若干低い電位と接地電位GNDよりも若干
高い電位が帰還されるためである。
ICのA点とB点の電位が図3に示すようになっている
ときの比較回路41と比較回路42の出力波形と正常時
の出力波形を示す。なお、図4および図5において、実
線は比較回路41と比較回路42の正常時の出力波形
を、また点線はVccショート時の比較回路41と比較
回路42の出力波形を、さらに鎖線はGNDショート時
の比較回路41と比較回路42の出力波形を示す。
アンプICは、Vccショート時に比較回路42の出力
がハイレベルとなる。また、図5から明らかなように、
GNDショート時には比較回路41の出力がハイレベル
となる。そのため、比較回路41と42の出力の排他的
論理和をとる論理回路43の出力は、Vccショート時
またはGNDショート時のいずれにおいてもハイレベル
となり、出力異常が検出される。なお、図6は、論理回
路43の理想的な出力波形を示す。図6において、実線
は正常時の波形を、また点線はVccショート時の波形
を、さらに鎖線はGNDショート時の波形を示す。
および図5に示されているように、比較回路41と42
の出力は正常時において完全にVccまたはGNDにな
るわけではなく中間のレベルをとる場合があるので、比
較回路41と42の特性がばらついたり論理回路43の
2つの入力端子のそれぞれのしきい値レベルがアンバラ
ンスになると一時的にも論理回路43の出力がハイレベ
ルになるおそれがあるためである。
は、例えば論理回路43の比較回路41側の入力特性
に、図4にハッチングを付した範囲の出力信号に対して
感応しない不感帯を設けて、比較回路41の出力がVc
cとGNDの中間の値をとるときは論理回路43が直前
の出力状態を保持するように構成するあるいは論理回路
43の比較回路41側の入力とその応答出力にヒステリ
シス特性を持たせるなどの方法が考えられる。
を示す。
れている過電流検出回路14を構成する比較回路41,
42およびEOR論理回路43の機能を一体に構成した
ものである。
てエミッタ端同士が接続されたバイポーラ・トランジス
タ対Q1,Q2およびQ5,Q6が図1における比較回
路41を構成し、ダイオード接続のトランジスタQ4を
介してエミッタ端同士が接続されたバイポーラ・トラン
ジスタ対Q2,Q3およびダイオード接続のトランジス
タQ7を介してエミッタ端同士が接続されたバイポーラ
・トランジスタ対Q5,Q8が図1における比較回路4
2を構成しており、トランジスタQ2,Q5のベース端
子にA点の電位(出力Vout)が、またトランジスタ
Q1,Q6のベース端子にB点の電位が、そしてトラン
ジスタQ3,Q8のベース端子に参照電圧Vcc/2が
印加されている。
的論理和出力)が、上記トランジスタQ2とそのコレク
タ抵抗R4との接続ノードn1にベースが接続されたト
ランジスタQ12のコレクタ、および上記トランジスタ
Q5と直列に接続されたトランジスタQ9にカレントミ
ラー接続されたトランジスタQ10とそのコレクタ抵抗
R4との接続ノードn2にベースが接続されたトランジ
スタQ11の共通コレクタから得られるように構成され
ている。
タQ1,Q2,Q3のエミッタ側に接続された共通の定
電流源、CC2はトランジスタQ5,Q6,Q7のエミ
ッタ側に接続された共通の定電流源、R5は出力トラン
ジスタQ11,Q12の共通コレクタ抵抗である。
ると、出力端子がVccショートを起こして図1の回路
のA点とB点の電位がそれぞれ図3の実線a1と点線b
1のような状態になっているときは、トランジスタQ
1,Q2のベース電位はQ3のベース電位(Vcc/
2)よりも充分に高いためQ3との関係ではトランジス
タQ1,Q2側がオンされるが、Q1とQ2の関係で
は、Q1のベース電位であるa1の方がb1よりも充分
に高いためQ2がオンされる。
はQ2とのそのコレクタ抵抗R2に流れて出力トランジ
スタQ12のベース電位が下がり出力トランジスタQ1
2がオン状態とされ、出力端子OUTよりハイレベルの
信号が出力される。なお、このときトランジスタQ5,
Q6とQ8との関係では、Q5,Q6のベース電位はQ
8のベース電位(Vcc/2)よりも充分に高いためQ
5,Q6はオフし、定電流源CC2の電流I2はQ8に
流れてカレントミラーQ9,Q10には電流が流れず従
って出力トランジスタQ11はオフである。
て図1の回路のA点とB点の電位がそれぞれ図3の実線
a2と点線b2のような状態になっているときは、トラ
ンジスタQ1,Q2のベース電位はQ3のベース電位
(Vcc/2)よりも充分に低いためQ3との関係では
トランジスタQ1,Q2側がオフされ、定電流源CC1
の電流I1はQ3に流れて抵抗R2には電流が流れない
ため出力トランジスタQ12のベース電位が上がり出力
トランジスタQ12がオフ状態とされる。
とQ8との関係では、Q5,Q6のベース電位はQ8の
ベース電位(Vcc/2)よりも充分に低いためQ5,
Q6側がオンし、Q5とQ6の関係では、Q5のベース
電位であるa1の方がb1よりも充分に低いためQ5が
オンされる。これによって、定電流源CC2の電流I2
はQ5に流れてカレントミラーQ9,Q10と抵抗R4
にも電流が流れ、出力トランジスタQ11のベース電位
が下がってQ11がオンされる。その結果、出力端子O
UTよりハイレベルの信号が出力される。
Dショートも起こしていないときは、A点とB点の電位
は図2に示すようにほぼ同一レベルにある。このような
信号が図7の回路に入ってきた場合には、A点とB点の
電位がVcc/2よりも低いときはQ3との関係ではQ
1,Q2がオフされてQ3がオンされるため電流I1は
Q3に流れて抵抗R2に流れないため出力トランジスタ
Q12はオフである。このとき、トランジスタQ5,Q
6とQ8との関係では、Q5,Q6側がオンとなるがQ
5とQ6のベース電位がほぼ同一のときは抵抗R3があ
るためQ6がオンされ易いため、定電流源CC2の電流
I2はQ6に流れてカレントミラーQ9,Q10には電
流が流れない。従って、出力トランジスタQ11もオフ
状態となる。その結果、出力端子OUTの出力レベルは
ロウレベル(GND)となる。
Dショートも起こしていないと場合に、ほぼ同一レベル
にあるA点とB点の電位がVcc/2よりも高いときは
Q8との関係ではQ5,Q6がオフされてQ8がオンさ
れるため電流I2はQ8に流れてカレントミラーQ9,
Q10には電流が流れず従って出力トランジスタQ11
はオフである。このとき、トランジスタQ1,Q2とQ
3との関係では、Q1,Q2側がオンとなるがQ1とQ
2のベース電位がほぼ同一のときは抵抗R1があるため
Q2がオンされ易いため、定電流源CC1の電流I1は
Q1に流れてQ2はオフ状態となり、抵抗R2に電流が
流れないため出力トランジスタQ12もオフである。そ
の結果、出力端子OUTの出力レベルはロウレベル(G
ND)となる。
とB点の電位がVcc/2の近傍にあるときは、ダイオ
ード接続のトランジスタQ4,Q7が接続されているこ
とによって、Q1,Q2のベース電位はQ3のベース電
位(Vcc/2)よりもダイオードのしきい値電圧分以
上高くならないとQ1,Q2側に電流が流れず、またQ
5,Q6のベース電位はQ8のベース電位(Vcc/
2)よりもダイオードのしきい値電圧分以上高くならな
いとQ1,Q2側に電流が流れないように動作する。つ
まり、トランジスタQ4,Q7が正常時におけるA点と
B点の電位の入力に対して不感帯を与えるように動作す
る。
す。
ショートを起こした場合の保護回路であり、図1の出力
電流増幅回路13を構成するVcc側出力トランジスタ
Q31のベースを駆動するトランジスタQ32のベース
端子と接地点との間に、上記過電流検出回路14から供
給される検出信号DTCがベースに入力されたトランジ
スタQ41を接続したものである。この実施例の保護回
路は、過電流検出信号DTCがハイレベルにされると、
トランジスタQ41がオンしてトランジスタQ32のべ
ース電位を引き下げてオフさせる。これによって、出力
トランジスタQ31のベース電流が遮断されて、Q31
から出力端子に向かって流れ出す過電流を防止する。同
図において、ダイオード接続されたトランジスタQ4と
Q7が不感帯を与えるための素子である。
流増幅回路13を構成する接地電位側出力トランジスタ
Q33のベース側にも設けられており、出力端子がVc
cショートを起こした場合に出力端子より流れ込む過電
流を防止するように構成されている。
プIC100を使用したカーオーディオ・システムにつ
いて説明する。
D再生デッキやラジオチューナなどのオーディオ信号源
200が接続される。入力端子21より入力されたオー
ディオ信号Vin1は、他の入力端子23に接続された
カーナビゲーションなどのデジタルシステム300から
入力されたビープ音や音声ガイダンスなどのメッセージ
信号Vin2と加算回路17において合成されて上記実
施例のように構成されたアンプ10の入力端子21に入
力されて増幅され、出力端子22より入力信号に応じて
スピーカSPを駆動する電流が出力される。
施例にもとづき具体的に説明したが、本発明は上記実施
態様に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。例え
ば、図8に示されている過電流検出回路は一例であっ
て、図1に示す比較回路41,42および論理回路43
からなる回路と同等の機能を有するものであれば、回路
形式はどのようなものであってもよい。また、排他的論
理和をとる論理回路43はワイヤード論理などで構成す
ることが可能である。
てなされた発明をその背景となった利用分野であるカー
オーディオシステム用のパワーアンプICに適用した場
合について説明したが、それに限定されるものではな
く、たとえば携帯用あるいは据置型のラジオ受信機やテ
レビ受像器などにも適用することができ、特に大電流を
必要とするものに適用すると有効である。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
は、比較的ラフな定数で設計された回路で精度良く過電
流を検出することができ、これによって確実な過電流保
護を行なうことができるという効果を奏する。
例を示すブロック図。
正常時の波形図。
異常時の波形図。
出力特性を示す図。
出力特性を示す図。
図。
・システムの概略構成を示すブロック図。
Claims (5)
- 【請求項1】 最終段の出力回路の出力電圧を初段の差
動増幅回路に負帰還するように構成されたパワー増幅回
路と、該パワー増幅回路への入力信号を外部から取り入
れるための入力端子と、上記パワー増幅回路の出力信号
を外部へ取り出すための出力端子とを備えたパワーアン
プICであって、上記出力回路から初段差動増幅回路へ
の帰還電圧と上記出力回路の前段の増幅回路の出力電圧
とを比較する第1の比較手段と、上記出力回路から初段
差動増幅回路への帰還電圧と所定の基準電圧とを比較す
る第2の比較手段と、これらの比較手段における比較結
果に基づいて上記出力端子に流れる過電流を検出する過
電流検出回路と、この過電流検出回路の検出信号に基づ
いて上記出力端子に流れる過電流を防止する保護回路が
設けられてなることを特徴とするパワーアンプIC。 - 【請求項2】 上記出力回路は電圧―電流増幅型の増幅
回路であることを特徴とする請求項1に記載のパワーア
ンプIC。 - 【請求項3】 上記過電流検出回路は、上記第1の比較
手段の出力と上記第1の比較手段の出力の排他的論理和
に相当する信号を検出信号として出力するように構成さ
れてなることを特徴とする請求項1または2に記載のパ
ワーアンプIC。 - 【請求項4】 上記過電流検出回路は、入力信号の振幅
中心近傍のレベルの入力信号に対して出力が変化しない
不感帯を有するように構成されていることを特徴とする
請求項1から3のいずれかに記載のパワーアンプIC。 - 【請求項5】 請求項1から3のいずれかに記載のパワ
ーアンプICと、該パワーアンプICの上記入力端子に
オーディオ信号を供給するオーディオ信号源と、上記出
力端子に接続され上記オーディオ信号を上記パワーアン
プICで増幅した信号で駆動されるスピーカとを備えて
なることを特徴とするオーディオシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34090998A JP3648702B2 (ja) | 1998-12-01 | 1998-12-01 | パワーアンプicおよびオーディオシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34090998A JP3648702B2 (ja) | 1998-12-01 | 1998-12-01 | パワーアンプicおよびオーディオシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000174565A true JP2000174565A (ja) | 2000-06-23 |
JP3648702B2 JP3648702B2 (ja) | 2005-05-18 |
Family
ID=18341431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34090998A Expired - Fee Related JP3648702B2 (ja) | 1998-12-01 | 1998-12-01 | パワーアンプicおよびオーディオシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3648702B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010148325A (ja) * | 2008-12-22 | 2010-07-01 | Sanyo Electric Co Ltd | 電圧出力ドライバーおよび圧電ポンプ |
US8461932B2 (en) | 2010-09-22 | 2013-06-11 | Oki Semiconductor Co., Ltd. | Signal amplifier, bridge connection signal amplifier signal output device, latch-up prevention method, and program storage medium |
JP2019162726A (ja) * | 2018-03-19 | 2019-09-26 | 株式会社リコー | 液体吐出ユニットおよび液体を吐出する装置 |
-
1998
- 1998-12-01 JP JP34090998A patent/JP3648702B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010148325A (ja) * | 2008-12-22 | 2010-07-01 | Sanyo Electric Co Ltd | 電圧出力ドライバーおよび圧電ポンプ |
US8461932B2 (en) | 2010-09-22 | 2013-06-11 | Oki Semiconductor Co., Ltd. | Signal amplifier, bridge connection signal amplifier signal output device, latch-up prevention method, and program storage medium |
JP2019162726A (ja) * | 2018-03-19 | 2019-09-26 | 株式会社リコー | 液体吐出ユニットおよび液体を吐出する装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3648702B2 (ja) | 2005-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090189668A1 (en) | Voltage detecting circuit | |
US4598215A (en) | Wide common mode range analog CMOS voltage comparator | |
US4965469A (en) | Input circuit operable under different source voltages in semiconductor integrated circuit | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
JPH09145749A (ja) | 電流検出回路 | |
US7920026B2 (en) | Amplifier output stage with extended operating range and reduced quiescent current | |
JP3739361B2 (ja) | 半導体集積回路装置 | |
JP2019208092A (ja) | 半導体集積回路、オーディオ出力装置、電子機器および過電流保護方法 | |
US6759903B2 (en) | Amplifier | |
US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
JP3068146B2 (ja) | 半導体集積回路 | |
JP3648702B2 (ja) | パワーアンプicおよびオーディオシステム | |
JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
US11114849B2 (en) | Semiconductor device and semiconductor device system | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
JPH0529845A (ja) | カレントミラー回路 | |
JPH09105763A (ja) | コンパレータ回路 | |
JP4447350B2 (ja) | 信号出力回路の過電流保護回路 | |
JP3016993B2 (ja) | 半導体集積回路 | |
US7164320B2 (en) | Current threshold circuit | |
US6806770B2 (en) | Operational amplifier | |
JP2845065B2 (ja) | オペアンプ | |
JP3063345B2 (ja) | 飽和防止回路 | |
JPH05235653A (ja) | Btl増幅装置 | |
JP5598431B2 (ja) | オペアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |