JP4447350B2 - 信号出力回路の過電流保護回路 - Google Patents
信号出力回路の過電流保護回路 Download PDFInfo
- Publication number
- JP4447350B2 JP4447350B2 JP2004058246A JP2004058246A JP4447350B2 JP 4447350 B2 JP4447350 B2 JP 4447350B2 JP 2004058246 A JP2004058246 A JP 2004058246A JP 2004058246 A JP2004058246 A JP 2004058246A JP 4447350 B2 JP4447350 B2 JP 4447350B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- amount
- circuit
- signal output
- limit current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
<第1の実施の形態>
図1は本発明の第1の実施の形態を示す。図1において、1は出力トランジスタとしてのNMOSトランジスタであって、入力端子inからの入力信号に従って出力端子outから出力信号を出力するものであり、ゲートが入力端子inに、ドレインが出力端子outに、ソースがグランドに接続してある。
本実施の形態は、第1の実施の形態に係る電流モニタ用のNMOSトランジスタ2(図1)に代えて、図3に示す電流モニタ回路32を用いた例である。この電流モニタ回路32は、NMOSトランジスタ321、322を有し、NMOSトランジスタ321は、ゲートが出力トランジスタとしてのNMOSトランジスタ2のゲートに、ドレインがNMOSトランジスタ322のソースに、ソースがグランドに接続してあり、NMOSトランジスタ322のゲートが出力端子outに、ドレインが電流コンパレータ3の一方の入力端子に接続した例である。
本実施の形態は、第1の実施の形態に係る電流モニタ用のNMOSトランジスタ2(図1)に代えて、図4に示す電流モニタ回路42を用いた例であり、この電流モニタ回路42は、NMOSトランジスタ421、422と、オペアンプ420とを有する。NMOSトランジスタ421は、ゲートが出力トランジスタとしてのNMOSトランジスタ2のゲートに、ドレインがNMOSトランジスタ422のソースに、ソースがグランドに接続してある。NMOSトランジスタ422は、ゲートがオペアンプ420の出力端子に、ドレインが電流コンパレータ3の一方の入力端子に接続してある。オペアンプ420は、非反転端子が出力端子outに、反転端子がNMOSトランジスタ422のソースに接続してある。
本実施の形態は、第1の実施の形態に係るリミット電流設定回路4(図1)に代えて、図5に示すリミット電流設定回路54を用いた例である。このリミット電流設定回路54は、第1の実施の形態に係るリミット電流設定回路4(図1)との比較で言えば、抵抗406、407により構成した分圧回路を除くとともに、オペアンプ405の非反転端子を出力端子outに接続した点が異なる。
本実施の形態は、第1の実施の形態に係るリミット電流設定回路4(図1)に代えて、図7のリミット電流設定回路74を用いた例である。このリミット電流設定回路74において、NMOSトランジスタ7405〜7409はサイズが同一であり、PMOSトランジスタ7401、7403はサイズが同一である。このリミット電流設定回路74において、PMOSトランジスタ7401は、ゲートに入力信号の動作中心電圧VCOMが印加してあり、ソースが、抵抗7402を介して電源VDDに接続してある。PMOSトランジスタ7403は、ゲートが出力端子outに接続してあり、ソースが抵抗7404(抵抗7402と同一の抵抗値を有する。)を介して電源VDDに接続してあり、NMOSトランジスタ7405とNMOSトランジスタ7406によりカレントミラー回路が構成してあり、NMOSトランジスタ7405に流れる電流がNMOSトランジスタ7406にミラーされる。このNMOSトランジスタ7406に並列接続したNMOSトランジスタ7407と、NMOSトランジスタ7408とによりカレントミラー回路を構成し、このNMOSトランジスタ7408にNMOSトランジスタ7409を並列接続してある。NMOSトランジスタ7409は、ゲートにバイアスが印加してあり、ドレインが電流コンパレータ3の一方の入力端子に接続してある。
本実施の形態は、第1の実施の形態に係るリミット電流設定回路4(図1)に代えて、図9のリミット電流設定回路94を用いた例である。このリミット電流設定回路94は、第5の実施の形態に係るリミット電流設定回路74(図7)との比較でいえば、NMOSトランジスタ7408のドレインを抵抗9401を介して電源VDDに接続した点が異なる。
図11は本発明の第7の実施の形態に係る過電流保護回路を示す。この過電流保護回路は、第1の実施の形態に係る過電流保護回路(図1)との比較でいえば、コンパレータのタイプが異なり、したがって電流モニタ回路およびリミット電流設定回路の構成が異なる。
本実施の形態は、第7の実施の形態に係る電流モニタ回路112(図11)に代えて、図12に示す電流モニタ回路122を用いた例である。この電流モニタ回路122は、第2の実施の形態に係る電流モニタ回路32(図3)との比較でいえば、NMOSトランジスタ322のドレインを、コンパレータ113の一方の入力端子に接続するとともに、抵抗1221を介して電源VDDに接続した点が異なる。
本実施の形態は、第7の実施の形態に係る電流モニタ回路112(図11)に代えて、図13に示す電流モニタ回路132を用いた例である。この電流モニタ回路132は、第3の実施の形態に係る電流モニタ回路42(図4)との比較でいえば、NMOSトランジスタ422のドレインを、コンパレータ113の一方の入力端子に接続するとともに、抵抗1321を介して電源VDDに接続した点が異なる。
本実施の形態は、第7の実施の形態に係るリミット電流設定回路114(図11)に代えて、図14に示すリミット電流設定回路144を用いた例である。このリミット電流設定回路144は、第4の実施の形態に係るリミット電流設定回路54(図5)との比較でいえば、NMOSトランジスタ404のドレインを、コンパレータ113の一方の入力端子に接続するとともに、抵抗1441を介して電源VDDに接続した点が異なる。
本実施の形態は、第7の実施の形態に係るリミット電流設定回路114(図11)に代えて、図15に示すリミット電流設定回路154を用いた例である。このリミット電流設定回路154は、第5の実施の形態に係るリミット電流設定回路74(図7)との比較でいえば、NMOSトランジスタ7408のドレインを、コンパレータ113の一方の入力端子に接続するとともに、抵抗1541を介して電源VDDに接続した点が異なる。
本実施の形態は、第7の実施の形態に係るリミット電流設定回路114(図11)に代えて、図16に示すリミット電流設定回路164を用いた例である。このリミット電流設定回路164は、第6の実施の形態に係るリミット電流設定回路94(図9)との比較でいえば、NMOSトランジスタ7408のドレインを、コンパレータ113の一方の入力端子に接続するとともに、抵抗1641を介して電源VDDに接続した点が異なる。
図17は本発明の第13の実施の形態を示す。本実施の形態は、第1の実施の形態との比較でいえば、出力トランジスタのタイプが異なり、したがって過電流保護回路の構成が異なる。
本実施の形態は、第13の実施の形態に係る電流モニタ用のNMOSトランジスタ172(図17)に代えて、図19に示す電流モニタ回路192を用いた例である。この電流モニタ回路192は、PMOSトランジスタ1921、1922を有し、PMOSトランジスタ1921は、ゲートが出力トランジスタとしてのPMOSトランジスタ172のゲートに、ドレインがPMOSトランジスタ1922のソースに、ソースが電源VDDに接続してあり、PMOSトランジスタ1922のゲートが出力端子outに、ドレインがコンパレータ173の一方の入力端子に接続してある。
本実施の形態は、第13の実施の形態に係る電流モニタ用のPMOSトランジスタ172(図17)に代えて、図20に示す電流モニタ回路202を用いた例である。この電流モニタ回路202は、PMOSトランジスタ2021、2022と、オペアンプ2020とを有する。PMOSトランジスタ2021は、ゲートが出力トランジスタとしてのPMOSトランジスタ171のゲートに、ドレインがPMOSトランジスタ2022のソースに、ソースが電源VDDに接続してある。PMOSトランジスタ2022は、ゲートがオペアンプ2020の出力端子に、ドレインがコンパレータ173の一方の入力端子に接続してある。オペアンプ2020は、非反転端子が出力端子outに、反転端子がPMOSトランジスタ2022のソースに接続してある。
本実施の形態は、第13の実施の形態に係るリミット電流設定回路174(図17)に代えて、図21に示すリミット電流設定回路214を用いた例である。このリミット電流設定回路214は、第13の実施の形態に係るリミット電流設定回路174(図17)との比較で言えば、抵抗1746、1747により構成した分圧回路を除くとともに、オペアンプ1745の非反転端子を出力端子outに接続した点が異なる。
本実施の形態は、第13の実施の形態に係るリミット電流設定回路174(図17)に代えて、図23のリミット電流設定回路234を用いた例である。このリミット電流設定回路224において、PMOSトランジスタ2305〜2309はサイズが同一であり、NMOSトランジスタ2301、2303はサイズが同一である。このリミット電流設定回路234において、NMOSトランジスタ2301は、ゲートに、入力信号の動作中心電圧VCOMが印加してあり、ソースが、抵抗2302を介してグランドに接続してある。NMOSトランジスタ2303は、ゲートが出力端子outに接続してあり、ソースが抵抗2304(抵抗2302と同一の抵抗値を有する。)を介してグランドに接続してある。PMOSトランジスタ2305とPMOSトランジスタ2306によりカレントミラー回路が構成してあり、PMOSトランジスタ2305に流れる電流がPMOSトランジスタ2306にミラーされる。このPMOSトランジスタ2306に並列接続したPMOSトランジスタ2307と、PMOSトランジスタ2308とによりカレントミラー回路を構成し、このPMOSトランジスタ2308にPMOSトランジスタ2309を並列接続してある。PMOSトランジスタ2309のゲートにバイアスを印加してあり、ドレインがコンパレータ173の一方の入力端子に接続してある。
本実施の形態は、第13の実施の形態に係るリミット電流設定回路174(図17)に代えて、図25のリミット電流設定回路254を用いた例である。このリミット電流設定回路254は、第17の実施の形態に係るリミット電流設定回路234(図23)との比較でいえば、PMOSトランジスタ2308のドレインを抵抗2541を介してグランドに接続した点が異なる。
図27は本発明の第19の実施の形態に係る過電流保護回路を示す。この過電流保護回路は、第13の実施の形態に係る過電流保護回路(図17)との比較でいえば、コンパレータのタイプが異なり、したがって電流モニタ回路およびリミット電流設定回路の構成が異なる。
本実施の形態は、第19の実施の形態に係る電流モニタ回路272(図27)に代えて、図28に示す電流モニタ回路282を用いた例である。この電流モニタ回路282は、第14の実施の形態に係る電流モニタ回路192(図19)との比較でいえば、PMOSトランジスタ1921のドレインを、コンパレータ273の一方の入力端子に接続するとともに、抵抗2821を介してグランドに接続した点が異なる。
本実施の形態は、第19の実施の形態に係る電流モニタ回路272(図27)に代えて、図29に示す電流モニタ回路292を用いた例である。この電流モニタ回路292は、第15の実施の形態に係る電流モニタ回路202(図20)との比較でいえば、PMOSトランジスタ2021のドレインを、コンパレータ273の一方の入力端子に接続するとともに、抵抗2921を介してグランドに接続した点が異なる。
本実施の形態は、第19の実施の形態に係るリミット電流設定回路274(図27)に代えて、図30に示すリミット電流設定回路304を用いた例である。このリミット電流設定回路304は、第16の実施の形態に係るリミット電流設定回路214(図21)との比較でいえば、PMOSトランジスタ1744のドレインを、コンパレータ273の一方の入力端子に接続するとともに、抵抗3041を介してグランドに接続した点が異なる。
本実施の形態は、第19の実施の形態に係るリミット電流設定回路274(図27)に代えて、図31に示すリミット電流設定回路314を用いた例である。このリミット電流設定回路314は、第17の実施の形態に係るリミット電流設定回路234(図23)との比較でいえば、PMOSトランジスタ2308のドレインを、コンパレータ273の一方の入力端子に接続するとともに、抵抗3141を介してグランドに接続した点が異なる。
本実施の形態は、第19の実施の形態に係るリミット電流設定回路274(図27)に代えて、図32に示すリミット電流設定回路324を用いた例である。このリミット電流設定回路324は、第18の実施の形態に係るリミット電流設定回路254(図25)との比較でいえば、PMOSトランジスタ2308のドレインを、コンパレータ273の一方の入力端子に接続するとともに、抵抗3241を介してグランドに接続した点が異なる。
図33は本発明の第25の実施の形態を示す。これは、電源VDDとグランドとの中点電位VCOMを中心とする信号を出力するヘッドホンアンプの過電流保護回路の例であって、グランドに対する過電流保護と、正電源に対する過電流保護との両方を行うものである。
本実施の形態は、第25の実施の形態に係る信号出力回路332(図33)におけるリミット電流設定回路4(図1)に代えて、第4の実施の形態に係るリミット電流設定回路54(図5)を用い、かつ第25の実施の形態に係る信号出力回路333(図33)におけるリミット電流設定回路174(図17)に代えて、第16の実施の形態に係るリミット電流設定回路214(図21)を用いた例である。
本実施の形態は、第25の実施の形態に係る信号出力回路332(図33)おけるリミット電流設定回路4(図1)に代えて、第5の実施の形態に係るリミット電流設定回路74(図7)を用い、かつ第25の実施の形態に係る信号出力回路333(図33)におけるリミット電流設定回路174(図17)に代えて、第17の実施の形態に係るリミット電流設定回路234(図23)を用いた例である。
本実施の形態は、第25の実施の形態に係る信号出力回路332(図33)におけるリミット電流設定回路4(図1)に代えて、第6の実施の形態に係るリミット電流設定回路94(図9)を用い、かつ第25の実施の形態に係る信号出力回路333(図33)におけるリミット電流設定回路174(図17)に代えて、第18の実施の形態に係るリミット電流設定回路254(図25)を用いた例である。
本実施の形態は、第25の実施の形態との比較でいえば、信号出力回路332、333の構成が異なる。すなわち、信号出力回路332については、第1の実施の形態に係る信号出力回路、すなわち図1の信号出力回路に代えて、第7の実施の形態に係る信号出力回路、すなわち図11の信号出力回路を用い、入力端子inが差動増幅器331の内部信号IN3に結合し、出力端子outをコンデンサ334に接続した例である。また、信号出力回路333については、第13の実施の形態に係る信号出力回路、すなわち図17の信号出力回路に代えて、第19の実施の形態に係る信号出力回路、すなわち図27の信号出力回路を用い、入力端子inが差動増幅器331の内部信号IN4に結合し、出力端子outをコンデンサ334に接続した例である。
本実施の形態は、第29の実施の形態に係る信号出力回路332におけるリミット電流設定回路114(図11)に代えて、第10の実施の形態に係るリミット電流設定回路144(図14)を用い、かつ第29の実施の形態に係る信号出力回路333におけるリミット電流設定回路274(図27)に代えて、第22の実施の形態に係るリミット電流設定回路304(図30)を用いた例である。
本実施の形態は、第29の実施の形態に係る信号出力回路332におけるリミット電流設定回路114(図11)に代えて、第11の実施の形態に係るリミット電流設定回路154(図15)を用い、かつ第29の実施の形態に係る信号出力回路333におけるリミット電流設定回路274(図27)に代えて、第23の実施の形態に係るリミット電流設定回路314(図31)を用いた例である。
本実施の形態は、第29の実施の形態に係る信号出力回路332におけるリミット電流設定回路114(図11)に代えて、第12の実施の形態に係るリミット電流設定回路164(図16)を用い、かつ第29の実施の形態に係る信号出力回路333におけるリミット電流設定回路274(図27)に代えて、第24の実施の形態に係るリミット電流設定回路324(図32)を用いた例である。
図40は本発明の第33の実施の形態を示す。これは、複数の信号出力回路がある場合において、これら複数の信号出力回路のうちの少なくとも1つの信号出力回路に過電流が流れた場合に、これら複数の信号出力回路を同時に過電流から保護するようにした例である。
2 NMOSトランジスタ
3 コンパレータ
4 リミット電流設定回路
171、175 NMOSトランジスタ
172 PMOSトランジスタ
173 コンパレータ
174 リミット電流設定回路
331 差動増幅器
332、333 信号出力回路
334 コンデンサ
335 ヘッドホン
Claims (2)
- 信号出力回路の過電流保護回路であって、
前記信号出力回路の信号出力段に流れる電流量に比例したモニタ電流量を流す電流モニタ手段と、
前記信号出力段の出力電圧に基づくリミット電流量を設定するリミット電流設定手段と、
前記モニタ電流量と前記リミット電流量を比較する比較手段と、
該比較手段により比較した結果、前記モニタ電流量が前記リミット電流量を超えた場合に、前記信号出力段の入力信号電圧を所定電圧にクランプして、該信号出力段に流れる電流量を前記リミット電流量未満にする制御手段と、
を備え、
前記リミット電流量は、前記信号出力段の出力電圧の関数であり、
前記リミット電流設定手段は、少なくとも一部の前記信号出力段の出力電圧領域において、前記信号出力段の正常状態において流れる電流と一定電流の和となる、前記リミット電流量を設定することを特徴とする過電流保護回路。 - 第1ないし第n(≧2)信号出力回路の過電流保護回路であって、
前記第1ないし第n信号出力回路の信号出力段にそれぞれ流れる電流量に比例したモニタ電流を流す第1ないし第n電流モニタ手段と、
該第1ないし第n電流モニタ手段をそれぞれ流れるモニタ電流を合算する合算手段と、
前記信号出力段の出力電圧に基づくリミット電流量を設定するリミット電流設定手段と、
前記合算手段による合算により得られたモニタ電流量と前記リミット電流量を比較する比較手段と、
該比較手段により比較した結果、前記モニタ電流量が前記リミット電流量を超えた場合に、前記第1ないし第n信号出力回路のそれぞれの信号出力段の入力信号電圧を同時に所定電圧にクランプして、該信号出力段に流れる電流量を前記リミット電流量未満にする第1ないし第n制御手段と、
を備え、
前記リミット電流量は、前記信号出力段の出力電圧の関数であり、
前記リミット電流設定手段は、少なくとも一部の前記信号出力段の出力電圧領域において、前記信号出力段の正常状態において流れる電流と一定電流の和となる、前記リミット電流量を設定することを特徴とする過電流保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004058246A JP4447350B2 (ja) | 2004-03-02 | 2004-03-02 | 信号出力回路の過電流保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004058246A JP4447350B2 (ja) | 2004-03-02 | 2004-03-02 | 信号出力回路の過電流保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005252494A JP2005252494A (ja) | 2005-09-15 |
JP4447350B2 true JP4447350B2 (ja) | 2010-04-07 |
Family
ID=35032590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004058246A Expired - Fee Related JP4447350B2 (ja) | 2004-03-02 | 2004-03-02 | 信号出力回路の過電流保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4447350B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5060871B2 (ja) * | 2007-08-22 | 2012-10-31 | セイコーインスツル株式会社 | 可変分圧回路及び磁気センサ回路 |
US7692468B1 (en) * | 2008-09-19 | 2010-04-06 | Qualcomm Incorporated | Voltage clamp |
JP5562781B2 (ja) | 2010-09-21 | 2014-07-30 | ラピスセミコンダクタ株式会社 | 保護装置、相補型保護装置、信号出力装置、ラッチアップ阻止方法、及びプログラム |
-
2004
- 2004-03-02 JP JP2004058246A patent/JP4447350B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005252494A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100763328B1 (ko) | 정전압 회로 및 정전압 회로를 구비하는 반도체 장치 | |
JP5731993B2 (ja) | 電力増幅装置およびオーディオシステム | |
JP4855886B2 (ja) | 電力増幅装置 | |
JP2005347377A (ja) | 過熱保護回路を備えた半導体集積回路 | |
GB2414353A (en) | Method and apparatus for protecting a switching amplifier from excess current | |
JP2012159870A (ja) | ボルテージレギュレータ | |
CN106066419B (zh) | 电流检测电路 | |
WO2019008817A1 (ja) | 半導体スイッチング素子の短絡保護回路 | |
JPWO2004010575A1 (ja) | パワーアンプ装置 | |
JP4810943B2 (ja) | 過電流検出回路及び電圧比較回路 | |
US20210003619A1 (en) | High-Speed AFE for Current Monitoring Applications | |
JP4447350B2 (ja) | 信号出力回路の過電流保護回路 | |
JP2008210134A (ja) | 検出システム | |
JP6445878B2 (ja) | 定電流駆動回路 | |
KR20020082424A (ko) | 전압 제어 회로 | |
JP2006329655A (ja) | 電流検出回路および定電圧供給回路 | |
JP6808990B2 (ja) | 半導体物理量センサ装置 | |
JP4016854B2 (ja) | 演算増幅回路を有する半導体装置 | |
JP2013130937A (ja) | 定電圧回路及び電子機器 | |
JP3648702B2 (ja) | パワーアンプicおよびオーディオシステム | |
JP2966895B2 (ja) | 増幅回路 | |
JP2003067062A (ja) | ボルテージレギュレータ | |
JP2007005958A (ja) | 電力増幅器 | |
US7164320B2 (en) | Current threshold circuit | |
JP3385849B2 (ja) | ヒステリシス調整機能付コンパレータ及び電流検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4447350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |