KR20020082424A

KR20020082424A - 전압 제어 회로

Info

Publication number: KR20020082424A
Application number: KR1020020021528A
Authority: KR
Inventors: 마츠오다카아키
Original assignee: 세이코 인스트루먼트 가부시키가이샤
Priority date: 2001-04-19
Filing date: 2002-04-19
Publication date: 2002-10-31
Also published as: JP2002318625A; TW584797B; JP4772980B2; US20020158679A1; CN1381774A; KR100904111B1; CN100380264C

Abstract

출력 단락 보호 회로에서는, 전류원 회로에 접속되고 전류를 감시하는 전류 감지 저항기에 미리 전류가 흐른다. 소망의 단락 전류가 흐를 때, 보호 회로를 동작시키기 위한 전압이 전류 감지 저항기에 발생되고, 전류가 임의의 단락 전류로 조정된다.

Description

전압 제어 회로{VOLTAGE CONTROL CIRCUIT}

본 발명은 모노리딕 집적회로 형태의 전압 제어 회로에 관한 것으로, 특히, 출력 전압 보호 회로에 관한 것이다.

일본국 특공평 7-74976호에 개시되어 있는 전압 제어 회로의 출력 단락 보호 회로가 알려져있다. 도 2에는 종래의 전압 제어 회로의 출력 단락회로 보호 회로의 회로도가 도시된다. 입력 단자(201)로부터 입력된 전압(Vin)이 제어용 MOS형 트랜지스터(202)를 통해 출력 단자(203)로 출력된다. 출력 단자(203)에는 저항기(204 및 205)가 접속되고, 저항기(204 및 205) 간의 접속점의 전압은 증폭기(206)의 양의 입력 단자측에 입력된다. 한편, 증폭기(206)의 음의 입력 단자측에는 전원(207)으로부터의 기준 전압(Vref)이 입력된다. 또한, 증폭기(206)의 출력 단자는 제어용 트랜지스터(202)의 게이트에 접속된다.

전류를 감시하기 위한 트랜지스터(213)와 저항기(208)가 직렬로 접속되는 회로가 제어용 트랜지스터(202)와 병렬로 삽입되고, 트랜지스터(209)의 게이트 전압이 트랜지스터(213)와 저항기(208)의 접속점으로부터 공급된다. 저항기(210)는 트랜지스터(209)와 입력 단자(201) 사이에 삽입되어 인버터 회로를 구성한다. 인버터 회로의 접속점(212)의 출력 전압은 제어용 트랜지스터(202)의 게이트와 소오스 사이에 삽입된 트랜지스터(211)로 입력된다. 또한, 트랜지스터(213)의 게이트 전압은 제어용 트랜지스터(202)에서와 같이 증폭기(206)로부터 공급된다.

전술한 회로 구성을 채용함으로써 출력 단자로부터 추출될 수 있는 출력 전류와 그 때의 출력 전압 특성은 도 5에 도시된 특성을 나타낸다. 이 예에서, Is는 출력 유지 전류, Im은 최대 전류이다.

그러나, 종래의 출력 단락 보호 회로는 출력 유지 전류(Is)를 임의값으로 조정하기가 곤란하다는 결점이 있다. 이것은, 제조공정의 불균일, 기판 밀도의 불균일, 기판상의 소자의 특성의 불균일 등에 기인하여 트랜지스터의 저항, 임계값 등이 설계시 예측된 값으로부터 변동하기 때문이다.

본 발명의 목적은 종래의 장치가 가지는 결함을 제거하는 것이다.

본 발명에서는, 새로이 전류원 회로가 추가되어, 전류를 감시하는 전류 감지 저항기에 미리 전류를 흐르게 한다. 이후에, 소망의 단락 전류가 전류 감지 저항기에 흐를 때, 보호 회로를 작동시키기 위한 전압이 전류 감지 저항기에 발생하여 단락 전류를 임의의 단락 전류로 조정한다.

본 발명은, 전류 경로에 저항기가 배치되고, 저항기에 의해 발생된 전압 강하가 검출되어 전류 제한을 행하는 회로를 사용한다. 이 예에서는, MOS형 트랜지스터의 백 게이트(back gate)가 사용된다.

또한, 트랜지스터와 저항기에 직렬로 접속된 전류 감시 회로; 상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬로 접속하는 출력 전압 제어 회로; 및 상기 저항기에 접속된 전류원 회로로 구성되는 전압 제어 회로가 사용된다. 또한, 트랜지스터와 저항기에 직렬로 접속된 전류 감시 회로; 상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬로 접속하는 출력 전압 제어 회로; 상기 출력 전압 제어 회로의 출력 단락 보호 회로; 및 상기 저항기에 접속된 전류원 회로로 구성되고, 상기 전류원 회로가 상기 출력 단락 보호 회로를 동작시키기 위한 전압을 상기저항기에 인가하는 전압 제어 회로가 사용된다.

도 1은 본 발명의 제1 실시예를 도시하는 회로도,

도 2는 종래의 전압 제어 회로,

도 3은 본 발명의 제2 실시예에 의한 측정 장치를 도시하는 회로 블록도,

도 4는 본 발명의 제3 실시예에 의한 측정 장치를 도시하는 회로 블록도,

도 5는 종래의 전압 제어 회로의 출력 전압 특성이다.

〈도면의 주요부분에 대한 부호의 설명〉

101 : 전류원 회로 201 : 입력 단자

202 : 제어용 MOS형 트랜지스터 203 : 출력 단자

204 : 저항기 205 : 저항기

206 : 증폭기 207 : 전원

208 : 저항기 209 : 트랜지스터

210 : 증폭기 211 : 트랜지스터

212 : 접속점 213 : 트랜지스터

이제, 첨부된 도면을 참조하여 본 발명의 양호한 실시예가 설명된다.

(제1 실시예)

도 1은 본 발명의 제1 실시예를 도시하는 회로도이다. 도 2와 동일한 부분은 설명에서 생략된다. 전류원(101)이 트랜지스터(213)와 저항기(208)의 접속점에 접속된다. 전류원(101)은, 설계 정수, 휴즈 트리밍, 레이저 트리밍 또는 그 밖의 방법에 의해 전류값을 조정하는 기능이 있다.

출력 단자(3)가 접지 전위에 단락될 때, 유지 전류(Is)가 흐른다. Is는 다음식으로 얻어질 수 있다.

Is = N ×(V_TN/R1 - I_A)…(1)

여기서, V_TN는 트랜지스터(209)의 임계 전압이고, R1은 저항기(208)의 저항이고, N은 트랜지스터(202)와 트랜지스터(213)의 전류 미러비(mirror ratio)이며, I_A는 전류원(101)으로부터 트랜지스터(213)와 저항기(208)의 접속점으로 유입되는 전류이거나 또는 이 접속점으로부터 유출되는 전류이다.

식(1)로 알 수 있는 바와 같이, Is는 I_A를 조정함으로써 임의값으로 설정될 수 있다. 예를 들면, Is가 30 ㎃로 설정되는 경우에, V_TN= 0.5 V, R1 = 500 Ω, 트랜지스터(202)와 트랜지스터(213)의 미러비가 100이라 가정하면,

30 ×0.001 = 100 ×(0.5/500 - I_A)…(2)

식(2)로부터,

I_A= 0.0007 A = 0.7 ㎃

따라서, 전류원(101)으로부터 0.7 ㎃의 전류가 흐를 때, 유지 전류(Is)는 30 ㎃로 조정될 수 있다.

(제2 실시예)

도 3은 본 발명의 제2 실시예를 도시하는 회로도이다. 도 1과의 중복 부분은 설명에서 생략된다. 공핍형 트랜지스터(301)의 게이트와 소오스는 접지되어 있다. 트랜지스터(302)는 소오스와 벌크가 입력 단자(201)에 그리고 게이트와 드레인이 트랜지스터(301)에 접속되어 있다. 트랜지스터(303)는, 입력 단자(201), 트랜지스터(213) 및 저항기(208)의 접속점에 접속된다. 전압이 입력 단자에 입력되고 트랜지스터(301)의 드레인 전압이 임계값 이상의 전압이 될 때, 트랜지스터(301)는 정전류(constant current) 회로로서 기능한다. 트랜지스터(302)와 트랜지스터(301)가 전류가 흐르는 공통 경로를 가지므로, 트랜지스터(302와 301)에는 동일한 전류가 흐른다. 트랜지스터(302)와 트랜지스터(303)가 공통 게이트를 가지기 때문에, 트랜지스터(301)로 유입되는 전류에 비례하는 전류(I_A)가 트랜지스터(302와 303)에 흐른다. 이 전류의 비례 정수는 트랜지스터(302와 303)의 각각의 크기에 의해 결정된다. 트랜지스터(302와 303)의 채널 길이를 각기 L1과 L2, 그 채널 폭을 각기 W1과 W2, 공핍형트랜지스터(301)에 흐르는 전류를 Idep이라 가정하면, I_A는 다음식으로 나타내어진다.

I_A= (W2/L2)/(W1/L2) ×Idep

따라서, I_A는 트랜지스터(302와 303)의 크기를 적절히 설정함으로써 조정될 수 있다. 제1 실시예에서 설명된 바와 같이, I_A를 조정함으로써 유지 전류(Is)가 임의의 값으로 설정될 수 있고, 도 3에 도시된 회로에서 Is가 임의의 값으로 조정될 수 있다는 것이 명백하다.

(제3 실시예)

도 4는 본 발명의 제3 실시예를 도시하는 회로도이다. 도 1 내지 도 3의 중복 부분은 설명에서 생략된다. 공핍형 트랜지스터(404)는 출력 단자(203)에 접속된 게이트와 소오스를 가지고, 벌크는 접지되어 있다. 트랜지스터(402)는 입력 단자(201)에 접속된 소오스와 벌크 및 트랜지스터(404)에 접속된 게이트와 드레인을 갖는다. 트랜지스터(403)는, 입력 단자(201), 트랜지스터(213) 및 저항기(208)의 접속점에 접속된다. 전압이 입력 단자에 입력되고 트랜지스터(404)의 드레인 전압이 임계값 이상의 전압이 될 때, 트랜지스터(404)는 정전류 회로로서 기능한다. 트랜지스터(402)와 트랜지스터(404)가 전류가 흐르는 공통 경로를 가지므로, 동일한 전류가 트랜지스터(402와 404)에 흐른다. 트랜지스터(402)와 트랜지스터(403)가 공통 경로를 갖기 때문에, 트랜지스터(404)에 유입되는 전류에 비례하는전류(I_A)가 트랜지스터(402와 403)에 흐른다. 전류의 비례 상수는 트랜지스터(402와 403)의 각각의 크기에 의해 결정된다. 트랜지스터(402와 403)의 채널 길이를 각기 L1과 L2, 그 채널 폭을 각기 W1과 W2, 공핍형 트랜지스터(404)에 흐르는 전류를 Idep라고 가정하면, I_A는 다음식으로 나타내어진다.

I_A= (W2/L2)/(W1/L2) ×Idep

따라서, I_A는 트랜지스터(402와 403)의 크기를 적절히 설정함으로써 조정될 수 있다. 제1 실시예에서 설명된 바와 같이, I_A를 조정함으로써 유지 전류(Is)가 임의의 값으로 설정될 수 있고, 도 3에 도시된 회로에서 Is가 임의의 값으로 조정될 수 있다는 것이 명백하다.

본 발명의 양호한 실시예의 전술한 설명은 예시와 설명을 목적으로 제공되었다. 개시된 정확한 형태에 본 발명을 한정하는 것이 아니라 상기 가설에 비추어 또는 본 발명의 실행으로부터 얻어질 수 있는 변형 및 변화가 가능하다. 실시예들은 본 발명의 원리와 실제적 적용을 설명하기 위해서 선택되고 기술되었으며 당해 기술분야의 숙련된 자는 고려된 특정 사용에 적합하며 각종 실시예와 변형에 본 발명을 사용할 수 있다. 본 발명의 범주를 첨부된 특허청구범위, 그리고 그 균등물에 의해서 한정하려고 의도된다.

전술한 바와 같이, 본 발명에 의한 측정 회로는 다음 이점이 있다. 전류원이 종래의 전원 보호 회로에 추가되고, 전류원으로부터의 전류값이 적절한 값으로 설정되므로, 유지 전류(Is)가 임의의 값으로 설정될 수 있다.

Claims

전압 제어 회로에 있어서,

트랜지스터와 저항기에 직렬로 접속된 전류 감시 회로;

상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬도 접속하는 출력 전압 제어 회로; 및

상기 저항기에 접속된 전류원 회로를 포함하는 것을 특징으로 하는 전압 제어 회로.
전압 제어 회로에 있어서,

트랜지스터와 저항기에 직렬로 접속된 전류 감시 회로;

상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬도 접속하는 출력 전압 제어 회로;

상기 출력 전압 제어 회로의 출력 단락 보호 회로; 및

상기 저항기에 접속된 전류원 회로를 포함하고,

상기 전류원 회로는 상기 출력 단락 보호 회로를 동작시키기 위한 전압을 상기 저항기에 인가하는 것을 특징으로 하는 전압 제어 회로.
전류 경로에 저항기가 배치되고, 상기 저항기에 의해 발생된 전압 강하가 검출되어 전류 제한을 행하는 것을 특징으로 하는 회로.
청구항 1의 회로 중, MOS 트랜지스터의 백 게이트가 사용되는 것을 특징으로 하는 회로.