JP4772980B2 - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP4772980B2 JP4772980B2 JP2001121337A JP2001121337A JP4772980B2 JP 4772980 B2 JP4772980 B2 JP 4772980B2 JP 2001121337 A JP2001121337 A JP 2001121337A JP 2001121337 A JP2001121337 A JP 2001121337A JP 4772980 B2 JP4772980 B2 JP 4772980B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はモノリシックIC化された電圧制御回路に関するものであり、特に、出力電圧保護回路に関するものである。
【０００２】
【従来の技術】
「特公平７−７４９７６」にあるような電圧制御回路の出力短絡保護回路が知られていた。従来の電圧制御回路の出力短絡保護回路の回路図を図２に示す。入力端子２０１から入力された電圧Vinは制御用MOS型トランジスタ２０２を通り、出力端子２０３に出力される。出力端子２０３には、抵抗２０４，２０５が接続され、抵抗２０４、２０５の接続点の電圧は増幅器２０６の正入力端子側に入力される。一方、増幅器２０６の負入力端子側には電源２０７からの基準電圧Vrefが入力されている。また、増幅器２０６の出力端子は制御用トランジスタ２０２のゲートに接続されている。
【０００３】
電流をモニタする為のトランジスタ２１３と抵抗２０８を直列に接続した回路を制御用トランジスタ２０２と並列に挿入し、トランジスタ２０９のゲート電圧はトランジスタ２１３と抵抗２０８との接続点から供給する。トランジスタ２０９と入力端子２０１の間には抵抗２１０を挿入し、インバート回路を構成する。インバート回路の接続点２１２の出力電圧は制御用トランジスタ２０２のゲート・ソース間に挿入されているトランジスタ２１１のゲートに入力される。またトランジスタ２１３のゲート電圧は、制御トランジスタ２０２と同様に増幅器２０６から供給される。
【０００４】
上記の回路構成を取ることにより出力端子２０３から取り出せる出力電流とそのときの出力電圧特性は図５に示すような特性を示す。ここでIsは出力保持電流、Ｉｍは最大電流で、この特性曲線をフの字特性と呼ぶ。
【０００５】
【発明が解決しようとする課題】
しかし、従来の出力短絡保護回路は、出力保持電流Isを任意の値に調節することが困難であるという欠点があった。これは製造工程上のばらつき、基板濃度のばらつき、基板上の素子の特性ばらつきなどによって、抵抗値、トランジスタのしきい値などが設計の時想定した値から変動するためである。
【０００６】
【課題を解決するための手段】
本発明では新たに電流源回路を追加し、電流をモニターするカレントセンス抵抗に予め電流を流しておく。そして所望の短絡電流が流れたところで、保護回路が動作するだけの電圧がカレントセンス抵抗に生じるようにして、任意の短絡電流に調節する。
【０００７】
この発明は、電流経路に抵抗を配置し、抵抗で生じる電圧降下を検出して電流制限を行なう回路を用いた。ここで、ＭＯＳトランジスタのバックゲートを使用する。
【０００８】
さらに、トランジスタと抵抗を直列に接続した電流モニタ回路と、前記電流モニタ回路に入力端子と出力端子を並列に接続した出力電圧制御回路と、前記抵抗に接続された電流源回路を有する電圧制御回路を使用した。また、トランジスタと抵抗を直列に接続した電流モニタ回路と、前記電流モニタ回路に入力端子と出力端子を並列に接続した出力電圧制御回路と、前記出力電圧制御回路の出力短絡保護回路と、前記抵抗に接続された電流源回路からなり、前記電流源回路が前記抵抗に前記出力短絡保護回路が動作する電圧を印加する電圧制御回路を用いた。
【０００９】
【発明実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００１０】
（実施例１）
図1は本発明の第1の実施例を示す回路図である。図2と同等な部分は説明を省略する。トランジスタ２１３と抵抗２０８の接続点には電流源１０１が接続されている。この電流源は設計定数、フューズトリミング、レーザートリミング、その他の方法で電流値を調節できる機能を持つ。
出力端子３を接地電位と短絡した時には、保持電流Isが流れる。このIsは次のような式で求めることができる。
【００１１】
Is ＝ N×（VTN ／R1 ― IA） （１）
ここでVTNはトランジスタ２０９の閾値電圧、R1は抵抗２０８の抵抗値、Nはトランジスタ２０２とトランジスタ２１３の電流ミラー比、IAは電流源１０１からトランジスタ２１３と抵抗２０８の接続点に流れ込む、もしくは流れ出る電流である。
【００１２】
式（１）からわかるようにIAを調節することでIsを任意の値に設定することができる。例えばIsを３０ｍＡに設定する場合は、VTN＝0.5Ｖ、R1＝500Ω、トランジスタ２０２とトランジスタ２１３のミラー比を１００としたとき、
３０×０．００１ ＝ １００×（０．５／５００ ― IA）（２）
式（２）より
IA ＝ ０．０００７Ａ ＝ ０．７ｍＡ
よって電流源１０１から０．７ｍＡの電流を流すことによって、保持電流Isを３０ｍＡに調節することができる。
【００１３】
（実施例２）
図３は本発明の第1の実施例を示す回路図である。第1図と重複するところは説明を省略する。デュプレッション型トランジスタ３０１のゲートとソースは接地されている。トランジスタ３０２はソースとバルクが入力端子２０１に、ゲートとドレインがトランジスタ３０１に接続されている。トランジスタ３０３は入力端子２０１とトランジスタ２１３と抵抗２０８の接続点に接続されている。入力端子に電圧が入力され、トランジスタ３０１のドレイン電圧が閾値以上の電圧になると、トランジスタ３０１には定電流回路として機能する。トランジスタ３０２とトランジスタ３０１は電流が流れる経路が同じなので、等しい電流が流れる。トランジスタ３０２とトランジスタ３０３はゲートが共通なため、トランジスタ３０１に流れる電流に比例した電流IAが流れる。この電流の比例定数はトランジスタ３０２、３０３それぞれのサイズによって決定される。トランジスタ３０２、３０３のチャネル長をそれぞれL1、L2、チャネル幅をW1、W2、デュプレッション型トランジスタ３０１に流れる電流をIdepとするとIAは以下の式で表される。
【００１４】
IA ＝ （W2／L2）／（W1／L1）× Idep
よってトランジスタ３０２、３０３のサイズを適切に設定することで、IAを調節できる。IAを調節することで保持電流Isを任意の値に設定できることは（実施例１）において説明した通りであり、図３の回路でIsを任意の値に調節できることは明白である。
【００１５】
（実施例3）
図４は本発明の第３の実施例を示す回路図である。第1図、第２図、図３と重複するところは説明を省略する。デュプレッション型トランジスタ４０４のゲートとソースは出力端子２０３に、バルクは接地されている。トランジスタ４０２はソースとバルクが入力端子２０１に、ゲートとドレインがトランジスタ４０４に接続されている。トランジスタ４０３は入力端子２０１とトランジスタ２１３と抵抗２０８の接続点に接続されている。入力端子に電圧が入力され、トランジスタ４０４のドレイン電圧が閾値以上の電圧になると、トランジスタ４０４には定電流回路として機能する。トランジスタ４０２とトランジスタ４０４は電流が流れる経路が同じなので、等しい電流が流れる。トランジスタ４０２とトランジスタ４０３はゲートが共通なため、トランジスタ４０４に流れる電流に比例した電流IAが流れる。この電流の比例定数はトランジスタ４０２、４０３それぞれのサイズによって決定される。トランジスタ４０２、４０３のチャネル長をそれぞれL1、L2、チャネル幅をW1、W2、デュプレッション型トランジスタ４０４に流れる電流をIdepとするとIAは以下の式で表される。
【００１６】
IA ＝ （W2／L2）／（W1／L1）× Idep
よってトランジスタ４０２、４０３のサイズを適切に設定することで、IAを調節することができる。IAを調節することで保持電流Isを任意の値に設定できることは（実施例１）において説明した通りであり、図３の回路でIsを任意の値に調節できることは明白である。
【００１７】
【発明の効果】
本発明の測定回路には以下のような効果がある。従来の電源保護回路に電流源を追加し、電流現からの電流値を適当な値にすることで、保持電流Isを任意の値に設定することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路図である。
【図２】従来の電圧制御回路。
【図３】本発明の第２実施例の測定器の回路ブロック図である。
【図４】本発明の第３実施例の測定器の回路ブロック図である。
【図５】従来の電圧制御回路の出力電圧特性
【符号の説明】
１０１…電流源回路
２０１…入力端子
２０２…制御用MOS型トランジスタ
２０３…出力端子
２０４…抵抗
２０５…抵抗
２０６…増幅器
２０７…電源
２０８…抵抗
２０９…トランジスタ
２１０…増幅器
２１１…トランジスタ
２１２…接続点
２１３…トランジスタ
【発明の属する技術分野】
この発明はモノリシックIC化された電圧制御回路に関するものであり、特に、出力電圧保護回路に関するものである。
【０００２】
【従来の技術】
「特公平７−７４９７６」にあるような電圧制御回路の出力短絡保護回路が知られていた。従来の電圧制御回路の出力短絡保護回路の回路図を図２に示す。入力端子２０１から入力された電圧Vinは制御用MOS型トランジスタ２０２を通り、出力端子２０３に出力される。出力端子２０３には、抵抗２０４，２０５が接続され、抵抗２０４、２０５の接続点の電圧は増幅器２０６の正入力端子側に入力される。一方、増幅器２０６の負入力端子側には電源２０７からの基準電圧Vrefが入力されている。また、増幅器２０６の出力端子は制御用トランジスタ２０２のゲートに接続されている。
【０００３】
電流をモニタする為のトランジスタ２１３と抵抗２０８を直列に接続した回路を制御用トランジスタ２０２と並列に挿入し、トランジスタ２０９のゲート電圧はトランジスタ２１３と抵抗２０８との接続点から供給する。トランジスタ２０９と入力端子２０１の間には抵抗２１０を挿入し、インバート回路を構成する。インバート回路の接続点２１２の出力電圧は制御用トランジスタ２０２のゲート・ソース間に挿入されているトランジスタ２１１のゲートに入力される。またトランジスタ２１３のゲート電圧は、制御トランジスタ２０２と同様に増幅器２０６から供給される。
【０００４】
上記の回路構成を取ることにより出力端子２０３から取り出せる出力電流とそのときの出力電圧特性は図５に示すような特性を示す。ここでIsは出力保持電流、Ｉｍは最大電流で、この特性曲線をフの字特性と呼ぶ。
【０００５】
【発明が解決しようとする課題】
しかし、従来の出力短絡保護回路は、出力保持電流Isを任意の値に調節することが困難であるという欠点があった。これは製造工程上のばらつき、基板濃度のばらつき、基板上の素子の特性ばらつきなどによって、抵抗値、トランジスタのしきい値などが設計の時想定した値から変動するためである。
【０００６】
【課題を解決するための手段】
本発明では新たに電流源回路を追加し、電流をモニターするカレントセンス抵抗に予め電流を流しておく。そして所望の短絡電流が流れたところで、保護回路が動作するだけの電圧がカレントセンス抵抗に生じるようにして、任意の短絡電流に調節する。
【０００７】
この発明は、電流経路に抵抗を配置し、抵抗で生じる電圧降下を検出して電流制限を行なう回路を用いた。ここで、ＭＯＳトランジスタのバックゲートを使用する。
【０００８】
さらに、トランジスタと抵抗を直列に接続した電流モニタ回路と、前記電流モニタ回路に入力端子と出力端子を並列に接続した出力電圧制御回路と、前記抵抗に接続された電流源回路を有する電圧制御回路を使用した。また、トランジスタと抵抗を直列に接続した電流モニタ回路と、前記電流モニタ回路に入力端子と出力端子を並列に接続した出力電圧制御回路と、前記出力電圧制御回路の出力短絡保護回路と、前記抵抗に接続された電流源回路からなり、前記電流源回路が前記抵抗に前記出力短絡保護回路が動作する電圧を印加する電圧制御回路を用いた。
【０００９】
【発明実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００１０】
（実施例１）
図1は本発明の第1の実施例を示す回路図である。図2と同等な部分は説明を省略する。トランジスタ２１３と抵抗２０８の接続点には電流源１０１が接続されている。この電流源は設計定数、フューズトリミング、レーザートリミング、その他の方法で電流値を調節できる機能を持つ。
出力端子３を接地電位と短絡した時には、保持電流Isが流れる。このIsは次のような式で求めることができる。
【００１１】
Is ＝ N×（VTN ／R1 ― IA） （１）
ここでVTNはトランジスタ２０９の閾値電圧、R1は抵抗２０８の抵抗値、Nはトランジスタ２０２とトランジスタ２１３の電流ミラー比、IAは電流源１０１からトランジスタ２１３と抵抗２０８の接続点に流れ込む、もしくは流れ出る電流である。
【００１２】
式（１）からわかるようにIAを調節することでIsを任意の値に設定することができる。例えばIsを３０ｍＡに設定する場合は、VTN＝0.5Ｖ、R1＝500Ω、トランジスタ２０２とトランジスタ２１３のミラー比を１００としたとき、
３０×０．００１ ＝ １００×（０．５／５００ ― IA）（２）
式（２）より
IA ＝ ０．０００７Ａ ＝ ０．７ｍＡ
よって電流源１０１から０．７ｍＡの電流を流すことによって、保持電流Isを３０ｍＡに調節することができる。
【００１３】
（実施例２）
図３は本発明の第1の実施例を示す回路図である。第1図と重複するところは説明を省略する。デュプレッション型トランジスタ３０１のゲートとソースは接地されている。トランジスタ３０２はソースとバルクが入力端子２０１に、ゲートとドレインがトランジスタ３０１に接続されている。トランジスタ３０３は入力端子２０１とトランジスタ２１３と抵抗２０８の接続点に接続されている。入力端子に電圧が入力され、トランジスタ３０１のドレイン電圧が閾値以上の電圧になると、トランジスタ３０１には定電流回路として機能する。トランジスタ３０２とトランジスタ３０１は電流が流れる経路が同じなので、等しい電流が流れる。トランジスタ３０２とトランジスタ３０３はゲートが共通なため、トランジスタ３０１に流れる電流に比例した電流IAが流れる。この電流の比例定数はトランジスタ３０２、３０３それぞれのサイズによって決定される。トランジスタ３０２、３０３のチャネル長をそれぞれL1、L2、チャネル幅をW1、W2、デュプレッション型トランジスタ３０１に流れる電流をIdepとするとIAは以下の式で表される。
【００１４】
IA ＝ （W2／L2）／（W1／L1）× Idep
よってトランジスタ３０２、３０３のサイズを適切に設定することで、IAを調節できる。IAを調節することで保持電流Isを任意の値に設定できることは（実施例１）において説明した通りであり、図３の回路でIsを任意の値に調節できることは明白である。
【００１５】
（実施例3）
図４は本発明の第３の実施例を示す回路図である。第1図、第２図、図３と重複するところは説明を省略する。デュプレッション型トランジスタ４０４のゲートとソースは出力端子２０３に、バルクは接地されている。トランジスタ４０２はソースとバルクが入力端子２０１に、ゲートとドレインがトランジスタ４０４に接続されている。トランジスタ４０３は入力端子２０１とトランジスタ２１３と抵抗２０８の接続点に接続されている。入力端子に電圧が入力され、トランジスタ４０４のドレイン電圧が閾値以上の電圧になると、トランジスタ４０４には定電流回路として機能する。トランジスタ４０２とトランジスタ４０４は電流が流れる経路が同じなので、等しい電流が流れる。トランジスタ４０２とトランジスタ４０３はゲートが共通なため、トランジスタ４０４に流れる電流に比例した電流IAが流れる。この電流の比例定数はトランジスタ４０２、４０３それぞれのサイズによって決定される。トランジスタ４０２、４０３のチャネル長をそれぞれL1、L2、チャネル幅をW1、W2、デュプレッション型トランジスタ４０４に流れる電流をIdepとするとIAは以下の式で表される。
【００１６】
IA ＝ （W2／L2）／（W1／L1）× Idep
よってトランジスタ４０２、４０３のサイズを適切に設定することで、IAを調節することができる。IAを調節することで保持電流Isを任意の値に設定できることは（実施例１）において説明した通りであり、図３の回路でIsを任意の値に調節できることは明白である。
【００１７】
【発明の効果】
本発明の測定回路には以下のような効果がある。従来の電源保護回路に電流源を追加し、電流現からの電流値を適当な値にすることで、保持電流Isを任意の値に設定することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路図である。
【図２】従来の電圧制御回路。
【図３】本発明の第２実施例の測定器の回路ブロック図である。
【図４】本発明の第３実施例の測定器の回路ブロック図である。
【図５】従来の電圧制御回路の出力電圧特性
【符号の説明】
１０１…電流源回路
２０１…入力端子
２０２…制御用MOS型トランジスタ
２０３…出力端子
２０４…抵抗
２０５…抵抗
２０６…増幅器
２０７…電源
２０８…抵抗
２０９…トランジスタ
２１０…増幅器
２１１…トランジスタ
２１２…接続点
２１３…トランジスタ
Claims (3)
- 入力端子と出力端子の間に設けられた出力トランジスタと、
前記出力端子と接地端子の間に設けられた分圧抵抗と、
基準電圧回路の出力端子と前記分圧抵抗の出力端子を接続した入力端子と、前記出力トランジスタのゲートに接続した出力端子を備える増幅器と、
前記出力トランジスタと並列に接続した、第一のトランジスタと抵抗を直列に接続した電流モニタ回路と、
前記電流モニタ回路の出力端子に接続したインバータ回路と、前記インバータ回路の出力端子にゲートが接続され、前記出力トランジスタのゲートにドレインが接続された第二のトランジスタと、をからなる出力短絡保護回路と、を備えたボルテージレギュレータであって、
前記抵抗に接続された電流源回路を有し、前記電流源回路の電流値を調整することによって、前記出力短絡保護回路の出力保持電流を調整することを特徴とするボルテージレギュレータ。 - 前記電流源回路は、
前記接地端子に接続された定電流源であるデプレッショントランジスタと、
前記デプレッショントランジスタと前記抵抗の間に接続されたカレントミラー回路と、
を備えた、ことを特徴とする請求項１に記載のボルテージレギュレータ。 - 前記電流源回路は、
前記出力端子に接続された定電流源であるデプレッショントランジスタと、
前記デプレッショントランジスタと前記抵抗の間に接続されたカレントミラー回路と、
を備えた、ことを特徴とする請求項１に記載のボルテージレギュレータ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121337A JP4772980B2 (ja) | 2001-04-19 | 2001-04-19 | ボルテージレギュレータ |
| US10/108,541 US20020158679A1 (en) | 2001-04-19 | 2002-03-27 | Voltage control circuit |
| TW091106513A TW584797B (en) | 2001-04-19 | 2002-04-01 | Voltage control circuit |
| KR1020020021528A KR100904111B1 (ko) | 2001-04-19 | 2002-04-19 | 전압 제어 회로 |
| CNB021180199A CN100380264C (zh) | 2001-04-19 | 2002-04-19 | 具有输出短路保护电路的电压调节器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121337A JP4772980B2 (ja) | 2001-04-19 | 2001-04-19 | ボルテージレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002318625A JP2002318625A (ja) | 2002-10-31 |
| JP4772980B2 true JP4772980B2 (ja) | 2011-09-14 |
Family
ID=18971232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001121337A Expired - Fee Related JP4772980B2 (ja) | 2001-04-19 | 2001-04-19 | ボルテージレギュレータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020158679A1 (ja) |
| JP (1) | JP4772980B2 (ja) |
| KR (1) | KR100904111B1 (ja) |
| CN (1) | CN100380264C (ja) |
| TW (1) | TW584797B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280136A (ja) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | 過電流制御回路を有する電源回路 |
| JP4443301B2 (ja) * | 2004-05-17 | 2010-03-31 | セイコーインスツル株式会社 | ボルテージ・レギュレータ |
| JP4546320B2 (ja) * | 2005-04-19 | 2010-09-15 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の制御方法 |
| JP4486545B2 (ja) * | 2005-04-20 | 2010-06-23 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の制御方法 |
| JP4777730B2 (ja) * | 2005-09-20 | 2011-09-21 | セイコーインスツル株式会社 | Ｄｃ−ｄｃコンバータ |
| JP2008117176A (ja) * | 2006-11-06 | 2008-05-22 | Seiko Instruments Inc | 電圧制御回路 |
| US8416547B2 (en) * | 2006-11-29 | 2013-04-09 | National Semiconductor Corporation | Short circuit protection with reduced offset voltage |
| CN101587773B (zh) * | 2008-05-20 | 2012-03-28 | 潘仁寰 | 滚轮成型制造设备及制造方法及所制成的微器件 |
| KR101748726B1 (ko) * | 2015-07-01 | 2017-06-19 | 엘에스산전 주식회사 | 회로차단기의 정전압 공급회로 |
| JP2020042478A (ja) | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | 半導体集積回路 |
| JP7404666B2 (ja) | 2019-06-11 | 2023-12-26 | 富士電機株式会社 | 集積回路、電源回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081621A (ja) * | 1983-10-07 | 1985-05-09 | Sharp Corp | 電流制限回路 |
| JPS63307511A (ja) * | 1987-06-09 | 1988-12-15 | Seiko Instr & Electronics Ltd | 過電流防止回路 |
| JPH02118810A (ja) * | 1988-10-28 | 1990-05-07 | Shindengen Electric Mfg Co Ltd | ドロッパ型定電圧回路 |
| JPH0774976B2 (ja) * | 1989-01-18 | 1995-08-09 | セイコー電子工業株式会社 | 電圧制御回路 |
| JPH02266406A (ja) * | 1989-04-06 | 1990-10-31 | Seiko Instr Inc | 電圧制御回路 |
| JPH02281309A (ja) * | 1989-04-24 | 1990-11-19 | Shindengen Electric Mfg Co Ltd | ドロッパ型定電圧回路 |
| US5373226A (en) * | 1991-11-15 | 1994-12-13 | Nec Corporation | Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor |
| JPH0774976A (ja) * | 1993-08-31 | 1995-03-17 | Hitachi Ltd | ダイナミックフォーカス装置 |
| JP3301461B2 (ja) * | 1994-03-10 | 2002-07-15 | ミツミ電機株式会社 | 電源の電流制限回路 |
| US5570060A (en) * | 1995-03-28 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Circuit for limiting the current in a power transistor |
| JP3442942B2 (ja) * | 1996-10-08 | 2003-09-02 | シャープ株式会社 | 直流安定化電源回路の出力ドライブ回路 |
| JP4225615B2 (ja) * | 1998-10-22 | 2009-02-18 | 新日本無線株式会社 | 短絡保護回路 |
| JP3779838B2 (ja) * | 1999-03-19 | 2006-05-31 | 新日本無線株式会社 | 電流制限回路 |
-
2001
- 2001-04-19 JP JP2001121337A patent/JP4772980B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-27 US US10/108,541 patent/US20020158679A1/en not_active Abandoned
- 2002-04-01 TW TW091106513A patent/TW584797B/zh not_active IP Right Cessation
- 2002-04-19 KR KR1020020021528A patent/KR100904111B1/ko active IP Right Grant
- 2002-04-19 CN CNB021180199A patent/CN100380264C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1381774A (zh) | 2002-11-27 |
| KR20020082424A (ko) | 2002-10-31 |
| JP2002318625A (ja) | 2002-10-31 |
| US20020158679A1 (en) | 2002-10-31 |
| KR100904111B1 (ko) | 2009-06-24 |
| TW584797B (en) | 2004-04-21 |
| CN100380264C (zh) | 2008-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100472719B1 (ko) | 전압 레귤레이터의 과전류 보호 회로 | |
| JP5097664B2 (ja) | 定電圧電源回路 | |
| KR101320782B1 (ko) | 전압 조정기 | |
| TWI464556B (zh) | 帶隙基準電壓電路 | |
| KR101012566B1 (ko) | 전압 레귤레이터 | |
| KR101898290B1 (ko) | 전압 레귤레이터 | |
| JP3627385B2 (ja) | 電流検出機能を有する負荷電流供給回路 | |
| TWI476557B (zh) | 低壓降電壓調節器及其方法 | |
| JP4772980B2 (ja) | ボルテージレギュレータ | |
| JP2005235932A (ja) | ボルテージレギュレータおよびその製造方法 | |
| JPH1014099A (ja) | 過電流検出回路 | |
| TW200923608A (en) | Reference voltage circuit | |
| JP2005039573A (ja) | 過電流検出回路及び負荷駆動回路 | |
| JP2004118411A (ja) | ボルテージ・レギュレータ | |
| JP4022208B2 (ja) | 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス | |
| JP4443205B2 (ja) | 電流駆動回路 | |
| JP2008052516A (ja) | 定電圧回路 | |
| US9933494B2 (en) | Voltage detection circuit | |
| JP3739361B2 (ja) | 半導体集積回路装置 | |
| JP4181695B2 (ja) | レギュレータ回路 | |
| JP2000114891A (ja) | 電流源回路 | |
| JP3643043B2 (ja) | ボルテージレギュレータ及びそのボルテージレギュレータを有する携帯電話機器 | |
| JP4247973B2 (ja) | 電流測定回路 | |
| JP2006329655A (ja) | 電流検出回路および定電圧供給回路 | |
| JPH0675648A (ja) | 基準電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4772980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |