JP3301461B2 - 電源の電流制限回路 - Google Patents
電源の電流制限回路Info
- Publication number
- JP3301461B2 JP3301461B2 JP03987194A JP3987194A JP3301461B2 JP 3301461 B2 JP3301461 B2 JP 3301461B2 JP 03987194 A JP03987194 A JP 03987194A JP 3987194 A JP3987194 A JP 3987194A JP 3301461 B2 JP3301461 B2 JP 3301461B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- output
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧レギュレータのよう
な電源から供給される電流をあらかじめ定められた第１
の値を越えないように制限するための電流制限回路に関
する。
な電源から供給される電流をあらかじめ定められた第１
の値を越えないように制限するための電流制限回路に関
する。
【０００２】
【従来の技術】この種の電流制限回路の一例について図
４〜図６を参照して説明する。図４において、電源供給
端子ＶCCからの電源供給ラインＬ３１と電圧レギュレー
タ（図５参照）の出力との間に、定電流源３１が接続さ
れている。電源供給ラインＬ３１にはトランジスタＱ３
１のエミッターコレクタと抵抗Ｒ３１とが挿入接続され
ている。電圧レギュレータの出力にはまた、トランジス
タＱ３２のベース端子が接続され、トランジスタＱ３２
のエミッタ端子はアース端子に、コレクタ端子はトラン
ジスタＱ３１のベース端子にそれぞれ接続されている。
トランジスタＱ３１のコレクタ端子とアース端子との間
には、基準電圧ＶS を得るために、抵抗Ｒ３２と定電流
源３２との直列回路が接続されている。
４〜図６を参照して説明する。図４において、電源供給
端子ＶCCからの電源供給ラインＬ３１と電圧レギュレー
タ（図５参照）の出力との間に、定電流源３１が接続さ
れている。電源供給ラインＬ３１にはトランジスタＱ３
１のエミッターコレクタと抵抗Ｒ３１とが挿入接続され
ている。電圧レギュレータの出力にはまた、トランジス
タＱ３２のベース端子が接続され、トランジスタＱ３２
のエミッタ端子はアース端子に、コレクタ端子はトラン
ジスタＱ３１のベース端子にそれぞれ接続されている。
トランジスタＱ３１のコレクタ端子とアース端子との間
には、基準電圧ＶS を得るために、抵抗Ｒ３２と定電流
源３２との直列回路が接続されている。
【０００３】オペアンプ３３には、電源供給ラインＬ３
１の負荷電流Ｉを抵抗Ｒ３１により変換した電圧と基準
電圧ＶS とが入力される。オペアンプ３３の出力はトラ
ンジスタＱ３３のベース端子に接続され、トランジスタ
Ｑ３３のエミッタ端子はアース端子に、コレクタ端子は
トランジスタＱ３２のベース端子にそれぞれ接続されて
いる。
１の負荷電流Ｉを抵抗Ｒ３１により変換した電圧と基準
電圧ＶS とが入力される。オペアンプ３３の出力はトラ
ンジスタＱ３３のベース端子に接続され、トランジスタ
Ｑ３３のエミッタ端子はアース端子に、コレクタ端子は
トランジスタＱ３２のベース端子にそれぞれ接続されて
いる。
【０００４】図５を参照して、電圧レギュレータは、電
源供給ラインＬ３１とアース端子との間に接続された、
定電流源４１とツェナダイオード４２との直列回路を有
する。抵抗Ｒ３１の一端とアース端子との間には、抵抗
Ｒ４１とＲ４２とによる分圧回路が接続されている。オ
ペアンプ４３の２つの入力には、定電流源４１とツェナ
ダイオード４２との接続点と、抵抗Ｒ４１とＲ４２との
接続点とが接続されている。オペアンプ４３の出力はト
ランジスタＱ４１のベース端子に接続され、トランジス
タＱ４１のエミッタ端子はアース端子に、コレクタ端
子、すなわち電圧レギュレータの出力は定電流源３１と
トランジスタＱ３２のベース端子とにそれぞれ接続され
ている。
源供給ラインＬ３１とアース端子との間に接続された、
定電流源４１とツェナダイオード４２との直列回路を有
する。抵抗Ｒ３１の一端とアース端子との間には、抵抗
Ｒ４１とＲ４２とによる分圧回路が接続されている。オ
ペアンプ４３の２つの入力には、定電流源４１とツェナ
ダイオード４２との接続点と、抵抗Ｒ４１とＲ４２との
接続点とが接続されている。オペアンプ４３の出力はト
ランジスタＱ４１のベース端子に接続され、トランジス
タＱ４１のエミッタ端子はアース端子に、コレクタ端
子、すなわち電圧レギュレータの出力は定電流源３１と
トランジスタＱ３２のベース端子とにそれぞれ接続され
ている。
【０００５】図４に示す電流制限回路は、負荷電流Ｉが
あらかじめ定められた第１の値Ｉ１まで上昇すると、オ
ペアンプ３３の２つの入力が等しくなってオペアンプ３
３はハイレベル信号を出力する。このことにより、トラ
ンジスタＱ３３がオン、トランジスタＱ３２はオフとな
る。この状態でトランジスタＱ３１は、負荷電流ＩがＩ
１となるように動作する。すなわち、オペアンプ３３か
らトランジスタＱ３３を経由してトランジスタＱ３２へ
向かう経路は負帰還回路を構成し、オペアンプ３３は２
つの入力電圧の差が大きくなるとこれを小さくするよう
に作用する。その結果、出力電圧ＶOUT と負荷電流Ｉと
の関係は、図６に示すような垂下特性を示すことにな
る。
あらかじめ定められた第１の値Ｉ１まで上昇すると、オ
ペアンプ３３の２つの入力が等しくなってオペアンプ３
３はハイレベル信号を出力する。このことにより、トラ
ンジスタＱ３３がオン、トランジスタＱ３２はオフとな
る。この状態でトランジスタＱ３１は、負荷電流ＩがＩ
１となるように動作する。すなわち、オペアンプ３３か
らトランジスタＱ３３を経由してトランジスタＱ３２へ
向かう経路は負帰還回路を構成し、オペアンプ３３は２
つの入力電圧の差が大きくなるとこれを小さくするよう
に作用する。その結果、出力電圧ＶOUT と負荷電流Ｉと
の関係は、図６に示すような垂下特性を示すことにな
る。
【０００６】
【発明が解決しようとする課題】上記のような電流制限
回路は、負荷電流が所定値を越えないようにする必要の
ある、例えばバッテリの充電回路に用いられる。ところ
が、バッテリの充電回路では、バッテリ電圧はあるレベ
ル以下にはならないのに対し、出力電圧ＶOUT がバッテ
リ電圧よりも低くなると発熱作用を起こし、動作不良や
故障等に至ることがある。
回路は、負荷電流が所定値を越えないようにする必要の
ある、例えばバッテリの充電回路に用いられる。ところ
が、バッテリの充電回路では、バッテリ電圧はあるレベ
ル以下にはならないのに対し、出力電圧ＶOUT がバッテ
リ電圧よりも低くなると発熱作用を起こし、動作不良や
故障等に至ることがある。
【０００７】そこで、本発明の課題は、負荷電流が第１
の値Ｉ１で制限されている状態で出力電圧があらかじめ
定められた電圧まで低下した場合には、負荷電流を第１
の値Ｉ１よりも低い第２の値Ｉ２まで低下させるように
作用する保護機能を有する電流制限回路を提供すること
にある。
の値Ｉ１で制限されている状態で出力電圧があらかじめ
定められた電圧まで低下した場合には、負荷電流を第１
の値Ｉ１よりも低い第２の値Ｉ２まで低下させるように
作用する保護機能を有する電流制限回路を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明は、電源供給ライ
ンＬ３１に入力端子と出力端子とを挿入接続したトラン
ジスタＱ３１と、該トランジスタＱ３１の出力端子と回
路の出力端子Ｔｏｕｔとの間に接続した抵抗Ｒ３１とを
含み、前記電源供給ラインＬ３１に流れる供給電流があ
らかじめ定められた第１の値まで上昇すると、出力電圧
を実質上ゼロにしつつ供給電流を前記第１の値に制限す
る電流制限回路において、前記トランジスタＱ３１の制
御入力端子とアース端子との間に入力端子と出力端子と
を挿入接続したトランジスタＱ３２と、抵抗Ｒ３２と定
電流源３２との直列回路から成り、基準電圧Ｖ S を発生
するための回路と、前記抵抗Ｒ３１の出力側と前記基準
電圧Ｖ S とを入力とするオペアンプ３３と、該オペアン
プ３３の出力に制御入力端子が接続され、入力端子がア
ース端子に、出力端子が前記トランジスタＱ３２の制御
入力端子にそれぞれ接続されたトランジスタＱ３３とを
含む制限回路と、前記出力電圧をあらかじめ定められた
値に維持しつつ前記供給電流を前記第１の値よりも小さ
い第２の値に制限する保護回路と、前記供給電流が前記
第１の値に制限された状態になると前記保護回路を動作
させる切換え回路とを備え、前記保護回路は、入力端子
を前記電源供給ラインＬ３１に、出力端子を抵抗Ｒ１１
を介してアース端子に、制御入力端子を前記トランジス
タＱ３１の制御入力端子及び前記トランジスタＱ３２の
出力端子にそれぞれ接続したトランジスタＱ１１と、制
御入力端子を前記トランジスタＱ１１の出力端子に、入
力端子をアース端子に、出力端子を前記トランジスタＱ
３２の制御入力端子にそれぞれ接続したトランジスタＱ
１２とを含み、前記切換え回路は、定電流源１４−１と
ツェナダイオード１４−２との直列回路から成る基準電
圧源と、前記出力端子Ｔｏｕｔとアース端子との間に接
続された抵抗Ｒ１２とＲ１３とによる分圧回路と、前記
基準電圧源からの基準電圧と前記分圧回路からの分圧と
を入力とするオペアンプ１４−３と、該オペアンプの出
力に制御入力端子を、出力端子を前記トランジスタＱ１
２の制御入力端子に、入力端子をアース端子にそれぞれ
接続したトランジスタＱ１３とを含むことを特徴とす
る。
ンＬ３１に入力端子と出力端子とを挿入接続したトラン
ジスタＱ３１と、該トランジスタＱ３１の出力端子と回
路の出力端子Ｔｏｕｔとの間に接続した抵抗Ｒ３１とを
含み、前記電源供給ラインＬ３１に流れる供給電流があ
らかじめ定められた第１の値まで上昇すると、出力電圧
を実質上ゼロにしつつ供給電流を前記第１の値に制限す
る電流制限回路において、前記トランジスタＱ３１の制
御入力端子とアース端子との間に入力端子と出力端子と
を挿入接続したトランジスタＱ３２と、抵抗Ｒ３２と定
電流源３２との直列回路から成り、基準電圧Ｖ S を発生
するための回路と、前記抵抗Ｒ３１の出力側と前記基準
電圧Ｖ S とを入力とするオペアンプ３３と、該オペアン
プ３３の出力に制御入力端子が接続され、入力端子がア
ース端子に、出力端子が前記トランジスタＱ３２の制御
入力端子にそれぞれ接続されたトランジスタＱ３３とを
含む制限回路と、前記出力電圧をあらかじめ定められた
値に維持しつつ前記供給電流を前記第１の値よりも小さ
い第２の値に制限する保護回路と、前記供給電流が前記
第１の値に制限された状態になると前記保護回路を動作
させる切換え回路とを備え、前記保護回路は、入力端子
を前記電源供給ラインＬ３１に、出力端子を抵抗Ｒ１１
を介してアース端子に、制御入力端子を前記トランジス
タＱ３１の制御入力端子及び前記トランジスタＱ３２の
出力端子にそれぞれ接続したトランジスタＱ１１と、制
御入力端子を前記トランジスタＱ１１の出力端子に、入
力端子をアース端子に、出力端子を前記トランジスタＱ
３２の制御入力端子にそれぞれ接続したトランジスタＱ
１２とを含み、前記切換え回路は、定電流源１４−１と
ツェナダイオード１４−２との直列回路から成る基準電
圧源と、前記出力端子Ｔｏｕｔとアース端子との間に接
続された抵抗Ｒ１２とＲ１３とによる分圧回路と、前記
基準電圧源からの基準電圧と前記分圧回路からの分圧と
を入力とするオペアンプ１４−３と、該オペアンプの出
力に制御入力端子を、出力端子を前記トランジスタＱ１
２の制御入力端子に、入力端子をアース端子にそれぞれ
接続したトランジスタＱ１３とを含むことを特徴とす
る。
【０００９】
【実施例】図１〜図３を参照して本発明の一実施例につ
いて説明する。図１は本発明の構成を概略的にブロック
図で示し、図４、図５で説明した電圧レギュレータ１１
と電流制限回路に対応する制限回路１２に、保護回路１
３と切換え回路１４とを加えたものである。保護回路１
３は、制限回路１２が負荷電流Ｉを第１の値Ｉ１に制限
する動作を行なった後に、出力電圧ＶOUT があらかじめ
定められた値Ｖ２になった時に負荷電流Ｉを第１の値Ｉ
１よりも小さい第２の値Ｉ２に制限する回路である。ま
た、切換え回路１４は、制限回路１２が負荷電流Ｉを第
１の値Ｉ１に制限する動作を行なった後、保護回路１３
を動作状態にする回路である。
いて説明する。図１は本発明の構成を概略的にブロック
図で示し、図４、図５で説明した電圧レギュレータ１１
と電流制限回路に対応する制限回路１２に、保護回路１
３と切換え回路１４とを加えたものである。保護回路１
３は、制限回路１２が負荷電流Ｉを第１の値Ｉ１に制限
する動作を行なった後に、出力電圧ＶOUT があらかじめ
定められた値Ｖ２になった時に負荷電流Ｉを第１の値Ｉ
１よりも小さい第２の値Ｉ２に制限する回路である。ま
た、切換え回路１４は、制限回路１２が負荷電流Ｉを第
１の値Ｉ１に制限する動作を行なった後、保護回路１３
を動作状態にする回路である。
【００１０】図２は本発明による電流制限回路の具体的
な回路図であり、保護回路１３、切換え回路１４以外の
部分は、図４、図５の回路と同じである。図２におい
て、保護回路１３は、電源供給ラインＬ３１に接続した
トランジスタＱ１１と制限回路１２のフィードバックラ
インに接続したトランジスタＱ１２とを含む。すなわ
ち、トランジスタＱ１１は、そのエミッタ端子を電源供
給ラインＬ３１に、コレクタ端子は抵抗Ｒ１１を介して
アース端子に、ベース端子はトランジスタＱ３１のベー
ス端子とトランジスタＱ３２のコレクタ端子とにそれぞ
れ接続している。また、トランジスタＱ１２は、そのエ
ミッタ端子をアース端子に、コレクタ端子は制限回路１
２のフィードバックラインに、ベース端子はトランジス
タＱ１１のコレクタ端子にそれぞれ接続している。
な回路図であり、保護回路１３、切換え回路１４以外の
部分は、図４、図５の回路と同じである。図２におい
て、保護回路１３は、電源供給ラインＬ３１に接続した
トランジスタＱ１１と制限回路１２のフィードバックラ
インに接続したトランジスタＱ１２とを含む。すなわ
ち、トランジスタＱ１１は、そのエミッタ端子を電源供
給ラインＬ３１に、コレクタ端子は抵抗Ｒ１１を介して
アース端子に、ベース端子はトランジスタＱ３１のベー
ス端子とトランジスタＱ３２のコレクタ端子とにそれぞ
れ接続している。また、トランジスタＱ１２は、そのエ
ミッタ端子をアース端子に、コレクタ端子は制限回路１
２のフィードバックラインに、ベース端子はトランジス
タＱ１１のコレクタ端子にそれぞれ接続している。
【００１１】一方、切換え回路１４は、定電流源１４−
１とツェナダイオード１４−２とによる基準電圧源から
得られる基準電圧と、出力端子ＴOUT とアース端子との
間に接続した抵抗Ｒ１２とＲ１３とによる分圧回路から
得られる分圧とを入力とするオペアンプ１４−３と、こ
のオペアンプ１４−３の出力にベース端子を接続したト
ランジスタＱ１３とを有する。トランジスタＱ１３は、
そのエミッタ端子をアース端子に、コレクタ端子を保護
回路１３におけるトランジスタＱ１２のベース端子に接
続している。
１とツェナダイオード１４−２とによる基準電圧源から
得られる基準電圧と、出力端子ＴOUT とアース端子との
間に接続した抵抗Ｒ１２とＲ１３とによる分圧回路から
得られる分圧とを入力とするオペアンプ１４−３と、こ
のオペアンプ１４−３の出力にベース端子を接続したト
ランジスタＱ１３とを有する。トランジスタＱ１３は、
そのエミッタ端子をアース端子に、コレクタ端子を保護
回路１３におけるトランジスタＱ１２のベース端子に接
続している。
【００１２】本発明による電流制限回路は、負荷電流Ｉ
が第１の値Ｉ１まで上昇すると、図４で説明したよう
に、制限回路１２が動作して負荷電流Ｉは第１の値Ｉ１
のままで出力電圧ＶOUT がＶ１から低下する。前記した
ように、この状態ではトランジスタＱ３３がオン、トラ
ンジスタＱ３２はオフとなっている。一方、トランジス
タＱ１１がオフになっていることにより、トランジスタ
Ｑ１２もオフとなっている。そして、出力電圧ＶOUT が
Ｖ１からあらかじめ定められた値Ｖ２まで低下すると、
オペアンプ１４−３の出力がローレベルとなり、トラン
ジスタＱ１３がオフとなる。その結果、トランジスタＱ
１２がオンとなり、オフ状態にあるトランジスタＱ３２
が制限回路１２の出力にかかわらずオフとなる。すなわ
ち、トランジスタＱ３２の動作は、制限回路１２の出力
よりも保護回路１３の出力の方が優先する。この状態で
は、トランジスタＱ３１は、負荷電流Ｉが第１の値Ｉ１
よりも低い第２の値Ｉ２を維持するように作用する。
が第１の値Ｉ１まで上昇すると、図４で説明したよう
に、制限回路１２が動作して負荷電流Ｉは第１の値Ｉ１
のままで出力電圧ＶOUT がＶ１から低下する。前記した
ように、この状態ではトランジスタＱ３３がオン、トラ
ンジスタＱ３２はオフとなっている。一方、トランジス
タＱ１１がオフになっていることにより、トランジスタ
Ｑ１２もオフとなっている。そして、出力電圧ＶOUT が
Ｖ１からあらかじめ定められた値Ｖ２まで低下すると、
オペアンプ１４−３の出力がローレベルとなり、トラン
ジスタＱ１３がオフとなる。その結果、トランジスタＱ
１２がオンとなり、オフ状態にあるトランジスタＱ３２
が制限回路１２の出力にかかわらずオフとなる。すなわ
ち、トランジスタＱ３２の動作は、制限回路１２の出力
よりも保護回路１３の出力の方が優先する。この状態で
は、トランジスタＱ３１は、負荷電流Ｉが第１の値Ｉ１
よりも低い第２の値Ｉ２を維持するように作用する。
【００１３】以上の動作を、図３を参照して説明すれ
ば、負荷電流Ｉを第１の値Ｉ１で制限する制限回路１２
が動作して、出力電圧ＶOUT が値Ｖ１からあらかじめ定
められた値Ｖ２まで低下した場合、切換え回路１４によ
り保護回路１３が動作して負荷電流Ｉは第２の値Ｉ２ま
で大幅に下げられる。なお、この保護回路１３の動作
は、出力電圧ＶOUT がＶ２以上になることでリセットさ
れる。
ば、負荷電流Ｉを第１の値Ｉ１で制限する制限回路１２
が動作して、出力電圧ＶOUT が値Ｖ１からあらかじめ定
められた値Ｖ２まで低下した場合、切換え回路１４によ
り保護回路１３が動作して負荷電流Ｉは第２の値Ｉ２ま
で大幅に下げられる。なお、この保護回路１３の動作
は、出力電圧ＶOUT がＶ２以上になることでリセットさ
れる。
【００１４】このような保護回路１３の動作は、次のよ
うな使用例で効果を発揮する。例えばバッテリの充電回
路においては、充電電流を一定にしたいという要求があ
るが、バッテリの電圧はあるレベル以下には低下しない
のに対し、出力電圧ＶOUT があるレベル以下に低下した
状態で充電電流が第１の値Ｉ１に維持されると異常発熱
が生ずる。このような場合、本発明の保護回路１３は出
力電圧ＶOUT がＶ２まで低下した時には、異常発生と判
定して負荷電流Ｉを第１の値Ｉ１から第２の値Ｉ２まで
減少させてバッテリの異常発熱を防止する。
うな使用例で効果を発揮する。例えばバッテリの充電回
路においては、充電電流を一定にしたいという要求があ
るが、バッテリの電圧はあるレベル以下には低下しない
のに対し、出力電圧ＶOUT があるレベル以下に低下した
状態で充電電流が第１の値Ｉ１に維持されると異常発熱
が生ずる。このような場合、本発明の保護回路１３は出
力電圧ＶOUT がＶ２まで低下した時には、異常発生と判
定して負荷電流Ｉを第１の値Ｉ１から第２の値Ｉ２まで
減少させてバッテリの異常発熱を防止する。
【００１５】
【発明の効果】以上説明してきたように、本発明によれ
ば負荷電流が第１の値で制限されている状態で出力電圧
があらかじめ定められた値まで低下すると、負荷電流を
大幅に制限する保護機能を持たせることができ、負荷側
における異常発熱等の障害発生を防止することができ
る。
ば負荷電流が第１の値で制限されている状態で出力電圧
があらかじめ定められた値まで低下すると、負荷電流を
大幅に制限する保護機能を持たせることができ、負荷側
における異常発熱等の障害発生を防止することができ
る。
【図１】本発明の構成を概略的に示すブロック図であ
る。
る。
【図２】図１に示された構成を具体的に示した回路図で
ある。
ある。
【図３】本発明による電流制限及び保護機能を説明する
ための出力電圧−負荷電流特性図である。
ための出力電圧−負荷電流特性図である。
【図４】従来の電流制限回路の一例を示す回路図であ
る。
る。
【図５】図１，図４の回路に接続される電圧レギュレー
タの一例を示した回路図である。
タの一例を示した回路図である。
【図６】図４の回路の電流制限機能を説明するための出
力電圧−負荷電流特性図である。
力電圧−負荷電流特性図である。
１４−１，３１，３２，４１ 定電流源 １４−３，３３，４３ オペアンプ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H02M 3/00 - 3/44
Claims (1)
- 【請求項１】 電源供給ラインＬ３１に入力端子と出力
端子とを挿入接続したトランジスタＱ３１と、該トラン
ジスタＱ３１の出力端子と回路の出力端子Ｔｏｕｔとの
間に接続した抵抗Ｒ３１とを含み、前記電源供給ライン
Ｌ３１に流れる供給電流があらかじめ定められた第１の
値まで上昇すると、出力電圧を実質上ゼロにしつつ供給
電流を前記第１の値に制限する電流制限回路において、前記トランジスタＱ３１の制御入力端子とアース端子と
の間に入力端子と出力端子とを挿入接続したトランジス
タＱ３２と、抵抗Ｒ３２と定電流源３２との直列回路か
ら成り、基準電圧Ｖ S を発生するための回路と、前記抵
抗Ｒ３１の出力側と前記基準電圧Ｖ S とを入力とするオ
ペアンプ３３と、該オペアンプ３３の出力に制御入力端
子が接続され、入力端子がアース端子に、出力端子が前
記トランジスタＱ３２の制御入力端子にそれぞれ接続さ
れたトランジスタＱ３３とを含む制限回路と、 前 記出力電圧をあらかじめ定められた値に維持しつつ前
記供給電流を前記第１の値よりも小さい第２の値に制限
する保護回路と、 前 記供給電流が前記第１の値に制限された状態になると
前記保護回路を動作させる切換え回路とを備え、 前記保護回路は、入力端子を前記電源供給ラインＬ３１
に、出力端子を抵抗Ｒ１１を介してアース端子に、制御
入力端子を前記トランジスタＱ３１の制御入力端子及び
前記トランジスタＱ３２の出力端子にそれぞれ接続した
トランジスタＱ１１と、制御入力端子を前記トランジス
タＱ１１の出力端子に、入力端子をアース端子に、出力
端子を前記トランジスタＱ３２の制御入力端子にそれぞ
れ接続したトランジスタＱ１２とを含み、 前記切換え回路は、定電流源１４−１とツェナダイオー
ド１４−２との直列回路から成る基準電圧源と、前記出
力端子Ｔｏｕｔとアース端子との間に接続された抵抗Ｒ
１２とＲ１３とによる分圧回路と、前記基準電圧源から
の基準電圧と前記分圧回路からの分圧とを入力とするオ
ペアンプ１４−３と、該オペアンプの出力に制御入力端
子を、出力端子を前記トランジスタＱ１２の制御入力端
子に、入力端子をアース端子にそれぞれ接続したトラン
ジスタＱ１３とを含む ことを特徴とする電源の電流制限
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03987194A JP3301461B2 (ja) | 1994-03-10 | 1994-03-10 | 電源の電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03987194A JP3301461B2 (ja) | 1994-03-10 | 1994-03-10 | 電源の電流制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07248834A JPH07248834A (ja) | 1995-09-26 |
| JP3301461B2 true JP3301461B2 (ja) | 2002-07-15 |
Family
ID=12565051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03987194A Expired - Lifetime JP3301461B2 (ja) | 1994-03-10 | 1994-03-10 | 電源の電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301461B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4772980B2 (ja) * | 2001-04-19 | 2011-09-14 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP2004280136A (ja) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | 過電流制御回路を有する電源回路 |
| JP4550506B2 (ja) * | 2004-07-26 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 直流安定化電源回路 |
| JP4727294B2 (ja) * | 2005-05-16 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 電源回路 |
| JP4961739B2 (ja) * | 2005-12-27 | 2012-06-27 | ミツミ電機株式会社 | 電源回路及びその起動方法 |
| JP5009669B2 (ja) * | 2007-04-05 | 2012-08-22 | ローム株式会社 | 電源装置及びこれを用いた電気機器 |
-
1994
- 1994-03-10 JP JP03987194A patent/JP3301461B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07248834A (ja) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209710A (en) | Battery back-up regulator | |
| US4404473A (en) | Direct current power controller | |
| EP1063578B1 (en) | Reference voltage generator with monitoring and start up means | |
| US4398098A (en) | Electronic latching circuit | |
| JP3301461B2 (ja) | 電源の電流制限回路 | |
| EP0427085A1 (en) | Enable circuit with embedded thermal turn-off | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JPH0331915A (ja) | 低共通電流を有する低ドロップアウト電圧調整器 | |
| JP3263418B2 (ja) | 電源回路 | |
| US5619160A (en) | Control circuit for setting a bias source at partial stand-by | |
| US4146829A (en) | Battery dissipation limiter circuit | |
| GB2226664A (en) | Shunt voltage regulator | |
| US6259287B1 (en) | Regulated voltage supply with low voltage inhibit reset circuit | |
| EP0149749A1 (en) | Current threshold detector | |
| US3566254A (en) | Series-type voltage regulator | |
| US7675262B2 (en) | Battery voltage regulator | |
| US5627890A (en) | Telephone line interface circuit | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JP2856482B2 (ja) | 電源回路 | |
| JPS649832B2 (ja) | ||
| US6661118B2 (en) | Differential voltage limiter | |
| SU1406583A1 (ru) | Стабилизатор посто нного напр жени | |
| EP0316147B1 (en) | High gain driver circuit and method | |
| SU1739371A1 (ru) | Стабилизатор посто нного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020327 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |