KR101320782B1 - 전압 조정기 - Google Patents

전압 조정기 Download PDF

Info

Publication number
KR101320782B1
KR101320782B1 KR1020080038815A KR20080038815A KR101320782B1 KR 101320782 B1 KR101320782 B1 KR 101320782B1 KR 1020080038815 A KR1020080038815 A KR 1020080038815A KR 20080038815 A KR20080038815 A KR 20080038815A KR 101320782 B1 KR101320782 B1 KR 101320782B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
voltage
output
current
Prior art date
Application number
KR1020080038815A
Other languages
English (en)
Other versions
KR20080096465A (ko
Inventor
다카시 이무라
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20080096465A publication Critical patent/KR20080096465A/ko
Application granted granted Critical
Publication of KR101320782B1 publication Critical patent/KR101320782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 검출 정밀도가 좋고, 또한 소비 전류가 적은 과전류 보호 회로를 구비한 전압 조정기를 제공하는 것이다.
출력 트랜지스터에 과전류가 흐른 것을 검출하고, 출력 트랜지스터의 전류를 제한하는 과전류 보호 회로를 구비한 전압 조정기로서, 출력 트랜지스터의 소스와 출력 전류 검출 트랜지스터의 소스의 전압을 동일하게 하는 레귤레이티드 캐스코드 회로를 마련하고, 레귤레이티드 캐스코드 회로의 동작 전류를 오차 증폭 회로의 출력 전압으로 제어되는 트랜지스터에 의해서 공급하는 구성으로 하였다.

Description

전압 조정기{VOLTAGE REGULATOR}
본 발명은 정전압을 출력하는 전압 조정기에 관한 것으로, 보다 자세하게는 출력 단자에 과전류가 흘렀을 때에, 출력 전류를 작게 줄여 회로를 보호하는 과전류 보호 회로에 관한 것이다.
전압 조정기는, 여러 가지 전자 기기의 회로의 전압 공급원으로서 이용되고 있다. 전압 조정기의 기능은, 입력 단자의 전압 변동에 의하지 않고 출력 단자에 일정한 전압을 출력하는 것이지만, 출력 단자로부터 부하에 공급하는 전류가 증가하여 최대 전류를 초과했을 때에, 출력 전류를 작게 줄여 회로를 보호하는 과전류 보호도 중요하다(예를 들어, 특허 문헌 1 참조).
도 5에, 과전류 보호 회로를 구비한 전압 조정기의 회로도를 나타낸다. 종래의 과전류 보호 회로를 구비한 전압 조정기는, 출력 단자 VOUT의 전압을 분압하는 출력 전압 분압 회로(2)와, 기준 전압을 출력하는 기준 전압 회로(3)와, 분압 전압과 기준 전압을 비교하는 오차 증폭기(4)와, 오차 증폭기(4)의 출력 전압에 의해서 제어되는 출력 트랜지스터(1)와, 과전류 보호 회로(100)로 이루어진다. 과전류 보호 회로(100)는, 출력 트랜지스터(1)와 병렬로 접속한 출력 전류 검출 회로인 출력 전류 검출 트랜지스터(5) 및 검출 저항(6)과, 검출 저항(6)의 전압에 의해서 제어되는 출력 전류 제한 회로를 구성하는 트랜지스터(7), 저항(8) 및 출력 전류 제어 트랜지스터(9)로 구성되어 있다.
전술한 바와 같은 과전류 보호 회로(100)는, 이하와 같이 동작하여 과전류로부터 회로를 보호하는 기능을 가진다.
출력 단자 VOUT의 출력 전류가 증가한 경우, 출력 전류에 비례한 검출 전류가 출력 전류 검출 트랜지스터(5)에 흐른다. 이 검출 전류가 저항(6)에 흐름으로써 트랜지스터(7)의 게이트-소스간 전압이 상승한다. 여기서, 출력 단자 VOUT에 과전류가 흐르고, 거기에 비례한 검출 전류에 의해서 트랜지스터(7)의 게이트-소스간 전압이 임계값 전압을 초과하면, 트랜지스터(7)에 드레인 전류가 흐른다. 따라서, 출력 전류 제어 트랜지스터(9)의 게이트-소스간 전압이 저하되어, 출력 전류 제어 트랜지스터(9)에 드레인 전류가 흐름으로써 출력 트랜지스터(1)의 게이트-소스간 전압을 상승시킨다. 이와 같이 귀환이 작용함으로써, 출력 전류 검출 트랜지스터(5)의 드레인 전류를 일정하게 하도록 출력 트랜지스터(1)의 게이트를 제어하기 때문에, 출력 전류의 증가는 억제된다.
그러나, 과전류 보호 회로(100)의 출력 전류 검출 트랜지스터(5)는, 드레인 전압이 입력 전압에 따라 변화하기 때문에, 채널 길이 변조 효과에 의해 출력 트랜지스터(1)와의 전류의 관계가 무너지고, 과전류의 검출 정밀도를 열화시킨다는 문제점을 갖고 있었다.
따라서, 과전류 보호 회로(100)는, 출력 전류 검출 트랜지스터(5)의 드레인 (포인트 A)의 전압 VA를, 출력 트랜지스터(1)의 드레인(포인트 B)의 전압 VB과 동일하게 할 필요가 있고, 그것을 위한 회로로서 커런트 미러 회로를 이용하고 있다.
이하에 그 동작을 설명한다. 출력 전류 검출 트랜지스터(5)와 동일한 사이즈의 트랜지스터(11)에 의해서, 검출 전류와 동일한 양의 전류를 흐르게 한다. 그 전류를, 제1 커런트 미러 회로에서 반복하고, 제2 커런트 미러 회로를 구성하는 트랜지스터(14, 15 및 16)에 흐르게 함으로써 포인트 A의 전압 VA를 포인트 B의 전압 VB와 동일한 전압으로 한다.
[특허 문헌 1] 일본 공개특허공보 2003－29856호
그러나, 전술의 커런트 미러 회로를 이용하는 회로는, 검출 전류와 동일한 전류가 트랜지스터(11, 15, 12)와 트랜지스터(14, 13)의 2개의 경로에서 흐르기 때문에 소비 전류가 많아지는 것이 결점이었다.
본 발명은, 이상과 같은 과제를 해결하기 위해서 고안된 것으로, 검출 정밀도가 좋은 과전류 보호 회로를, 소비 전류를 증가시키지 않고 실현하는 것이다.
종래의 과제를 해결하기 위해서, 본 발명의 과전류 보호 회로를 구비한 전압 조정기는 이하와 같은 구성으로 하였다.
(1) 과전류 보호 회로는, 오차 증폭 회로의 출력 전압으로 제어되어 검출 전류를 흐르게 하는 출력 전류 검출 트랜지스터와, 검출 전류에 의해서 검출 전압을 발생하는 검출 저항과, 검출 저항의 전압으로 제어되어 출력 트랜지스터의 게이트 전압을 제어하는 출력 전류 제한 회로와, 출력 트랜지스터의 드레인과 출력 전류 검출 트랜지스터의 드레인 사이에 접속되고, 출력 트랜지스터의 드레인과 출력 전류 검출 트랜지스터의 드레인의 전압을 동일하게 하는 레귤레이티드 캐스코드 회로를 구비하고, 레귤레이티드 캐스코드 회로의 동작 전류는, 오차 증폭 회로의 출력 전압으로 제어되는 동작 전류 공급 트랜지스터에 의해서 공급되는 것을 특징으로 하는 전압 조정기.
(2) 레귤레이티드 캐스코드 회로는, 동작 전류 공급 트랜지스터와 직렬로 접 속한 전류 제한 회로를 더 구비하고, 전류 제한 회로에 의해서 동작 전류의 상한이 제한되는 것을 특징으로 하는 전압 조정기.
(3) 레귤레이티드 캐스코드 회로는, 동작 전류 공급 트랜지스터와 병렬로 접속한 최저 동작 전류 공급 회로를 더 구비하고, 최저 동작 전류 공급 회로에 의해서 최저 동작 전류가 보상되는 것을 특징으로 하는 전압 조정기.
본 발명의 과전류 보호 회로를 구비한 전압 조정기에 의하면, 출력 전류 검출 트랜지스터(5)의 드레인(포인트 A)의 전압 VA와 출력 트랜지스터(1)의 드레인(포인트 B)의 전압 VB를 동일하게 하기 위해서 레귤레이티드 캐스코드 회로를 이용했으므로, 커런트 미러 회로에 비해 전류가 하나의 경로에서 흐르기 때문에, 소비 전류를 저감시킬 수 있다는 효과가 있다.
또한, 레귤레이티드 캐스코드 회로의 필요한 동작 전류를 초과하는 과전류 상태가 되었다고 해도, 동작 전류에 제한을 가하기 때문에, 불필요한 전류가 흐르지 않게 되고, 보다 소비 전류를 줄일 수 있다는 효과가 있다.
또한, 레귤레이티드 캐스코드 회로의 필요한 동작 전류를 하회하는 상태가 되었다고 해도, 최저 동작 전류를 공급할 수 있기 때문에, 레귤레이티드 캐스코드 회로의 동작이 불안정해지지 않게 되고, 검출 정밀도를 유지할 수 있다는 효과가 있다.
도 1은, 본 실시 형태의 전압 조정기의 회로도이다.
본 실시 형태의 전압 조정기는, 출력 전압 분압 회로(2)와 기준 전압 회로(3)와 오차 증폭기(4)와 P형 MOS 트랜지스터의 출력 트랜지스터(1)와 과전류 보호 회로(110)를 구비하고 있다.
출력 전압 분압 회로(2)는, 출력 단자 VOUT의 전압을 분압하여 분압 전압을 출력한다. 오차 증폭기(4)는, 기준 전압 회로(3)가 출력하는 기준 전압과 분압 전압을 비교한다. 출력 트랜지스터(1)는, 오차 증폭기(4)의 출력 전압에 의해서 제어되고, 출력 단자 VOUT의 전압을 일정하게 유지하는 기능을 가진다. 과전류 보호 회로(110)는, 출력 단자 VOUT에 흐르는 전류를 감시하고, 과전류를 검출하면 출력 트랜지스터(1)의 전류를 감소시키는 기능을 가진다.
출력 전압 분압 회로(2)는, 입력 단자를 출력 단자 VOUT와 접속하고, 출력 단자를 오차 증폭기(4)의 비반전 입력 단자에 접속한다. 기준 전압 회로(3)는, 출력 단자를 오차 증폭기(4)의 반전 입력 단자에 접속한다. 오차 증폭기(4)는, 출력 단자를 출력 트랜지스터(1)의 게이트에 접속한다. 출력 트랜지스터(1)는, 소스를 입력 전원에 접속하고, 드레인을 출력 단자 VOUT에 접속한다. 과전류 보호 회로(110)는, 2 입력 단자 중 한 쪽의 입력 단자가 오차 증폭기(4)의 출력 단자에 접속되고, 다른 한 쪽의 입력 단자가 출력 단자 VOUT에 접속되며, 출력 단자는 출력 트랜지스터(1)의 게이트에 접속되어 있다.
과전류 보호 회로(110)는, P형 MOS 트랜지스터의 출력 전류 검출 트랜지스터(5)와, 검출 저항(6)과, 출력 전류 제한 회로(111)와, 레귤레이티드 캐스코드 회 로(112)를 구비하고 있다. 출력 전류 제한 회로(111)는, N형 MOS 트랜지스터의 트랜지스터(7), 저항(8), 및 P형 MOS 트랜지스터의 출력 전류 제어 트랜지스터(9)를 구비하고 있다. 레귤레이티드 캐스코드 회로(112)는, 오차 증폭 회로(20)와 P형 MOS 트랜지스터의 트랜지스터(16)를 구비하고 있다. 오차 증폭 회로(20)의 전원 단자에는, P형 MOS 트랜지스터의 동작 전류 공급 트랜지스터(21)를 접속하고 있다. 또, 출력 전류 검출 트랜지스터(5)와 검출 저항(6)으로 출력 전류 검출 회로를 구성하고 있다.
출력 전류 검출 트랜지스터(5)와 출력 트랜지스터(1)는 게이트가 접속되어 있으므로, 각각의 드레인 전류는 비례하고 있다. 검출 저항(6)은, 출력 전류 검출 트랜지스터(5)의 드레인 전류에 의해서 전압을 발생한다. 출력 전류 제한 회로(111)는, 검출 저항(6)에 발생하는 전압에 의해서 출력 트랜지스터(1)의 게이트 전압을 제어한다. 레귤레이티드 캐스코드 회로(112)는, 출력 전류 검출 트랜지스터(5)의 드레인(포인트 A)의 전압 VA와 출력 트랜지스터(1)의 드레인(포인트 B)의 전압 VB를 동일하게 유지하는 기능을 가진다. 동작 전류 공급 트랜지스터(21)는, 레귤레이티드 캐스코드 회로(112)의 오차 증폭 회로(20)에 동작 전류를 공급한다.
출력 전류 검출 트랜지스터(5)는, 출력 트랜지스터(1)와 게이트 및 소스를 공통으로 접속하고, 드레인을 트랜지스터(16)의 소스에 접속한다. 트랜지스터(16)의 드레인은, 검출 저항(6)을 통해 GND에 접속한다. 트랜지스터(16)의 드레인과 검출 저항(6)의 접속점은, 트랜지스터(7)의 게이트에 접속한다. 트랜지스터(7)의 드레인은, 저항(8)을 통해 입력 전원에 접속한다. 출력 전류 제어 트랜지스터(9)는, 게이트를 트랜지스터(7)의 드레인과 저항(8)의 접속점에 접속하고, 소스를 입력 전원에 접속하며, 드레인을 오차 증폭기(4)의 출력 단자에 접속한다. 오차 증폭 회로(20)는 비반전 입력 단자를 출력 단자 VOUT에 접속하고, 반전 입력 단자를 출력 전류 검출 트랜지스터(5)의 드레인에 접속하며, 출력 단자를 트랜지스터(16)의 게이트에 접속한다. 동작 전류 공급 트랜지스터(21)는, 소스를 입력 전원에 접속하고, 드레인을 오차 증폭 회로(20)의 전원 단자에 접속하며, 게이트를 오차 증폭 회로(20)의 출력 단자에 접속하고 있다.
전술한 바와 같은 과전류 보호 회로(110)는, 이하와 같이 동작하여 과전류로부터 회로를 보호하는 기능을 가진다.
출력 단자 VOUT의 출력 전류가 증가한 경우, 출력 전류에 비례한 검출 전류가 출력 전류 검출 트랜지스터(5)에 흐른다. 이 검출 전류가 저항(6)에 흐름으로써 트랜지스터(7)의 게이트-소스간 전압이 상승한다. 여기서, 출력 단자 VOUT에 과전류가 흐르고, 거기에 비례한 검출 전류에 의해서 트랜지스터(7)의 게이트-소스간 전압이 더욱 상승하며, N형 MOS 트랜지스터의 트랜지스터(7)의 임계값 전압을 초과하면 트랜지스터(7)의 드레인 전류가 저항(8)을 통해 흐른다. 트랜지스터(7)의 드레인 전류가 저항(8)에 흐름으로써, 출력 전류 제어 트랜지스터(9)의 게이트-소스간 전압이 저하되고, P형 MOS 트랜지스터의 출력 전류 제어 트랜지스터(9)에 드레인 전류가 흐르게 된다. 따라서, 출력 전류 제어 트랜지스터(9)의 드레인 전압이 상승하고, 출력 트랜지스터(1)의 게이트-소스간 전압을 상승시킨다. 이와 같 이 귀환이 작용하여 출력 트랜지스터(1)의 게이트 전압을 제어하기 때문에, 출력 전류의 증가는 억제된다.
여기서, 레귤레이티드 캐스코드 회로(112)는 이하와 같이 동작한다. 비반전 입력 단자에 입력한 출력 트랜지스터(1)의 드레인의 전압 VB가, 반전 입력 단자에 입력한 출력 전류 검출 트랜지스터(5)의 드레인의 전압 VA보다 높아지면, 오차 증폭 회로(20)의 출력 전압은 높아진다. P형 MOS 트랜지스터의 트랜지스터(16)의 게이트 전압이 높아져 온 저항이 높아지므로, 출력 전류 검출 트랜지스터(5)의 드레인 전압 VA는 높아진다. 반대로, 비반전 입력 단자에 입력한 전압 VB가, 반전 입력 단자에 입력한 전압 VA보다 낮아지면, 오차 증폭 회로(20)의 출력 전압이 낮아진다. P형 MOS 트랜지스터의 트랜지스터(16) 게이트 전압이 낮아져 온 저항이 낮아지므로, 출력 전류 검출 트랜지스터(5)의 드레인 전압 VA는 낮아진다. 이상과 같이, 오차 증폭 회로(20)는 VA=VB, 즉 출력 트랜지스터와 출력 전류 검출 트랜지스터(5)의 드레인의 전압이 동일해지도록 트랜지스터(16)의 게이트를 제어한다. 따라서, 출력 전류 검출 트랜지스터(5)와 출력 트랜지스터(1)는 항상 동일한 상태로 동작하게 되므로, 과전류의 검출 정밀도를 좋게 할 수 있다.
동작 전류 공급 트랜지스터(21)의 게이트는, 출력 트랜지스터(1)의 게이트와 접속하고 있으므로, 오차 증폭 회로(20)의 동작 전류는 출력 트랜지스터(1)가 부하에 흐르게 하는 전류에 비례한다.
과전류 보호 회로(110)가 기능할 필요가 없는, 즉 출력 트랜지스터(1)가 흐르게 하는 전류가 적을 때에는, 과전류 보호 회로(110)의 동작 전류도 적고, 과전류 보호 회로(110)가 기능할 필요가 있는, 즉 출력 트랜지스터(1)가 흐르게 하는 전류가 많을 때에는, 과전류 보호 회로(110)의 동작 전류도 많아진다.
이상 기재한 바와 같이, 본 실시 형태의 전압 조정기의 과전류 보호 회로는, 전압 VA를 전압 VB와 동일하게 하기 위한 회로로서 레귤레이티드 캐스코드 회로(112)를 이용했으므로, 그 회로에 흐르는 전류는 레귤레이티드 캐스코드 회로(112)에 흐르는 동작 전류의 한 경로 뿐이고, 커런트 미러 회로를 이용한 종래 기술과 비교하여 소비 전류를 줄이는 것이 가능해졌다.
도 2에, 다른 실시 형태의 전압 조정기의 회로도를 나타낸다. 도 2의 전압 조정기는, 레귤레이티드 캐스코드 회로(112)의 오차 증폭 회로(20)의 동작 전류에 상한을 마련하는 동작 전류 상한 회로(121)를 구비한 구성으로 되어 있다. 동작 전류 상한 회로(121)는, 오차 증폭 회로(20)에 동작 전류를 공급하는 동작 전류 공급 트랜지스터(21)와 직렬로 접속되어 있다.
동작 전류 상한 회로(121)는, 예를 들어 게이트에 바이어스 전압원(23)을 접속한 P형 MOS 트랜지스터의 트랜지스터(22)로 구성할 수 있다. 트랜지스터(22)의 드레인 전류가 오차 증폭 회로(20)의 동작 전류의 상한이 되도록 바이어스 전압원(23)의 전압을 설정한다.
과전류 보호 회로를 이러한 구성으로 함으로써, 동작 전류 공급 트랜지스 터(21)가 흐르게 하는 전류가 레귤레이티드 캐스코드 회로(112)의 필요한 동작 전류를 초과하는 과전류 상태가 되었다고 해도, 동작 전류 상한 회로(121)에 의해서 전류에 제한이 가해지기 때문에, 불필요한 전류가 흐르지 않게 되고, 보다 소비 전류가 적은 과전류 보호 회로를 실현할 수 있다.
도 3에, 다른 실시 형태의 전압 조정기의 회로도를 나타낸다. 도 3의 전압 조정기는 레귤레이티드 캐스코드 회로(112)의 오차 증폭 회로(20)의 동작 전류에 하한을 마련하는 동작 전류 하한 회로(131)를 구비한 구성으로 되어 있다. 동작 전류 하한 회로(131)는, 오차 증폭 회로(20)에 동작 전류를 공급하는 동작 전류 공급 트랜지스터(21)와 병렬로 접속되어 있다.
동작 전류 하한 회로(131), 예를 들어 게이트에 바이어스 전압원(25)을 접속한 P형 MOS 트랜지스터의 트랜지스터(24)로 구성할 수 있다. 트랜지스터(24)의 드레인 전류가 오차 증폭 회로(20)의 동작 전류의 하한이 되도록, 바이어스 전압원(25)의 전압을 설정한다.
과전류 보호 회로를 이러한 구성으로 함으로써, 동작 전류 공급 트랜지스터(21)가 흐르게 하는 전류가 레귤레이티드 캐스코드 회로(112)의 필요한 동작 전류를 하회하는 상태가 되었다고 해도, 동작 전류 하한 회로(131)에 의해서 최저 동작 전류를 공급할 수 있기 때문에, 레귤레이티드 캐스코드 회로(112)의 동작이 불안정해지지 않게 되고, 출력 전류 검출 트랜지스터(5)와 출력 트랜지스터(1)는 항상 동일한 상태로 동작하기 때문에 검출 정밀도를 유지할 수 있다.
또한, 도 4에 나타내는 다른 실시 형태의 전압 조정기와 같이, 동작 전류 상 한 회로(121)와 동작 전류 하한 회로(131)의 양쪽 모두를 구비한 구성으로 할 수 있다.
과전류 보호 회로를 이러한 구성으로 함으로써, 양쪽 모두의 회로의 이점을 구비하기 때문에, 검출 정밀도가 좋고, 보다 소비 전류가 적은 과전류 보호 회로를 실현할 수 있다.
이상으로 설명한 바와 같이, 본 실시 형태의 전압 조정기의 과전류 보호 회로에 의하면, 출력 전류 검출 트랜지스터(5)와 출력 트랜지스터(1)는 항상 동일한 상태로 동작하기 때문에 검출 정밀도가 좋고, 레귤레이티드 캐스코드 회로(112)에 흐르는 전류는 동작 전류 공급 트랜지스터(21)의 한 경로 뿐이므로, 종래 기술에 있는 기능을 가지면서, 종래 기술과 비교하여 소비 전류를 줄일 수 있다는 효과가 있다.
또한, 출력 트랜지스터(1)가 흐르게 하는 전류가 증가하여, 거기에 비례하여 동작 전류 공급 트랜지스터(21)가 흐르게 하는 전류가 레귤레이티드 캐스코드 회로(112)의 필요한 동작 전류를 초과한 과전류 상태가 되었다고 해도, 트랜지스터(22)에서 전류에 제한이 가해지기 때문에, 불필요한 전류가 흐르지 않게 되고, 보다 소비 전류를 줄일 수 있다는 효과가 있다.
또한, 출력 트랜지스터(1)가 흐르게 하는 전류가 감소되어, 거기에 비례해 동작 전류 공급 트랜지스터(21)가 흐르게 하는 전류가 레귤레이티드 캐스코드 회로(112)의 필요한 동작 전류를 하회하는 상태가 되었다고 해도, 트랜지스터(24)에서 최저 동작 전류를 공급할 수 있기 때문에, 레귤레이티드 캐스코드 회로(112)의 동작이 불안정해지지 않게 되고, 출력 전류 검출 트랜지스터(5)와 출력 트랜지스터(1)는 항상 동일한 상태로 동작하기 때문에 검출 정밀도를 유지할 수 있다는 효과가 있다.
도 1은 본 실시 형태의 과전류 보호 회로를 구비한 전압 조정기의 회로도이다.
도 2는 본 실시 형태의 과전류 보호 회로를 구비한, 다른 전압 조정기의 회로도이다.
도 3은 본 실시 형태의 과전류 보호 회로를 구비한, 다른 전압 조정기의 회로도이다.
도 4는 본 실시 형태의 과전류 보호 회로를 구비한, 다른 전압 조정기의 회로도이다.
도 5는 종래의 과전류 보호 회로를 구비한 전압 조정기의 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
2 : 전압 분압 회로
3 : 기준 전압 회로
4 : 오차 증폭기
20 : 오차 증폭 회로
23, 25 : 바이어스 전압원
100, 110, 120, 130, 140 : 과전류 보호 회로
111 : 출력 전류 제한 회로
112 : 레귤레이티드 캐스코드 회로
121 : 동작 전류 상한 회로
131 : 동작 전류 하한 회로

Claims (7)

  1. 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압과 기준 전압의 차를 증폭하여 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
    상기 출력 트랜지스터에 과전류가 흐른 것을 검출하고, 상기 출력 트랜지스터의 전류를 제한하는 과전류 보호 회로를 구비한 전압 조정기로서,
    상기 과전류 보호 회로는,
    상기 오차 증폭 회로의 출력 전압으로 제어되어 검출 전류를 흐르게 하는 출력 전류 검출 트랜지스터와,
    상기 검출 전류에 의해서 검출 전압을 발생하는 검출 저항과,
    상기 검출 저항의 전압으로 제어되어 상기 출력 트랜지스터의 게이트 전압을 제어하는 출력 전류 제한 회로와,
    상기 출력 트랜지스터의 드레인과 상기 출력 전류 검출 트랜지스터의 드레인 사이에 접속되고, 상기 출력 트랜지스터의 드레인의 전압과 상기 출력 전류 검출 트랜지스터의 드레인의 전압을 동일하게 하는 레귤레이티드 캐스코드 회로를 구비한 것을 특징으로 하는 전압 조정기.
  2. 청구항 1에 있어서, 상기 레귤레이티드 캐스코드 회로의 동작 전류는, 상기 오차 증폭 회로의 출력 전압으로 제어되는 동작 전류 공급 트랜지스터에 의해서 공급되는 것을 특징으로 하는 전압 조정기.
  3. 청구항 2에 있어서, 상기 레귤레이티드 캐스코드 회로는, 상기 동작 전류 공급 트랜지스터와 직렬로 접속한 전류 제한 회로를 더 구비하고, 상기 전류 제한 회로에 의해서 동작 전류의 상한이 제한되는 것을 특징으로 하는 전압 조정기.
  4. 청구항 2에 있어서, 상기 레귤레이티드 캐스코드 회로는, 상기 동작 전류 공급 트랜지스터와 병렬로 접속한 최저 동작 전류 공급 회로를 더 구비하고, 상기 최저 동작 전류 공급 회로에 의해서 최저 동작 전류가 보상되는 것을 특징으로 하는 전압 조정기.
  5. 청구항 2에 있어서, 상기 레귤레이티드 캐스코드 회로는, 상기 동작 전류 공급 트랜지스터와 직렬로 접속한 전류 제한 회로와, 상기 동작 전류 공급 트랜지스터와 병렬로 접속한 최저 동작 전류 공급 회로를 더 구비하고, 상기 전류 제한 회로에 의해서 동작 전류의 상한이 제한되며, 상기 최저 동작 전류 공급 회로에 의해서 최저 동작 전류가 보상되는 것을 특징으로 하는 전압 조정기.
  6. 청구항 3 또는 청구항 5에 있어서, 상기 전류 제한 회로는, 게이트에 제1 바이어스 전압원을 접속한 제1 트랜지스터로 구성한 것을 특징으로 하는 전압 조정기.
  7. 청구항 4 또는 청구항 5에 있어서, 상기 최저 동작 전류 공급 회로는, 게이트에 제2 바이어스 전압원을 접속한 제2 트랜지스터로 구성한 것을 특징으로 하는 전압 조정기.
KR1020080038815A 2007-04-27 2008-04-25 전압 조정기 KR101320782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00118815 2007-04-27
JP2007118815A JP4953246B2 (ja) 2007-04-27 2007-04-27 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20080096465A KR20080096465A (ko) 2008-10-30
KR101320782B1 true KR101320782B1 (ko) 2013-10-22

Family

ID=39886148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038815A KR101320782B1 (ko) 2007-04-27 2008-04-25 전압 조정기

Country Status (5)

Country Link
US (1) US7646574B2 (ko)
JP (1) JP4953246B2 (ko)
KR (1) KR101320782B1 (ko)
CN (1) CN101295928B (ko)
TW (1) TWI411904B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078866B2 (ja) * 2008-12-24 2012-11-21 セイコーインスツル株式会社 ボルテージレギュレータ
JP5279544B2 (ja) * 2009-02-17 2013-09-04 セイコーインスツル株式会社 ボルテージレギュレータ
JP5467845B2 (ja) * 2009-09-29 2014-04-09 セイコーインスツル株式会社 ボルテージレギュレータ
JP5558964B2 (ja) * 2009-09-30 2014-07-23 セイコーインスツル株式会社 ボルテージレギュレータ
KR20110037367A (ko) * 2009-10-06 2011-04-13 페어차일드코리아반도체 주식회사 스위치 구동 회로 및 구동 방법
JP5670773B2 (ja) * 2011-02-01 2015-02-18 セイコーインスツル株式会社 ボルテージレギュレータ
US8610415B2 (en) * 2011-03-07 2013-12-17 Fairchild Semiconductor Corporation Lambda correction for current foldback
JP2012203673A (ja) * 2011-03-25 2012-10-22 Seiko Instruments Inc ボルテージレギュレータ
CN102157926A (zh) * 2011-03-30 2011-08-17 上海北京大学微电子研究院 限压保护电路
JP5823717B2 (ja) * 2011-03-30 2015-11-25 セイコーインスツル株式会社 ボルテージレギュレータ
JP5676340B2 (ja) * 2011-03-30 2015-02-25 セイコーインスツル株式会社 ボルテージレギュレータ
WO2013046485A1 (ja) 2011-09-27 2013-04-04 パナソニック株式会社 定電圧回路
JP5977963B2 (ja) * 2012-03-08 2016-08-24 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6130112B2 (ja) * 2012-09-07 2017-05-17 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US9058049B2 (en) * 2012-09-11 2015-06-16 St-Ericsson Sa Modular low-power unit with analog synchronization loop usable with a low-dropout regulator
JP6083269B2 (ja) * 2013-03-18 2017-02-22 株式会社ソシオネクスト 電源回路及び半導体装置
US9793707B2 (en) * 2013-05-28 2017-10-17 Texas Instruments Incorporated Fast transient precision power regulation apparatus
JP6219180B2 (ja) * 2014-01-27 2017-10-25 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6513943B2 (ja) * 2014-12-19 2019-05-15 エイブリック株式会社 ボルテージレギュレータ
US9853467B2 (en) * 2015-01-13 2017-12-26 Intersil Americas LLC Overcurrent protection in a battery charger
US10090688B2 (en) 2015-01-13 2018-10-02 Intersil Americas LLC Overcurrent protection in a battery charger
DE102015205359B4 (de) * 2015-03-24 2018-01-25 Dialog Semiconductor (Uk) Limited Ruhestrombegrenzung für einen low-dropout-regler bei einer dropout-bedingung
JP6506133B2 (ja) * 2015-08-10 2019-04-24 エイブリック株式会社 ボルテージレギュレータ
US10291163B2 (en) * 2016-04-29 2019-05-14 Texas Instruments Incorporated Cascode structure for linear regulators and clamps
JP6882090B2 (ja) * 2017-06-20 2021-06-02 エイブリック株式会社 ボルテージレギュレータ
CN110018708A (zh) * 2018-01-10 2019-07-16 圣邦微电子（北京）股份有限公司 一种基于电流运算的可靠限流电路
JP2019139445A (ja) * 2018-02-08 2019-08-22 ローム株式会社 レギュレータ
JP6986999B2 (ja) * 2018-03-15 2021-12-22 エイブリック株式会社 ボルテージレギュレータ
US10991426B2 (en) 2019-01-25 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device current limiter
DE102019132067A1 (de) 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung
CN110262607B (zh) * 2019-06-26 2021-05-07 南京中感微电子有限公司 带电流限制的稳压器
CN110456854A (zh) * 2019-08-22 2019-11-15 上海华力微电子有限公司 低压差线性稳压器
CN112099560A (zh) * 2020-09-25 2020-12-18 上海华虹宏力半导体制造有限公司 线性稳压器
CN112269420A (zh) * 2020-10-09 2021-01-26 广东澳鸿科技有限公司 一种实现限流保护的低压差线性稳压电路
US11695406B2 (en) 2020-12-15 2023-07-04 Ablic Inc. Overcurrent protection circuit and load driving device
US11782087B2 (en) * 2021-08-05 2023-10-10 Mitsumi Electric Co., Ltd. Semiconductor integrated circuit
US20230185321A1 (en) * 2021-12-14 2023-06-15 Qorvo Us, Inc. Current-monitor circuit for voltage regulator in system-on-chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038832A (ja) 2002-07-08 2004-02-05 Rohm Co Ltd 電流制限機能付き安定化電源装置
KR100608112B1 (ko) 2004-08-27 2006-08-02 삼성전자주식회사 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227714A (en) * 1991-10-07 1993-07-13 Brooktree Corporation Voltage regulator
JPH0949858A (ja) * 1995-08-07 1997-02-18 Nippon Motorola Ltd 電流検出制御回路及びパターンレイアウト方法
US6347029B1 (en) * 1999-07-02 2002-02-12 Dmel, Inc. Over-current protection circuit for linear voltage regulators
JP2001282371A (ja) * 2000-03-31 2001-10-12 Seiko Instruments Inc ボルテージレギュレータ
JP4574902B2 (ja) * 2001-07-13 2010-11-04 セイコーインスツル株式会社 ボルテージレギュレータ
JP4263068B2 (ja) * 2003-08-29 2009-05-13 株式会社リコー 定電圧回路
US6977491B1 (en) * 2003-10-06 2005-12-20 National Semiconductor Corporation Current limiting voltage regulation circuit
JP2005115659A (ja) * 2003-10-08 2005-04-28 Seiko Instruments Inc ボルテージ・レギュレータ
US6867573B1 (en) * 2003-11-07 2005-03-15 National Semiconductor Corporation Temperature calibrated over-current protection circuit for linear voltage regulators
JP3889402B2 (ja) * 2004-01-22 2007-03-07 ローム株式会社 過電流検出回路及びそれを備えたレギュレータ
JP2005235932A (ja) * 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法
JP4744945B2 (ja) * 2004-07-27 2011-08-10 ローム株式会社 レギュレータ回路
US7564299B2 (en) * 2005-08-22 2009-07-21 Intel Corporation Voltage regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038832A (ja) 2002-07-08 2004-02-05 Rohm Co Ltd 電流制限機能付き安定化電源装置
KR100608112B1 (ko) 2004-08-27 2006-08-02 삼성전자주식회사 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법

Also Published As

Publication number Publication date
JP4953246B2 (ja) 2012-06-13
US7646574B2 (en) 2010-01-12
TW200846862A (en) 2008-12-01
JP2008276477A (ja) 2008-11-13
CN101295928B (zh) 2012-12-12
KR20080096465A (ko) 2008-10-30
TWI411904B (zh) 2013-10-11
US20080265852A1 (en) 2008-10-30
CN101295928A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
KR101320782B1 (ko) 전압 조정기
KR101898290B1 (ko) 전압 레귤레이터
KR101071799B1 (ko) 정전압 회로 및 정전압 회로의 출력 전압 제어 방법
KR101012566B1 (ko) 전압 레귤레이터
JP5097664B2 (ja) 定電圧電源回路
JP5099505B2 (ja) ボルテージレギュレータ
US7233462B2 (en) Voltage regulator having overcurrent protection circuit
US9857817B2 (en) Sink/source output stage with operating point current control circuit for fast transient loading
KR101586525B1 (ko) 전압 조정기
US6917187B2 (en) Stabilized DC power supply device
US6559626B2 (en) Voltage regulator
US7982537B2 (en) Operational amplifier
US7923978B2 (en) Regulator circuit having over-current protection
KR20080068568A (ko) 정전류 회로 및 정전류 회로를 사용한 발광 다이오드 구동장치
KR20140109831A (ko) 볼티지 레귤레이터
US9740222B2 (en) Overcurrent protection circuit for controlling a gate of an output transistor based on an output current
CN106066419B (zh) 电流检测电路
KR20120087840A (ko) 전압 조정기
KR20150111301A (ko) 전압 레귤레이터
KR20100094365A (ko) 전압 레귤레이터
US9946276B2 (en) Voltage regulators with current reduction mode
JP4892366B2 (ja) 過電流保護回路およびボルテージレギュレータ
JP2016015076A (ja) レギュレータ回路
US11929717B2 (en) Dynamic current limit for operational amplifier
KR102658159B1 (ko) 과열 보호 회로 및 이것을 구비한 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 6