JP4247973B2 - 電流測定回路 - Google Patents

Description

本発明は、電流測定回路およびそれを用いた定電流回路に関し、特に半導体集積回路などに組み込み可能な電流測定回路およびそれを用いた定電流回路に関する。

電流測定回路としては、抵抗器に電流を流し、その両端電圧を検出して電流値を測定するものが一般的である（例えば、特許文献１）。
特許文献１に記載の電流測定回路は、過電流検出回路であって、図４に示す回路構成である。
この図４において、入力端子１から第１の抵抗素子４を通過して出力端子２へ出力される電源供給線２００を流れる電流値が測定され、その測定結果が電流監視手段８によって所定値との比較が行われて過電流が検出される。

その作用は、差動増幅手段６と比例電流出力手段７によって、第１の抵抗素子４による電圧降下分と、第２の抵抗素子５による電圧降下分が等しくなるように制御され、その結果、比例電流出力手段７から電流監視手段８に供給される測定結果としての電流は、電源供給線２００を流れる電流に比例する。そこで、電流監視手段８では、所定電流値とこの測定結果である電流を比較することによって、電源供給線２００を流れる電流の過電流を検出する。

他の従来例としては、集積回路などにおいて多用されるカレントミラー回路が挙げられる（例えば、特許文献２）。
図５は定電圧・定電流回路を示すが、この回路は抵抗素子Ｒ１、Ｒ２に一定電流を流すことによってその抵抗素子に生じる電圧を定電圧（Ｖｏｕｔ）として取り出す回路構成である。この抵抗素子Ｒ１、Ｒ２に流れる電流はダイオード接続したｐチャネルＭＯＳ型トランジスタＭ２０を経由して供給する。ｐチャネルＭＯＳ型トランジスタＭ２０のゲートはこのトランジスタＭ２０のドレインとｐチャネルＭＯＳ型トランジスタＭ２１のゲートに接続されているので、定電流出力部Ｉｏｕｔから出力される電流は、抵抗素子Ｒ１、Ｒ２に流れる電流に比例する。

特に、トランジスタＭ２０とＭ２１のしきい値電圧と導電係数が同一であれば、定電流出力部Ｉｏｕｔから出力される電流は、抵抗素子Ｒ１、Ｒ２に流れる電流に等しくなる。この場合、トランジスタＭ２０とＭ２１はカレントミラー回路を形成し、作用としては、抵抗素子Ｒ１、Ｒ２に流れる電流を測定して、その結果を定電流出力部Ｉｏｕｔへ出力している。なお、図５におけるトランジスタＭ５とＭ７はデプレッションＭＯＳ型トランジスタであり、他は、エンハンスメントＭＯＳ型トランジスタである。
特開平１１−１８２７７号公報 特開２００２−２３６５２１号公報

ところが、電流測定回路として、抵抗器に電流を流し、その両端電圧を検出して電流値を測定する従来回路は、電流測定用の抵抗素子を流れる電流値に応じて抵抗素子による降下電圧が変動する。具体的には、図４に示すものでは、出力端子２から出力される電流によって、出力端子２の電圧は入力端子１の電圧から電圧降下を生じる。つまり、出力電流の大小によって出力端子２の出力電圧は変動する。このことは、この電流測定回路を電源装置などに用いようとした場合に、電源装置の定電圧特性に悪影響を及ぼすという問題がある。

また、カレントミラー回路によって電流を測定する場合は、測定対象とする電流回路へダイオード接続されたトランジスタを介挿するので、そのトランジスタのしきい値電圧分の電圧降下が発生する。
具体的には、図５において、ｐチャネルＭＯＳ型トランジスタＭ２０によってしきい値電圧分の電圧降下を生じる。このことは、定電圧・定電流回路として、このしきい値電圧分だけ余分に高い電源電圧Ｖ１が必要になることを意味する。

従って、回路を低電圧で動作させることが出来ず、また、トランジスタＭ２０によって余計な電力消費が発生するという問題があり、特に小型低電圧の電池で長時間作動可能な回路を構成できないという問題がある。
本願発明は、このような問題を解決するために、低電圧かつ低消費電力で動作可能な電流測定回路および定電流回路を提供する。

前記目的を達成するために、本発明にかかる請求項１の電流測定回路は、電流入力部と電流出力部との間に介挿されるＭＯＳ型の第１のトランジスタと、前記電流入力部と検出出力部との間に介挿されるＭＯＳ型の第２のトランジスタと、ゲートが前記電流出力部に接続されるＭＯＳ型の第３のトランジスタと、ゲートが前記電流入力部に接続され、しきい値電圧が前記第３のトランジスタとは０．１〜０．２Ｖ異なるＭＯＳ型の第４のトランジスタと、前記電流出力部から出力される電流を流す抵抗素子と、この抵抗素子に流れる電流を制御してこの抵抗素子の両端電圧を一定にすることによって定電圧を生成する定電圧回路と、を備え、前記第３のトランジスタと前記第４のトランジスタが差動増幅器を構成しており、前記差動増幅器の出力が前記第１のトランジスタのゲートと前記第２のトランジスタのゲートに接続され、前記検出出力部からは、前記抵抗素子に流れる電流を測定することにより前記電流入力部から前記電流出力部へ流れる電流に比例する電流を出力することを特徴とする。

また、本発明の請求項２による発明は、請求項１に記載の電流測定回路において、前記第３のトランジスタと前記第４のトランジスタとは、マルチしきい値プロセスによって異なるしきい値電圧に製造されることが好ましい。

また、本発明の請求項３によるはつめいは、請求項１に記載の電流測定回路において、前記第３のトランジスタのＷ／Ｌ比と前記第４のトランジスタのＷ／Ｌ比とは異なる値にすることにより異なるしきい値電圧とされることが好ましい。
ここで、Ｗ／Ｌ比とは、トランジスタのゲートの、幅／長さの比をいう。

ここで、定電圧は、２つのしきい値電圧の異なるＭＯＳのしきい値電圧差によって得られる。そして、定電流回路は、この定電圧を抵抗素子に印加して、その電流を、請求項１から請求項３のいずれかに記載の電流測定回路により測定し、この抵抗素子に流れる電流に比例する電流を検出出力部から出力する。この抵抗素子に流れる電流は定電圧回路によって一定に制御されているので、この電流に比例する電流は一定となる。つまり、検出出力部から出力される電流値は一定になるので、定電流回路が構成できる。

本発明によれは、電流入力部と電流出力部との間に介挿される第１のトランジスタによる電圧降下は、バイアス回路で決定される電圧と等しくなるように制御されるので、電流入力部と電流出力部間の電圧降下を所定の値とすることができる。特に、０．１〜０．４Ｖ程度の小さい値にすることができる。その結果、測定対象電流回路の電圧降下を小さく、かつ所定の値とすることができるので、消費電流が少なく、電圧変動も生じない電流測定回路を提供することができる。

また、本発明によれは、差動増幅器の出力をＭＯＳ型トランジスタのゲートへ直結することができるので、回路構成が簡単になるとともに集積化に適した回路構成にすることができる。

また、本発明によれは、差動増幅器として高増幅率の演算増幅器を用いるので、電流の測定精度を向上させることができる。

また、本発明によれは、第３のトランジスタのしきい値電圧と、しきい値電圧が前記第３のトランジスタとは異なる第４のトランジスタのしきい値電圧の差の電圧が、第１のトランジスタのソース・ドレイン間に印加されるように、差動増幅器が動作する。そして、この時の差動増幅器の出力である第１のトランジスタのゲート電圧が第２のトランジスタのゲートへも供給されるため、第２のトランジスタから供給され検出出力部から出力される電流は、第１のトランジスタのソース・ドレイン間に流れる電流（すなわち、電流入力部から電流出力部に流れる電流）に比例する電流となる。従って、第３のトランジスタのしきい値電圧と第４のトランジスタのしきい値電圧を微小電圧（例えば、０．１〜０．２Ｖ）になるようにトランジスタを設計することによって、第１のトランジスタにおける電圧降下を微小電圧にすることができる。
これによって、消費電力が少なく、電圧変動も生じない、集積化に適した電流測定回路を提供することができる。

さらに、本発明によれは、トランジスタのしきい値電圧をイオン注入量を制御して所定の電圧値になるように製造できるので、イオン注入量の制御のみで、第１のトランジスタにおける電圧降下を任意の電圧値とすることが容易にできる。

また、本発明によれば、トランジスタのゲートの幅と長さの比によって、しきい値電圧を設定できるので、トランジスタの設計時点でしきい値電圧を設定できる。すなわち、イオン注入量の制御を必要とするマルチしきい値電圧プロセスを用いなくとも、異なるしきい値電圧のトランジスタを製造できるので、本発明の電流測定回路が容易に製造できる。

さらに、本発明によれば、電圧降下の少ない電流測定回路を用いて抵抗素子に流れる電流を測定し、その電流に比例する電流を出力するので、低い電源電圧であっても動作可能な定電流回路が構成できる。また、抵抗素子に流れる電流が同一であれば、電圧降下が少ない分だけ消費電力が低下するので、小容量の電池で駆動される場合であっても、長時間作動が可能な定電流回路を提供できる。

以下、図面に基づき本発明の好適な実施形態について説明する。

図１は本発明の第１実施例にかかる電流測定回路を示す。
この電流測定回路は、電流入力部ＩＮへ入力され、電流出力部ＯＵＴから出力される電流を測定し、その測定電流に比例する電流を検出出力部ＤＥＴから出力する。

この電流測定回路において、ｐチャネルＭＯＳ型トランジスタＭ１００のソースと、ｐチャネルＭＯＳ型トランジスタＭ１０１のソースと、バイアス回路Ｖ１００のプラス側は、電流入力部ＩＮに接続されている。また、トランジスタＭ１００のドレインと差動増幅器Ａ１００の入力＋は電流出力部ＯＵＴに接続されており、トランジスタＭ１０１のドレインは検出出力部ＤＥＴに接続されている。バイアス回路Ｖ１００のマイナス側は、差動増幅器Ａ１００の入力−に接続されており、この差動増幅器Ａ１００の出力はトランジスタＭ１００のゲートとトランジスタＭ１０１のゲートに接続されている。

ここでバイアス回路Ｖ１００は所定電圧を発生するもので、ここでは０．２Ｖを発生して、差動増幅器Ａ１００の入力−の電位を電流入力部ＩＮの電位より０．２Ｖ低い電位に保つ。差動増幅器Ａ１００は演算増幅器で、入力＋と入力−が仮想短絡（イマジナリーショート）となるように動作する。

従って、トランジスタＭ１００のソース・ドレイン間電圧は、バイアス回路Ｖ１００の電圧と等しくなるように、トランジスタＭ１００のゲートが差動増幅器Ａ１００の出力によって制御される。この差動増幅器Ａ１００の出力は、トランジスタＭ１００のゲートへ供給されると同時にトランジスタＭ１０１のベースへも供給されるので、トランジスタＭ１０１のドレインから出力される電流は、トランジスタＭ１００のソース、ドレイン間に流れる電流に比例することになる。この時、トランジスタＭ１００とＭ１０１のしきい値電圧と導電係数が同一であれば（例えば、トランジスタのサイズが同一で同一プロセスで製造された場合など）、トランジスタＭ１０１のドレインから出力される電流は、トランジスタＭ１００のソース、ドレイン間に流れる電流に等しくなる。

ここで、バイアス回路Ｖ１００の電圧は、０．２Ｖとしたが、この電圧に限らず、任意の値にすることが可能であるが、０．１〜０．２Ｖ程度とすることが好ましい。
この第１実施例によれば、次の効果がある。
（１）トランジスタＭ１００のソース、ドレイン間電圧は、バイアス回路Ｖ１００の電圧に等しくなるので、バイアス回路Ｖ１００の電圧を低い電圧に設定することによって、トランジスタＭ１００における電圧降下を小さくすることができる。これによって、トランジスタＭ１００における消費電力を下げることが出来るので、不要電力消費を抑えることが出来る。

（２）トランジスタＭ１００における電圧降下がバイアス回路Ｖ１００の電圧と等しく、一定になるので、電流出力部における電圧は、電流入力部から電流出力部に流れる電流の大小に影響されない。従って、この電流測定回路を電源装置の出力電流測定に用いる場合であっても、電源装置の定電圧特性に悪影響を与えず、定電圧を供給することが出来る。

（３）トランジスタＭ１００とＭ１０１のしきい値電圧と導電係数が同一であれば、トランジスタＭ１０１のドレインから出力される電流は、トランジスタＭ１００のソース、ドレイン間に流れる電流に等しくなるので、この電流測定回路を従来のカレントミラー回路に代えて電圧降下の少ないカレントミラー回路として用いることができる。

次に、図２によって本発明の第２実施例にかかる定電流回路を説明する。
この図２による定電流回路は、図５と同様の従来例による定電圧回路と本発明による電流測定回路を組み合せて定電流を出力可能としたものである。
この定電圧回路は、電流源Ｉ１とトランジスタＭ１からなるバイアス回路と、トランジスタＭ２〜Ｍ６からなる誤差増幅回路と、トランジスタＭ７による定電圧出力回路と、抵抗素子Ｒ１、Ｒ２による出力検出回路とから構成されている。そして、単に定電圧回路として単独で動作させる場合は、図２における電流入力部ＩＮと電流出力部ＯＵＴは短絡される。電源Ｖ１０はこの回路を動作させる電源である。

バイアス回路におけるｎチャネルＭＯＳ型トランジスタＭ１のソースは接地され、ドレインとゲートは電流源Ｉ１に接続されており、このトランジスタＭ１のドレインに定電圧のバイアス電圧を発生させる。
このバイアス電圧は、トランジスタＭ１とカレントミラーを形成するｎチャネルＭＯＳ型トランジスタＭ２のゲートに印加されてトランジスタＭ２に所定の電流を流して誤差増幅回路を動作させる。

誤差増幅回路は、カレントミラーを形成するｐチャネルＭＯＳ型トランジスタＭ３、Ｍ４と、定電圧を発生するｎチャネルデプレッションＭＯＳ型トランジスタＭ５とｎチャネルエンハンスメントＭＯＳ型トランジスタＭ６を含み、トランジスタＭ３のゲートとドレイン、トランジスタＭ４のゲート、およびトランジスタＭ５のドレインは相互に接続されている。また、トランジスタＭ４のドレイン、トランジスタＭ６のドレイン、ｎチャネルデプレッションＭＯＳ型トランジスタＭ７のゲートは相互に接続されている。

出力回路を形成するトランジスタＭ７のソースは抵抗素子Ｒ１と定電圧出力部Ｖｏｕｔに接続され、そのドレインは電源に接続される。

出力検出回路は、抵抗素子Ｒ１とＲ２からなり、抵抗素子Ｒ１のトランジスタＭ７のソースと接続されない側は抵抗素子Ｒ２に接続され、抵抗素子Ｒ２の他端は接地されている。抵抗素子Ｒ１とＲ２との接続点は、電圧検出点となり、その電圧はトランジスタＭ６のゲートに帰還される。
トランジスタＭ７、抵抗素子Ｒ１、Ｒ２は直列回路を形成しており、同一の値の電流が流れる。

この定電圧回路において、電圧検出点の電圧が上昇すると、トランジスタＭ７のゲート電圧が低下して抵抗素子Ｒ１、Ｒ２に流れる電流を減少させ、その結果、電圧検出点の電圧は下降する。また、電圧検出点の電圧が下降すると、トランジスタＭ７のゲート電圧が上昇して抵抗素子Ｒ１、Ｒ２に流れる電流を増加させ、その結果、電圧検出点の電圧は上昇する。

トランジスタＭ６のゲートには、トランジスタＭ５のしきい値電圧と、トランジスタＭ６のしきい値電圧の差に相当する電圧が出力されることになる。
このようにして、電圧検出点の電圧が一定に保たれる。ここで、抵抗素子Ｒ１、Ｒ２に流れる電流値は同一であるから、その結果、定電圧出力部Ｖｏｕｔの電圧も一定に保たれる。

ここで、出力回路のトランジスタＭ７はソースフォロワで動作するので、定電圧出力部Ｖｏｕｔからは電流を取り出すことが出来ない。
そこで、図２に示すように電流入力部ＩＮと電流出力部ＯＵＴの間に流れる電流（抵抗素子Ｒ１、Ｒ２に流れる電流に等しく、一定電流となる。）を検出するために、本発明の電流測定回路を介挿する。

この電流測定回路は、第１実施例で説明したものと同一であるので説明を省略するが、抵抗素子Ｒ１、Ｒ２に流れる電流と同一の一定電流がトランジスタＭ１００に流れるので、定電流出力部Ｉｏｕｔからも、一定の電流出力が得られる。このようにして、定電流回路が構成される。
この第２実施例によれば、第１実施例の効果（１）、（３）に加えて次の効果が得られる。

（４）この定電流回路は、抵抗素子Ｒ１、Ｒ２に電流を流し、その電流値を制御して抵抗素子の降下電圧を一定にすることによって定電圧を生成する定電圧回路と、この定電圧に基づいて定電流を出力する定電流出力回路とを含み、この定電流出力回路には、第１実施例の電流測定回路が用いられて、抵抗素子Ｒ１、Ｒ２に流れる電流値を測定し、この電流値に比例する一定電流が電流出力部（検出出力部）から出力される。従って、トランジスタＭ１００による電圧降下を、従来のカレントミラーによる電圧降下よりも小さくすることができるので、その分、電源Ｖ１０の電圧を低電圧とすることができ、さらに定電流回路の消費電流を低減することができる。

次に、図３によって第３実施例にかかる電流測定回路を説明する。
この電流測定回路は、電流入力部ＩＮへ入力され、電流出力部ＯＵＴから出力される電流を測定し、その測定電流に比例する電流を定電流出力部Ｉｏｕｔ（検出出力部ＤＥＴ）から出力する。
この電流測定回路において、ｐチャネルＭＯＳ型トランジスタＭ２００のソースと、ｐチャネルＭＯＳ型トランジスタＭ２０１のソースと、カレントミラーを構成するｐチャネルＭＯＳ型トランジスタＭ２０２、Ｍ２０３のソースと、差動増幅器を構成するｎチャネルＭＯＳ型トランジスタＭ２０５のゲートは、電流入力部ＩＮに接続されている。

ｎチャネルデプレッションＭＯＳ型トランジスタＭ２０４のゲートと、トランジスタＭ２００のドレインは電流出力部ＯＵＴに接続されている。
カレントミラーの一方のトランジスタＭ２０２のゲートとドレイン、トランジスタＭ２０４のドレイン、カレントミラーの他方のトランジスタＭ２０３のゲートは相互に接続されている。また、トランジスタＭ２０３のドレイン、トランジスタＭ２０５のドレイン、トランジスタＭ２００のゲート、トランジスタＭ２０１のゲートも相互に接続されている。トランジスタＭ２０１のドレインは定電流出力部Ｉｏｕｔに接続されている。

トランジスタＭ２０４とＭ２０５のソースは、共にトランジスタＭ２０６のドレインに接続され、トランジスタＭ２０６のソースは接地されると共に、そのゲートは電流源Ｉ１とトランジスタＭ１のバイアス回路出力（トランジスタＭ１のドレイン）に接続されてバイアス電圧が供給されている。
ここで、トランジスタＭ２０６のゲートに供給するバイアス電圧は、定電圧回路のバイアス電圧を用いたが、独立にバイアス電圧を生成する構成としても良い。

このような構成において、ｎチャネルデプレッションＭＯＳ型トランジスタＭ２０４のしきい値電圧は、ｎチャネルエンハンスメントＭＯＳ型トランジスタＭ２０５のしきい値電圧よりも低い値とされており、これは、トランジスタのしきい値電圧をイオン注入量を制御して所定の電圧値になるように製造される。そして、このしきい値電圧の差の電圧がトランジスタＭ２００のソース・ドレイン間電圧になるように動作する。つまり、トランジスタＭ２０４とＭ２０５は差動増幅器を構成しており、それぞれのトランジスタのゲートは差動増幅器のオフセット付入力となり、トランジスタＭ２０５のドレインは差動増幅器の出力となる。

さらに、トランジスタＭ２００のゲートとトランジスタＭ２０１のゲートには、差動増幅器出力である同一電圧が供給されているので、定電流出力部からは、電流入力部ＩＮから電流出力部ＯＵＴに流れる電流に比例する電流が出力される。
ここで、トランジスタＭ２００とＭ２０１のしきい値電圧と導電係数が同一であれば、トランジスタＭ２０１のドレインから出力される電流は、トランジスタＭ２００のソース、ドレイン間に流れる電流に等しくなる。
なお、この第３実施例における電流測定回路は、定電圧回路に基づいて定電流を生成する定電流生成回路として示したが、この電流測定回路を単独の電流測定回路として用いることができることは当然である。

この第３実施例によれば、第２実施例の効果（４）に加えて次の効果が得られる。
（５）しきい値電圧の異なるＭＯＳ型トランジスタＭ２０４とＭ２０５を用いることによって、第１実施例におけるバイアス回路Ｖ１００で発生する所定電圧を、しきい値電圧の差として取り出すと共に、トランジスタＭ２０４とＭ２０５で差動増幅器を構成したので、０．１Ｖ〜０．２Ｖ程度の微小な電圧を安定に取り出すと共に回路構成を簡素化できる。

（６）トランジスタＭ２００のソース・ドレイン間に流れる電流が小電流の場合は、各トランジスタが飽和領域で動作できるので、高精度かつ低電圧の電源で動作可能な電流測定回路を提供できる。

（７）トランジスタＭ２０４とＭ２０５のしきい値電圧をイオン注入量を制御して所定の電圧値になるように製造できるので、イオン注入量の制御のみで、トランジスタＭ２００における電圧降下を任意の電圧値とすることが容易にできる。

次に変形例について説明する。
第３実施例においては、トランジスタＭ２０４のしきい値電圧は、トランジスタＭ２０５のしきい値電圧よりも低い値とされており、これは、トランジスタのしきい値電圧をイオン注入量を制御して所定の電圧値になるように製造される。
これに対して、ＭＯＳ型トランジスタのしきい値電圧は、トランジスタのゲートの幅と長さの比（Ｗ／Ｌ比）を所定の値にすることによって任意に設定できるので、これによってトランジスタＭ２０４とＭ２０５のしきい値電圧を異なるしきい値電圧とすることができる。

この場合、トランジスタＭ２０４とＭ２０５を同一プロセスで製造し、トランジスタＭ２０４のＷ／Ｌ比を、トランジスタＭ２０５のＷ／Ｌ比よりも大きくすればよい。この時、トランジスタＭ２０４とＭ２０５のバイアス電流は小さく抑え、ＭＯＳ型トランジスタの対数領域で動作させれば、電流測定精度を向上させることができる。

この変形例によれば、第３実施例の効果（４）から（６）に加えて次の効果が得られる。
（８）トランジスタＭ２０４とＭ２０５のＷ／Ｌ比を異なる値として、異なるしきい値電圧とすることが出来るので、製造過程においてイオン注入量を個別に制御できない場合であっても、トランジスタ設計段階においてＷ／Ｌ比を適切に設定して異なるしきい値電圧とすることができる。

本発明はこれらの実施例に限定されるものではない。
例えば、第１および第２の実施例において、ｎチャネルＭＯＳトランジスタで基準電圧を生成する場合について述べたが、ｐチャネルデプレッションＭＯＳ型トランジスタとｐチャネルエンハンスメントＭＯＳ型トランジスタによって生成してもよく、この場合は電圧極性を逆にすれば同様な動作が可能である。

また、各実施例において説明した抵抗素子やトランジスタなどの各素子は、同等機能の単一あるいは複数の素子で置き換えてもよい。
さらに、本発明による電流測定回路の応用例として定電流回路を示したが、これに限らず、定電流に基づく各種機能回路へ応用してもよい。例えば、カレントミラー回路、過電流検出回路、過電流制限回路、三角波発生回路、ランプ電圧発生回路などへ応用してもよい。

以上説明したように本発明にかかる電流測定回路によれば、電圧降下が一定かつ少ないことを必要とする精度の高い電流測定回路の用途に適用できる。また、この電流測定回路を応用して、動作電源電圧が低くかつ消費電力の少ない定電流回路の用途に適用できる。

本発明の第１実施例にかかる電流測定回路の回路図である。 本発明の第２実施例にかかる定電流回路の回路図である。 本発明の第３実施例にかかる定電流回路の回路図である。 従来技術による過電流検出回路の回路図である。 従来技術による定電流回路の回路図である。

符号の説明

ＩＮ 電流入力部
ＯＵＴ 電流出力部
Ｖ１００ バイアス回路
Ａ１００ 差動増幅器（演算増幅器）
ＤＥＴ 検出出力部
Ｉｏｕｔ 定電流出力部

Claims (3)

1. 電流入力部と電流出力部との間に介挿されるＭＯＳ型の第１のトランジスタと、
   前記電流入力部と検出出力部との間に介挿されるＭＯＳ型の第２のトランジスタと、
   ゲートが前記電流出力部に接続されるＭＯＳ型の第３のトランジスタと、
   ゲートが前記電流入力部に接続され、しきい値電圧が前記第３のトランジスタとは０．１〜０．２Ｖ異なるＭＯＳ型の第４のトランジスタと、
   前記電流出力部から出力される電流を流す抵抗素子と、
   この抵抗素子に流れる電流を制御してこの抵抗素子の両端電圧を一定にすることによって定電圧を生成する定電圧回路と、を備え、
   前記第３のトランジスタと前記第４のトランジスタが差動増幅器を構成しており、
   前記差動増幅器の出力が前記第１のトランジスタのゲートと前記第２のトランジスタのゲートに接続され、
   前記検出出力部からは、前記抵抗素子に流れる電流を測定することにより前記電流入力部から前記電流出力部へ流れる電流に比例する電流を出力することを特徴とする電流測定回路。
2. 請求項１に記載の電流測定回路において、
   前記第３のトランジスタと前記第４のトランジスタとは、マルチしきい値プロセスによって異なるしきい値電圧に製造されることを特徴とする電流測定回路。
3. 請求項１に記載の電流測定回路において、
   前記第３のトランジスタのＷ／Ｌ比と前記第４のトランジスタのＷ／Ｌ比とは異なる値にすることにより異なるしきい値電圧とされることを特徴とする電流測定回路。

Images