KR101229642B1

KR101229642B1 - 전압 제어 회로

Info

Publication number: KR101229642B1
Application number: KR1020120131765A
Authority: KR
Inventors: 다카오 나카시모
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2006-11-06
Filing date: 2012-11-20
Publication date: 2013-02-04
Also published as: US20090243567A1; CN101202503A; US20080136398A1; KR101284477B1; CN102522891A; CN102522891B; US7557556B2; KR20080041131A; TW200832104A; US7764056B2; KR20120135390A; JP2008117176A; CN101202503B

Abstract

입력 전압의 전압값이 커도 합선 고장 발생 시의 발열량을 억제한다.
합선 고장 시에는 트랜지스터 제어용 MOS 트랜지스터(160)로부터 전압 제어용 P채널 MOS 트랜지스터(110)에, 입력 전압 Vin의 전압값이 클수록 값이 커지는 부가 제어 전압 Va가 입력됨으로써, 전압 제어용 P채널 MOS 트랜지스터(110)의 저항값이 증가하여 합선 전류가 억제된다. 이 때문에 입력 전압 Vin이 클수록 합선 보호 동작한 후의 유지 전류의 전류값이나 발열량을 억제할 수 있다.

Description

전압 제어 회로{VOLTAGE REGULATOR}

본 발명은 전압 제어 회로에 관한 것으로, 합선 고장이 발생해도 열손상이 생기지 않도록 고안한 것이다.

전압 제어 회로(볼티지 레귤레이터)는 전원과 피급전 회로 사이에 접속되는 회로이다. 이 전압 제어 회로는 전원으로부터 전압 제어 회로에 입력되는 전압값이 변동해도, 전압 제어 회로로부터 피급전 회로에 출력하는 전압값을 일정하게 유지하도록 제어를 행한다.

이러한 전압 제어 회로를 전원부에 삽입하면, 전원(예를 들어 전지)의 출력 전압이 변동되어도, 피급전 회로에 일정한 전압값이 되고 있는 전압을 공급할 수 있다. 따라서, 휴대 전화, 게임기, 노트북 등의 휴대 기기의 전원부에는 모노리식 IC화된 전압 제어 회로가 삽입되어 있다.

여기서, 전압 제어 회로의 기본적인 회로 구성 및 동작 원리를 도 5를 참조하여 설명한다. 도 5에 나타내는 바와 같이, 전압 제어 회로(1)는 전압 제어용 P채널 MOS 트랜지스터(10)와 분압 저항 회로(20)와 트랜지스터 제어 회로(30)를 주요 부재로서 구성되어 있다.

전압 제어용 P채널 MOS 트랜지스터(10)는 그 입력 단자(소스)가 전압 제어 회로(1)의 전압 입력 단자(11)에 접속되고 있고, 그 출력 단자(드레인)가 전압 제어 회로(1)의 전압 출력 단자(12)에 접속되고 있다.

전압 제어용 P채널 MOS 트랜지스터(10)는 제어 단자(게이트)에 입력되는 제어 전압 Vc의 전압값이 증가하면 도통 저항이 증가되고, 제어 단자(게이트)에 입력되는 제어 전압 Vc의 전압값이 감소하면 도통 저항이 감소된다는 특성을 갖고 있다. 또한, 「도통 저항」이란, 전압 제어용 P채널 MOS 트랜지스터(10)가 도통 상태가 되었을 때의, 입력 단자(소스)와 출력 단자(드레인) 사이의 저항을 의미한다.

전압 제어 회로(1)의 전압 입력 단자(11)에는 전원(예를 들어 전지 등)으로부터 전원 전압(입력 전압) Vin이 입력된다. 이 입력 전압 Vin은 전압 제어용 P채널 MOS 트랜지스터(10)에 의해 전압값이 제어되고, 미리 설정한 설정 전압값이 된 출력 전압 Vout가 전압 제어 회로(1)의 전압 출력 단자(12)로부터 출력된다. 또한, 전압 제어용 P채널 MOS 트랜지스터(10)에 의한 전압 제어 수법은 후술한다.

또한, 전압 출력 단자(12)에는 피급전 회로(도시 생략)가 접속되고, 이 피급전 회로에는 설정 전압값이 된 전압이 공급된다.

분압 저항 회로(20)는 분압 저항(21)과 분압 저항(22)을 직렬 접속한 것이다. 이 분압 저항 회로(20)의 일단(고전압단)은 전압 출력 단자(12)에 접속되고, 타단(저전압단)은 접지 전위에 접속되고 있다.

이 분압 저항 회로(20)는 전압 출력 단자(12)로부터 출력되는 출력 전압 Vout를, 분압 저항(21, 22)에서 분압한 분압 전압 Vp를 출력한다. 분압 전압 Vp는 분압 저항(22)에 인가되는 전압이며, 분압 저항(21)의 저항값을 R21, 분압 저항(22)의 저항값을 R22로 하면, 다음 식으로 나타난다.

Vp=Vout·［R22／(R21+R22)］

트랜지스터 제어 회로(30)는 차동 증폭기(유효 증폭기 : 31)와 기준 전압원(32)을 갖고 있다. 차동 증폭기(31)의 비반전 입력 단자(＋단자)에는 분압 전압 Vp가 입력되고, 차동 증폭기(31)의 반전 입력 단자(-단자)에는 기준 전압원(32)으로부터 출력된 기준 전압 Vref가 입력된다.

차동 증폭기(31)는 분압 전압 Vp와 기준 전압 Vref의 편차에 따른 제어 전압 Vc를 출력한다. 이 제어 전압 Vc는 전압 제어용 P채널 MOS 트랜지스터(10)의 게이트에 입력된다.

상기 구성이 되고 있는 전압 제어 회로(볼티지 레귤레이터 : 1)에 의해, 전압 출력 단자(12)로부터 출력되는 출력 전압 Vout의 전압값을 설정값(일정값)으로 유지하는 동작 원리는 다음과 같다.

예를 들어 출력 전압 Vout의 전압값이 설정값(일정값)을 넘어 증가하면, 분압 전압 Vp의 전압값도 증가하고, 이것에 수반하여 제어 전압 Vc의 전압값이 증가한다. 제어 전압 Vc의 전압값이 증가하면, 전압 제어용 P채널 MOS 트랜지스터(10)의 도통 저항이 증가하고, 이 도통 저항의 증가에 의해 출력 전압 Vout가 감소되며 출력 전압 Vout의 전압값이 설정값(일정값)으로 돌아온다.

반대로, 예를 들어 출력 전압 Vout의 전압값이 설정값(일정값)보다도 감소되면, 분압 전압 Vp의 전압값도 감소되고, 이것에 수반하여 제어 전압 Vc의 전압값이 감소된다. 제어 전압 Vc의 전압값이 감소되면, 전압 제어용 P채널 MOS 트랜지스터(10)의 도통 저항이 감소되고, 이 도통 저항의 감소에 의해 출력 전압 Vout가 증가하며, 출력 전압 Vout의 전압값이 설정값(일정값)으로 돌아온다.

이렇게 하여 출력 전압 Vout의 전압값이 설정값(일정값)으로 유지된다. 또한, 출력 전압 Vout의 설정값(일정값)은 다음 식으로 나타난다.

Vout=Vref·［(R21+R22)／R22］

그런데, 전압 출력 단자(12)에 접속되는 피급전 회로 등에서 합선 고장이 발생하면, 전압 출력 단자(12)의 전압의 전압값은 접지 전위의 전압값 또는 접지 전위에 가까운 전압값까지 급격히 감소된다. 이렇게, 합선 고장을 원인으로 하여 전압 출력 단자(12)의 전압값이 큰 폭으로 감소되면, 분압 전압 Vp의 전압값, 나아가서는 제어 전압 Vc의 전압값도 큰 폭으로 감소된다. 제어 전압 Vc의 전압값이 큰 폭으로 감소되면, 전압 제어용 P채널 MOS 트랜지스터(10)의 도통 저항이 큰 폭으로 감소되고, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류의 전류값이 큰 폭으로 증가한다.

이렇게, 합선 고장을 계기로 하여 전압 제어용 P채널 MOS 트랜지스터(10)에 대전류가 흐르면, 이 대전류에 의한 발열이 증가하고, 이 전압 제어 회로(1)를 삽입한 IC 패키지가 열적인 손상을 받을 우려가 있다. 즉, 합선 고장을 원인으로 하여 IC 패키지의 허용 내열 용량을 넘는 대량의 열이 발생하고, 전압 제어 회로(1) 등의 IC가 열손상될 우려가 있다.

따라서, 합선 고장이 발생해도 제어용 MOS 트랜지스터에 흐르는 전류를 제한하는 합선 보호 회로를 부가한 전압 제어 회로가 개발되고 있다(예를 들어 특허 문헌 1 참조).

다음에, 합선 보호 회로를 부가한 전압 제어 회로(볼티지 레귤레이터 : 1A)를 도 6을 참조하여 설명한다. 또한, 도 5와 동일 부분에는 동일 부호를 부여하고, 중복하는 설명은 생략한다.

도 6에 나타내는 바와 같이, 이 전압 제어 회로(볼티지 레귤레이터 : 1A)는 전압 제어용 P채널 MOS 트랜지스터(10), 분압 저항 회로(20), 트랜지스터 제어 회로(30) 외에 모니터 회로(40), 인버터 회로(50), 트랜지스터 제어용 MOS 트랜지스터(60)를 또한 구비하고 있다.

그리고, 모니터 회로(40), 인버터 회로(50), 트랜지스터 제어용 MOS 트랜지스터(60)에 의해 합선 보호 회로가 구성되어 있다.

모니터 회로(40)는 모니터용 MOS 트랜지스터(41)와 모니터 저항(42)을 직렬 접속하여 형성되고 있고, 모니터용 MOS 트랜지스터(41)의 드레인과 모니터 저항(42)의 접속점을 모니터 전압 출력점(43)으로 하고 있다.

이 모니터 회로(40)는 전압 제어용 P채널 MOS 트랜지스터(10)에 대해서 병렬 접속되고 있다. 즉, 모니터 회로(40)의 일단(고전압단)은 전압 제어용 P채널 MOS 트랜지스터(10)의 소스에 접속되고 있고, 모니터 회로(40)의 타단(저전압단)은 전압 제어용 P채널 MOS 트랜지스터(10)의 드레인에 접속되고 있다.

모니터 회로(40)의 모니터용 MOS 트랜지스터(41)는 그 제어 단자(게이트)에 입력되는 전압의 전압값이 증가하면, 도통 저항이 증가하고, 그 제어 단자(게이트)에 입력되는 전압의 전압값이 감소하면, 도통 저항이 감소된다는 특성을 갖고 있다.

이 모니터용 MOS 트랜지스터(41)의 게이트는 트랜지스터 제어 회로(30)의 차동 증폭기(31)의 출력 단자에 접속되고 있다.

또한, 모니터용 MOS 트랜지스터(41)를 전압 제어용 P채널 MOS 트랜지스터(10)와 대비하여 설명하면, 양 MOS 트랜지스터(10, 41)의 채널 길이는 동일하다. 또한, 모니터용 MOS 트랜지스터(41)의 채널 폭은 전압 제어용 P채널 MOS 트랜지스터(10)의 채널 폭에 비해 작아지고 있다.

여기서, 「전압 제어용 P채널 MOS 트랜지스터(10)의 채널 폭」을 「모니터용 MOS 트랜지스터(41)의 채널 폭」으로 나눈 제산값을, 채널 폭 비 α로 하면, 채널 폭 비 α는 예를 들어 100이 되고 있다.

따라서, 양 MOS 트랜지스터(10, 41)가 도통 상태가 되어 있는 경우에는, 모니터용 MOS 트랜지스터(41)에 흐르는 전류의 전류값은, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류의 전류값을 1／α(예를 들어 1／100) 배가 된 작은 전류값이 된다.

이 때문에, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류가 증감한 경우에는, 모니터용 MOS 트랜지스터(41)에 흐르는 전류의 전류값도 증감하고, 또한 양 MOS 트랜지스터(10, 41)의 전류값은 비례 관계를 유지하면서 증감한다. 환언하면, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류를, 1／α(예를 들어 1／100) 배의 스케일로 하고, 모니터용 MOS 트랜지스터(41)에 의해서 모니터하도록 하고 있다.

인버터 회로(50)는 인버터 저항(51)과 인버터용 MOS 트랜지스터(52)를 직렬 접속하여 형성되고 있고, 인버터 저항(51)과 인버터용 MOS 트랜지스터(52)의 드레인의 접속점을 인버터 출력점(53)으로 하고 있다.

이 인버터 회로(50)는 전압 제어용 P채널 MOS 트랜지스터(10)에 대해서 병렬 접속되고 있다. 즉, 인버터 회로(50)의 일단(고전압단)은 전압 제어용 P채널 MOS 트랜지스터(10)의 소스에 접속되고 있고, 인버터 회로(50)의 타단(저전압단)은 전압 제어용 P채널 MOS 트랜지스터(10)의 드레인에 접속되고 있다.

인버터용 MOS 트랜지스터(52)의 게이트는 모니터 회로(40)의 모니터 전압 출력점(43)에 접속되고 있다.

트랜지스터 제어용 MOS 트랜지스터(60)는 그 소스가 전압 입력 단자(11)에 접속되고, 그 드레인이 전압 제어용 P채널 MOS 트랜지스터(10)의 게이트, 및, 모니터용 MOS 트랜지스터(41)의 게이트에 접속되고 있다. 그리고, 트랜지스터 제어용 MOS 트랜지스터(60)의 게이트는 인버터 회로(50)의 인버터 출력점(53)에 접속되고 있다.

트랜지스터 제어용 MOS 트랜지스터(60)는 그 제어 단자(게이트)에 입력되는 전압의 전압값이 증가하면, 도통 저항이 증가하고, 그 제어 단자(게이트)에 입력되는 전압의 전압값이 감소하면, 도통 저항이 감소된다는 특성을 가지고 있다.

상기 구성이 되고 있는 전압 제어 회로(1A)에 있어서, 트랜지스터 제어 회로(30)로부터 전압 제어용 P채널 MOS 트랜지스터(10)의 게이트 및 모니터용 MOS 트랜지스터(41)의 게이트에 제어 전압 Vc를 보내면, 양 MOS 트랜지스터(10, 41)는 도통 상태가 된다.

또한, 합선 고장이 발생하고 있지 않은 통상 상태에서는, 인버터용 MOS 트랜지스터(52) 및 트랜지스터 제어용 MOS 트랜지스터(60)는 차단 상태가 되고 있다.

전압 입력 단자(11)에 입력 전압 Vin가 입력되고 또한, 전압 출력 단자(12)에 피급전 회로가 접속되고 있는 상태에 있어서, 양 MOS 트랜지스터(10, 41)가 도통 상태가 되면, 전압 제어용 P 채널 MOS 트랜지스터(10) 및 모니터용 MOS 트랜지스터(41)에 전류가 흐른다.

이 때, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류를 i10, 모니터용 MOS 트랜지스터(41)(모니터 회로(40))에 흐르는 전류를 i40으로 하면, i10／α=i40의 관계가 성립되고 있다.

한편, 전압 출력 단자(12)에 접속되는 피급전 회로 등에서 합선 고장이 발생하면, 전술한 바와 같이, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류 i10이 급증하고, 이것에 비례하여 모니터용 MOS 트랜지스터(41)(모니터 회로(40))에 흐르는 전류 i40도 급증한다.

모니터 회로(40)에 흐르는 전류가 급증하면, 모니터 저항(42)에 인가되는 모니터 전압 Vm(전류 i40이 모니터 저항(42)을 흐름으로써 발생하는 전압)이 급증한다. 이 모니터 전압 Vm은 모니터 전압 출력점(43)을 통해 인버터용 MOS 트랜지스터(52)에 인가된다. 이 때문에, 모니터 전압 Vm이 인버터용 MOS 트랜지스터(52)의 임계값 전압 Vt를 넘으면, 인버터용 MOS 트랜지스터(52)는 도통한다.

이렇게 하여, 인버터용 MOS 트랜지스터(52)가 도통하면, 인버터 출력점(53) 의 전위는 고전위(전압 입력 단자(11)의 전위와 동등한 전위)로부터 저전위(전압 출력 단자(12)의 전위(접지 전위)와 동등한 전위)로 변화한다.

인버터 출력점(53)의 전위가 고전위로부터 저전위로 변화(반전)하면, 트랜지스터 제어용 MOS 트랜지스터(60)의 게이트에 입력되는 전위도, 고전위로부터 저전위로 변화하고, 트랜지스터 제어용 MOS 트랜지스터(60)의 도통 저항이 낮아진다.

트랜지스터 제어용 MOS 트랜지스터(60)의 도통 저항이 낮아지면, 이 MOS 트랜지스터(60)는 소스에 입력된 입력 전압 Vin를 도통 저항의 값에 따라 전압값을 조정하고, 전압값을 조정한 부가 제어 전압 Va를 드레인으로부터 출력한다. 이 부가 제어 전압 Va는 전압 제어용 P채널 MOS 트랜지스터(10)의 게이트에 입력된다.

결국, 합선 고장이 발생했을 때에는 전압 제어용 P채널 MOS 트랜지스터(10)의 게이트에는 트랜지스터 제어 회로(30)로부터 출력된 제어 전압 Vc가 인가될 뿐만 아니라, 트랜지스터 제어용 MOS 트랜지스터(60)로부터 출력된 부가 제어 전압 Va도 인가된다.

이렇게, 전압 제어용 P채널 MOS 트랜지스터(10)에 제어 전압 Vc 뿐만 아니라 부가 제어 전압 Va도 인가되기 때문에, 전압 제어용 P채널 MOS 트랜지스터(10)의 도통 저항이 급격하게 증가된다. 전압 제어용 P채널 MOS 트랜지스터(10)의 도통 저항이 급격하게 증가하기 때문에, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류 i10도 급격하게 억제되고 전류 i10의 전류값이 저하된다.

이 결과, 합선 고장이 발생해도 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류의 전류값을 억제할 수 있고, 합선 전류에 의한 열적 손상의 발생을 방지하도록 하고 있다.

도 7은, 합선 보호 회로를 부가한 전압 제어 회로(1A)에서의, 전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류(전압 출력 단자(12)로부터 출력되는 출력 전류)와 전압 출력 단자(12)로부터 출력되는 출력 전압 Vout의 관계를 나타내는 특성도이다.

도 7에 나타내는 바와 같이, 출력 전류가 최대 전류 Im가 되어 있는 상태에 있어서, 출력 전압 Vout가 저하해오면 전압 저하에 수반하여 출력 전류도 저하된다. 그리고, 출력 전압 Vout가 영이 되었을 때, 즉, 전압 출력 단자(12)가 접지 전위와 합선했을 때에는 출력 전류는 유지 전류 Is가 된다.

도 7에 나타내는 전압-전류 특성은, 가타카나의 「フ」를 닮아 있기 때문에 「フ자 특성」이라고 불리고 있다.

상기 「フ자 특성」은 인버터용 MOS 트랜지스터(52)의 소스 전위(전압 출력 단자(12)의 전위)와 접지 전위가 상이하기 때문에, 인버터용 MOS 트랜지스터(52)의 임계값 전압이 백 게이트 효과에 의해 변동함으로써 생기는 것이다.

여기서, 인버터용 MOS 트랜지스터(52)의 임계값 전압을 Vt, 백 게이트 효과에 의한 임계값 전압의 변동분을 △Vt, 모니터 저항(42)의 저항을 R42로 하면, 최대 전류 Im 및 유지 전류 Is는 각각, 다음과 같이 나타난다.

Im=(Vt+△Vt)／R42

Is=Vt／R42

[특허문헌 1] 일본 등록특허공보 평7－74976호

도 6에 나타내는 종래의 전압 제어 회로(1A)에서는 합선 고장이 발생했을 경우에는, 전압 제어용 P채널 MOS 트랜지스터(10)의 저항값을 크게 하도록 제어하고, 전압 제어 회로(1A)에 흐르는 전류(전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류)의 전류값을 억제하고 있다. 구체적으로는, 합선 고장 발생 시에 전압 제어 회로(1A)에 흐르는 전류(전압 제어용 P채널 MOS 트랜지스터(10)에 흐르는 전류)의 전류값이 유지 전류 Is로 나타내는 전류값이 되도록 하고 있다.

이 때문에, 합선 고장이 계속되고 있는 경우에는, 전압 제어 회로(1A)에는 다음 식(1)에서 나타내는 전력에 상당하는 열이 계속하여 발생한다.

［입력 전압 Vin］×［유지 전류 Is］…(1)

또한, 도 6에 나타내는 실시예에서는 유지 전류 Is의 전류값은 미리 설정한 전류값(도 7 참조)에 고정되어 있다.

그런데, 전압 제어 회로는 각종의 산업 분야(예를 들어 차탑재 레귤레이터나 대전류 레귤레이터 등의 분야)에서 사용되고 있고, 적용하는 산업 분야에 따라서는 전압 제어 회로의 전압 입력 단자에 입력되는 입력 전압의 전압값이 커지고 있다.

전압 제어 회로에 입력되는 입력 전압의 전압값이 큰 경우에는, 전압 제어 회로에 흐르는 전류의 전류값을 유지 전류 Is로 나타내는 전류값으로 억제했다고 해도, 식 (1)로부터 알 수 있듯이 발생 전력(Vin×Is)이 커지고, 전압 제어 회로를 삽입한 IC 패키지의 발열량이 커진다.

그러나, IC 패키지의 허용 내열 용량 자체는 종전과 같다.

이 결과, 전압 제어 회로에 입력되는 입력 전압의 전압값이 큰 경우에는, IC 패키지의 허용 내열 용량을 넘는 열이 발생하고, 전압 제어 회로 등의 IC가 열손상되는 것이 염려되고 있었다.

본 발명은 상기 종래 기술을 감안하여, 전압 제어 회로에 입력되는 입력 전압의 전압값이 커도 합선 고장 시의 발열을 억제하여 열손상을 방지할 수 있는, 신뢰성이 높은 전압 제어 회로를 제공하는 것을 목적으로 한다.

상기 과제를 해결하는 본 발명의 구성은, 전압 입력 단자에 입력 단자가 접속되고, 전압 출력 단자에 출력 단자가 접속된 전압 제어용 MOS 트랜지스터와,

상기 전압 출력 단자로부터 출력되는 출력 전압의 전압값을 검출하고, 상기 전압값이 미리 설정한 설정 전압값이 되도록 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 보내는 제어 전압의 전압값을 제어하는 트랜지스터 제어 수단을 구비한 전압 제어 회로로서,

입력 단자가 상기 전압 입력 단자에 접속되고, 출력 단자가 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 접속되어 있으며, 제어 단자의 전압이 고전위로부터 저전위가 되면 상기 전압 제어용 MOS 트랜지스터의 도통 저항을 증가시키는 부가 제어 전압을 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 보내는 트랜지스터 제어용 MOS 트랜지스터와,

모니터용 MOS 트랜지스터와 가변 저항기인 모니터 저항을 직렬 접속하여 형성되어 있고, 상기 전압 제어용 MOS 트랜지스터에 대해서 병렬 접속된 모니터 회로와,

상기 모니터 저항에 인가되는 모니터 전압이 입력 단자에 입력되고, 이 모니터 전압이 미리 설정한 임계값을 넘으면, 출력 단자의 전압이 고전위로부터 저전위로 변화하는 인버터 회로와,

상기 전압 입력 단자에 입력되는 입력 전압의 전압값을 검출하고 있고, 상기 입력 전압의 전압값이 증가하면 상기 모니터 저항의 저항값을 증가시키고, 상기 입력 전압의 전압값이 감소되면 상기 모니터 저항의 저항값을 감소시키는 전압 검출·저항 조정기를 구비한 것을 특징으로 한다.

또한 본 발명의 구성은, 전압 입력 단자에 입력 단자가 접속되고, 전압 출력 단자에 출력 단자가 접속된 전압 제어용 MOS 트랜지스터와,

입력 단자가 상기 전압 입력 단자에 접속되고 출력 단자가 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 접속되어 있고, 제어 단자의 전압이 고전위로부터 저전위가 되면 상기 전압 제어용 MOS 트랜지스터의 도통 저항을 증가시키는 부가 제어 전압을 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 보내는 트랜지스터 제어용 MOS 트랜지스터와,

모니터용 MOS 트랜지스터와 저항값이 고정된 모니터 저항을 직렬 접속하여 형성되고 있고, 상기 전압 제어용 MOS 트랜지스터에 대해서 병렬 접속된 모니터 회로와,

상기 모니터 저항에 인가되는 모니터 전압이 입력 단자에 입력되고, 이 모니터 전압이 미리 설정한 임계값을 넘으면 출력 단자의 전압이 고전위로부터 저전위로 변화하는 인버터 회로와,

상기 전압 입력 단자와 접지 전위 사이에 전기적으로 접속된 입력 전압 변환 저항과, 상기 입력 전압 변환 저항에 직렬로 접속되고 상기 입력 전압 변환 저항에 흐르는 전류를 흘리는 제2 커런트 미러 트랜지스터와, 상기 제2 커런트 미러 트랜지스터에 흐르는 전류를 상기 모니터 저항에 흘리는 제1 커런트 미러 트랜지스터를 갖는 커런트 미러 회로를 구비한 것을 특징으로 한다.

본 발명에서는 입력 전압의 전압값이 변동해도 출력 전압의 전압값이 설정 전압값이 되도록 전압 제어용 MOS 트랜지스터의 도통 저항을 조정하고, 또한 합선 고장 시에는 전압 제어용 MOS 트랜지스터의 도통 저항을 통상 시보다도 증가시키는 합선 보호 동작을 함으로써 합선 시에 흐르는 합선 전류를 억제하고 있다. 더구나, 입력 전압의 전압값이 커지면 커질수록, 합선 전류의 값이 작은 상태에서 합선 보호 동작을 개시하도록 하고 있다.

이 결과, 합선 보호 동작 후에 전압 제어 회로에 흐르는 전류(유지 전류)의 값은 입력 전압의 전압값이 커질수록 작아진다. 이 때문에, 입력 전압이 큰 경우라도, 합선 시에 생기는 발열량(=입력 전압×유지 전류)을 억제할 수 있고, 열손상이 발생하지 않고 제품 신뢰성이 향상된다.

도 1은 본 발명의 실시예 1에 따른 전압 제어 회로를 나타내는 회로도이다.
도 2는 전압 검출·저항 조정기에 의한 저항값 제어 특성을 나타내는 특성도이다.
도 3은 실시예 1에서의 출력 전류와 출력 전압의 관계를 나타내는 특성도이다.
도 4는 본 발명의 실시예 2에 따른 전압 제어 회로를 나타내는 회로도이다.
도 5는 전압 제어 회로의 기본 구성을 나타내는 회로도이다.
도 6은 종래의 전압 제어 회로를 나타내는 회로도이다.
도 7은 종래 기술에서의 출력 전류와 출력 전압의 관계를 나타내는 특성도이다.

이하에 본 발명을 실시하기 위한 최선의 형태를 실시예에 의거하여 상세하게 설명한다.

[실시예 1]

〈실시예 1의 회로 구성〉

본 발명의 실시예 1에 따른 전압 제어 회로(볼티지 레귤레이터 : 101)를 도 1을 참조하여 설명한다. 이 전압 제어 회로(101)는 모노리식 IC화된 회로이며, 전압 제어용 P채널 MOS 트랜지스터(110)와 분압 저항 회로(120)와 트랜지스터 제어 회로(130)와 모니터 회로(140)와 인버터 회로(150)와 트랜지스터 제어용 MOS 트랜지스터(160)와, 전압 검출·저항 조정기(170)를 주요 부재로 하여 구성되어 있다.

그리고, 분압 저항 회로(120)와 트랜지스터 제어 회로(130)에 의해, 전압 제어용 P채널 MOS 트랜지스터(110)에 보내는 제어 전압 Vc의 전압값을 제어하는 트랜지스터 제어 수단이 구성되어 있다.

전압 제어용 P채널 MOS 트랜지스터(110)는 그 입력 단자(소스)가 전압 제어 회로(101)의 전압 입력 단자(111)에 접속되고 있고, 그 출력 단자(드레인)가 전압 제어 회로(101)의 전압 출력 단자(112)에 접속되고 있다.

전압 제어용 P채널 MOS 트랜지스터(110)는 제어 단자(게이트)에 입력되는 제어 전압의 전압값이 증가하면, 도통 저항이 증가하고, 제어 단자(게이트)에 입력되는 제어 전압의 전압값이 감소하면, 도통 저항이 감소된다는 특성을 갖고 있다.

전압 제어 회로(101)의 전압 입력 단자(111)에는 전원(예를 들어 전지 등)으로부터 전원 전압(입력 전압) Vin이 입력된다. 이 입력 전압 Vin는 전압 제어용 P채널 MOS 트랜지스터(110)에 의해 전압값이 제어되고, 미리 설정한 설정 전압값이 된 출력 전압 Vout가 전압 제어 회로(101)의 전압 출력 단자(112)로부터 출력된다.

또한 전압 출력 단자(112)에는 피급전 회로(도시 생략)가 접속되고, 이 피급전 회로에는 설정 전압값이 된 전압이 공급된다.

분압 저항 회로(120)는 분압 저항(121)과 분압 저항(122)을 직렬 접속한 것이다. 이 분압 저항 회로(120)의 일단(고전압단)은 전압 출력 단자(112)에 접속되고, 타단(저전압단)은 접지 전위에 접속되고 있다.

이 분압 저항 회로(120)는 전압 출력 단자(112)로부터 출력되는 출력 전압 Vout를, 분압 저항(121, 122)에서 분압한 분압 전압 Vp를 출력한다. 분압 전압 Vp는 분압 저항(122)에 인가되는 전압이며, 분압 저항(121)의 저항값을 R121, 분압 저항(122)의 저항값을 R122로 하면, 다음 식에서 나타난다.

Vp=Vout·[R122／(R121+R122)］

트랜지스터 제어 회로(130)는 차동 증폭기(유효 증폭기 : 131)와 기준 전압원(132)을 갖고 있다. 차동 증폭기(131)의 비반전 입력 단자(＋단자)에는, 분압 전압 Vp가 입력되고, 차동 증폭기(131)의 반전 입력 단자(-단자)에는, 기준 전압원(132)으로부터 출력된 기준 전압 Vref가 입력된다.

차동 증폭기(131)는 분압 전압 Vp와 기준 전압 Vref의 편차에 따른 제어 전압 Vc를 출력한다. 이 제어 전압 Vc는 전압 제어용 P채널 MOS 트랜지스터(110)의 게이트에 입력된다.

모니터 회로(140)는 모니터용 MOS 트랜지스터(141)와 가변 저항기인 모니터 저항(142)을 직렬 접속하여 형성되고 있고, 모니터용 MOS 트랜지스터(141)의 드레인과 모니터 저항(142)의 접속점을 모니터 전압 출력점(143)으로 하고 있다.

이 모니터 회로(140)는 전압 제어용 P채널 MOS 트랜지스터(110)에 대해서 병렬 접속되고 있다. 즉, 모니터 회로(140)의 일단(고전압단)은 전압 제어용 P채널 MOS 트랜지스터(110)의 소스에 접속되고 있고, 모니터 회로(140)의 타단(저전압단)은 전압 제어용 P채널 MOS 트랜지스터(110)의 드레인에 접속되고 있다.

모니터 회로(140)의 모니터용 MOS 트랜지스터(141)는, 그 제어 단자(게이트)에 입력되는 전압의 전압값이 증가하면, 도통 저항이 증가하고, 그 제어 단자(게이트)에 입력되는 전압의 전압값이 감소되면, 도통 저항이 감소된다는 특성을 갖고 있다.

이 모니터용 MOS 트랜지스터(141)의 게이트는 트랜지스터 제어 회로(130)의 차동 증폭기(131)의 출력 단자에 접속되고 있다.

또한, 모니터용 MOS 트랜지스터(141)를 전압 제어용 P채널 MOS 트랜지스터(110)와 대비하여 설명하면, 양 MOS 트랜지스터(110, 141)의 채널 길이는 동일하다. 또한, 모니터용 MOS 트랜지스터(141)의 채널 폭은 전압 제어용 P채널 MOS 트랜지스터(110)의 채널폭에 비해 작아지고 있다.

여기서, 「전압 제어용 P채널 MOS 트랜지스터(110)의 채널폭」을 「모니터용 MOS 트랜지스터(141)의 채널폭」으로 나눈 제산값을 채널 폭 비 α로 하면, 채널 폭 비 α는 예를 들어 100이 되고 있다.

따라서, 양 MOS 트랜지스터(110, 141)가 도통 상태가 되어 있는 경우에는, 모니터용 MOS 트랜지스터(141)에 흐르는 전류의 전류값은 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류의 전류값을 1／α(예를 들어 1／100) 배가 된 작은 전류값이 된다.

이 때문에, 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류가 증감한 경우에는, 모니터용 MOS 트랜지스터(141)에 흐르는 전류의 전류값도 증감하고, 또한 양 MOS 트랜지스터(110, 141)의 전류값은 비례 관계를 유지하면서 증감한다. 환언하면, 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류를, 1／α(예를 들어 1／100)배의 스케일로 하여 모니터용 MOS 트랜지스터(141)에 의해서 모니터하도록 하고 있다.

인버터 회로(150)는 인버터 소자(151)에 의해 구성되어 있다.

또한, 인버터 회로(150)를, 도 6에 나타내는 바와 동일하게 인버터 저항과 인버터용 MOS 트랜지스터를 직렬 접속하여 구성할 수도 있다.

이 인버터 회로(150)(인버터 소자(151))의 입력 단자는 모니터 전압 출력점(143)에 접속되고, 인버터 회로(150)(인버터 소자(151))의 출력 단자는 트랜지스터 제어용 MOS 트랜지스터(160)의 게이트에 접속되고 있다.

인버터 소자(151)에는 임계값 전압 Vt가 설정되어 있고, 이 인버터 소자(151)의 입력단의 전압이 임계값 전압 Vt를 넘으면, 인버터 소자(151)의 출력단의 전위가 고전위로부터 저전위로 변화하도록 되어 있다.

트랜지스터 제어용 MOS 트랜지스터(160)는 그 소스가 전압 입력 단자(111)에 접속되고, 그 드레인이 전압 제어용 P채널 MOS 트랜지스터(110)의 게이트 및 모니터용 MOS 트랜지스터(141)의 게이트에 접속되고 있다.

트랜지스터 제어용 MOS 트랜지스터(160)는 그 제어 단자(게이트)에 입력되는 전압의 전압값이 증가하면, 도통 저항이 증가하고, 그 제어 단자(게이트)에 입력되는 전압의 전압값이 감소되면, 도통 저항이 감소된다는 특성을 갖고 있다.

전압 검출·저항 조정기(170)는 전압 입력 단자(111)에 입력되는 입력 전압 Vin의 전압값을 검출하고, 이 입력 전압 Vin의 전압값에 따라 가변 저항기인 모니터 저항(142)의 저항값을 조정한다.

예를 들어, 도 2에 나타내는 바와 같이, 입력 전압 Vin의 전압값이 커지면 모니터 저항(142)의 저항값을 크게 하고, 입력 전압 Vin의 전압값이 작아지면 모니터 저항(142)의 저항값을 작게 하도록 저항값 제어를 한다.

<정상 시의 동작>

다음에, 상기 구성이 되고 있는 전압 제어 회로(101)의 정상시(합선 고장이 생기지 않은 상태)의 동작을 설명한다.

트랜지스터 제어 회로(130)로부터 전압 제어용 P채널 MOS 트랜지스터(110)의 게이트 및 모니터용 MOS 트랜지스터(141)의 게이트에, 제어 전압 Vc를 보내면, 양 MOS 트랜지스터(110, 141)는 도통 상태가 된다.

또한, 합선 고장이 발생하고 있지 않은 통상 상태에서는 트랜지스터 제어용 MOS 트랜지스터(160)는 차단 상태가 되고 있다.

전압 입력 단자(111)에 입력 전압 Vin가 입력되고, 또한 전압 출력 단자(112)에 피급전 회로가 접속되어 있는 상태에 있어서, 양 MOS 트랜지스터(110, 141)가 도통 상태가 되면, 전압 제어용 P채널 MOS 트랜지스터(110) 및 모니터용 MOS 트랜지스터(141)에 전류가 흐른다.

이 때, 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류를 i110, 모니터용 MOS 트랜지스터(141)(모니터 회로(140))에 흐르는 전류를 i140으로 하면, i110／α=i140의 관계가 성립되고 있다.

여기서, 전압 제어 회로(101)의 전압 출력 단자(112)로부터 출력되는 출력 전압 Vout의 전압값을 설정값(일정값)으로 유지하는 동작을 설명한다.

예를 들어 출력 전압 Vout의 전압값이 설정값(일정값)을 넘어 증가하면, 분압 전압 Vp의 전압값도 증가하고, 이것에 수반하여 제어 전압 Vc의 전압값이 증가한다. 제어 전압 Vc의 전압값이 증가하면, 전압 제어용 P채널 MOS 트랜지스터(110)의 도통 저항이 증가하고, 이 도통 저항의 증가에 의해 출력 전압 Vout가 감소되며, 출력 전압 Vout의 전압값이 설정값(일정값)으로 돌아온다.

반대로, 예를 들어 출력 전압 Vout의 전압값이 설정값(일정값)보다도 감소하면, 분압 전압 Vp의 전압값도 감소되고, 이것에 수반하여 제어 전압 Vc의 전압값이 감소된다. 제어 전압 Vc의 전압값이 감소되면, 전압 제어용 P채널 MOS 트랜지스터(10)의 도통 저항이 감소되고, 이 도통 저항의 감소에 의해 출력 전압 Vout가 증가하며, 출력 전압 Vout의 전압값이 설정값(일정값)으로 돌아온다.

이렇게 하여, 출력 전압 Vout의 전압값이 설정값(일정값)으로 유지된다. 또한, 출력 전압 Vout의 설정값(일정값)은 다음 식에서 나타난다. 또한, R121은 분압 저항(121)의 저항값이며, R122는 분압 저항(122)의 저항값이다.

Vout=Vref·［(R121+R122)／R122］

<합선 고장 발생 시의 동작>

다음에, 전압 제어 회로(101)의 합선 고장 발생 시의 동작을 설명한다.

전압 출력 단자(112)에 접속되는 피급전 회로 등에서 합선 고장이 발생하면, 전술한 종래 기술과 동일하게 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류 i110이 급증하고, 이것에 비례하여 모니터용 MOS 트랜지스터(141)(모니터 회로(140))에 흐르는 전류 i140도 급증한다.

모니터 회로(140)에 흐르는 전류가 급증하면, 모니터 저항(142)에 인가되는 모니터 전압 Vm(전류 i140이 모니터 저항(142)을 흐름으로써 발생하는 전압)이 급증한다.

이 모니터 전압 Vm의 전압값은 전류 il40의 전류값이 동일해도, 가변 저항기인 모니터 저항(142)의 저항값이 클 때에는 커지고, 모니터 저항(142)의 저항값이 작을 때에는 작아진다.

본 실시예에서는, 전압 검출·저항 조정기(170)에 의해 입력 전압 Vin의 전압값이 커지면 모니터 저항(142)의 저항값을 크게 하고, 입력 전압 Vin의 전압값이 작아지면 모니터 저항(142)의 저항값을 작게 하도록 저항값 제어를 하고 있다.

따라서, 입력 전압 Vin의 전압값이 작을 때에는, 모니터 저항(142)의 저항값이 작아지고 있기 때문에, 전류 i110 나아가서는 전류 i140의 전류값이 일정 값을 넘어 증가하는 것을 조건으로, 모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt보다도 커진다.

한편, 입력 전압 Vin의 전압값이 클 때에는 모니터 저항(142)의 저항값이 커지고 있기 때문에, 전류 i110 나아가서는 전류 i140의 전류값이 그만큼 증가하지 않아도, 모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt보다도 커진다.

즉, 입력 전압 Vin의 전압값이 커지면 커질수록, 전류 i110 나아가서는 전류 i140의 전류값이 보다 작은 상태에서, 모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt를 넘는다.

모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt보다도 커지면, 인버터 소자(151)의 출력 단자의 전위가 고전위로부터 저전위로 변화한다.

이렇게 하여, 인버터 소자(151)의 출력 단자의 전위가 고전위로부터 저전위로 변화(반전)하면, 트랜지스터 제어용 MOS 트랜지스터(160)의 게이트에 입력되는 전위도, 고전위로부터 저전위로 변화하고, 트랜지스터 제어용 MOS 트랜지스터(160)의 도통 저항이 낮아진다.

트랜지스터 제어용 MOS 트랜지스터(160)의 도통 저항이 낮아지면, 이 MOS 트랜지스터(160)는 소스에 입력된 입력 전압 Vin를, 도통 저항의 저항값에 따라 전압값을 조정하고, 전압값을 조정한 부가 제어 전압 Va를 드레인으로부터 출력한다. 이 부가 제어 전압 Va는 전압 제어용 P채널 MOS 트랜지스터(110)의 게이트에 입력된다.

결국, 합선 고장이 발생했을 때에는 전압 제어용 P채널 MOS 트랜지스터(110)의 게이트에는 트랜지스터 제어 회로(130)로부터 출력된 제어 전압 Vc가 인가될 뿐만 아니라, 트랜지스터 제어용 MOS 트랜지스터(160)로부터 출력된 부가 제어 전압 Va도 인가된다.

*이렇게 전압 제어용 P채널 MOS 트랜지스터(110)에 제어 전압 Vc 뿐만 아니라 부가 제어 전압 Va도 인가되기 때문에, 전압 제어용 P채널 MOS 트랜지스터(110)의 도통 저항이 급격하게 증가한다. 전압 제어용 P채널 MOS 트랜지스터(110)의 도통 저항이 급격하게 증가하기 때문에, 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류 i110도 급격하게 억제되고 전류 i110의 전류값이 저하된다.

이 결과, 합선 고장이 발생해도 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류의 전류값을 억제할 수 있고 합선 전류에 의한 열적 손상의 발생을 방지하도록 하고 있다.

또한, 입력 전압 Vin의 전압값이 커지면 커질수록 전류 i110 나아가서는 전류 i140의 전류값이 보다 작은 상태에서, 모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt를 넘고 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류 i110를 억제하는 제어가 개시된다.

따라서, 입력 전압 Vin의 전압값이 클수록 유지 전류 Is가 작아진다.

도 3은, 전압 제어 회로(101)에서의, 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류(전압 출력 단자(112)로부터 출력되는 출력 전류)와 전압 출력 단자(112)로부터 출력되는 출력 전압 Vout과의 관계를 나타내는 특성도이다.

도 3에 있어서, 특성 곡선 I는 입력 전압 Vin의 전압값이 「소」일 때의 「フ자 특성」을 나타내고 있고, 특성 II는 입력 전압 Vin의 전압값이 「중」일 때의 「フ자 특성」을 나타내고 있고, 특성 III은 입력 전압 Vin의 전압값이 「대」일 때의 「フ자 특성」을 나타내고 있다.

또한 도 3에서는 3개의 「フ자 특성」만을 나타내고 있지만, 입력 전압 Vin의 전압값의 증감에 따라 「フ자 특성」도 시프트해 간다. 도 3에서 설명하면, 입력 전압 Vin의 전압값이 증가함에 따라 「フ자 특성」이 점차 좌측으로 시프트해 가고 유지 전류 Is가 점차 작아진다.

도 3으로부터도 알 수 있듯이, 입력 전압 Vin이 커짐에 따라 유지 전류 Is가 작아진다.

합선 고장이 계속되고 있는 경우에는 전압 제어 회로(101)에는 다음 식 (2)에서 나타내는 전력에 상당하는 열이 발생한다.

［입력 전압 Vin］×［유지 전류 Is］…(2)

본 실시예에서는, 입력 전압 Vin이 클 때에는 유지 전류 Is가 작아지기 때문에, 입력 전압 Vin이 커도, 식 (2)에서 나타내는 전력값은 입력 전압 Vin가 작을 때와 비교하여 크게 변화하는 일은 없다.

따라서 전압 입력 단자(111)에 입력되는 입력 전압 Vin이 커져도, 합선 고장 시에서의, 전압 제어 회로(101)의 발열량은 이 전압 제어 회로(101)를 삽입한 IC 패키지의 허용 내열 용량을 넘는 일은 없다.

이 결과, 실시예 1에 따른 전압 제어 회로(101)를 고전압 사양의 볼티지 레귤레이터로서 사용해도, 합선 시의 열손상이 발생하지 않고, 제품 신뢰성이 높아진다.

[실시예 2]

<실시예 2의 회로 구성>

본 발명의 실시예 2에 따른 전압 제어 회로(201)를 도 4를 참조하여 설명한다. 또한, 도 1에 나타내는 실시예 1과 동일 기능을 다하는 부분에는 동일 부호를 부여하고 중복하는 설명은 생략한다.

이 전압 제어 회로(201)는 모노리식 IC화된 회로이며, 전압 제어용 P채널 M OS 트랜지스터(110)와 분압 저항 회로(120)와 트랜지스터 제어 회로(130)와 모니터 회로(140A)와 인버터 회로(150)와 커런트 미러 회로(210)를 주요 부재로서 구성되어 있다.

모니터 회로(140A)는 모니터용 MOS 트랜지스터(141)와 고정 저항인 모니터 저항(142A)을 직렬 접속하여 형성되어 있고, 모니터용 MOS 트랜지스터(141)의 드레인과 모니터 저항(142A)의 접속점을 모니터 전압 출력점(143)으로 하고 있다.

커런트 미러 회로(210)는 제1 라인(211)과 제2 라인(212)을 갖고 있고, 제1 라인(211)에는 커런트 미러 MOS 트랜지스터(213)가 개재되고 제2 라인(212)에는 커런트 미러 MOS 트랜지스터(214)와 입력 전압 변환 저항(215)이 직렬 상태가 되어 개재되고 있다.

커런트 미러 MOS 트랜지스터(213)의 게이트와 커런트 미러 MOS 트랜지스터(214)의 게이트는 접속되고 있다. 또한 커런트 미러 MOS 트랜지스터(214)는 그 게이트와 드레인이 접속되고 있다.

커런트 미러 회로(210)의 제1 라인(211)은, 그 일단(고전위단)이 전압 입력 단자(111)에 접속되어 있고, 그 타단(저전위단)이 모니터 전압 출력 단자(143)에 접속되고 있다.

커런트 미러 회로(210)의 제2 라인(212)은 그 일단(고전위단)이 전압 입력 단자(111)에 접속되어 있고, 그 타단(저전위단)이 접지 전위에 접속되어 있다.

이 커런트 미러 회로(210)에서는 제2 라인(212)에 흐르는 전류 i212의 전류값이 작아지도록 입력 전압 변환 저항(215)의 저항값을 크게 하고 있다. 또한 제1 라인(211)에 흐르는 전류 i211의 전류값은 제2 라인(212)에 흐르는 전류 i212의 전류값보다도 크고, 제1 라인(211)에 흐르는 전류 i211의 전류값은 제2 라인(212)에 흐르는 전류 i212의 전류값에 비례하고 있다.

그리고, 제1 라인(211)의 타단(저전압단)으로부터 출력된 전류 i211은 모니터 저항(142A)을 흐른다.

다른 부분의 구성은, 도 1에 나타내는 실시예 1과 동일하다.

<합선 고장 발생 시의 동작>

다음에, 상기 구성이 되고 있는 전압 제어 회로(201)의 합선 고장 발생 시의 동작을 설명한다.

전압 출력 단자(112)에 접속되는 피급전 회로 등에서 합선 고장이 발생하면, 전술한 종래 기술과 동일하게, 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류 i110이 급증하고, 이것에 비례하여 모니터용 MOS 트랜지스터(141)(모니터 회로(140A)에 흐르는 전류 i140도 급증한다.

또한, 커런트 미러 회로(210)의 제2 라인(212)에 흐르는 전류 i212의 전류값이 급증하고, 이에 더불어 제1 라인(211)에 흐르는 전류 i211의 전류값도 급증한다.

또한, 전류 i211 및 전류 i212의 전류값은 입력 전압 Vin의 전압값이 커질수록 커진다.

모니터 저항(142A)에 흐르는 전류 i140 및 전류 i211의 전류값이 급증하면, 모니터 저항(142A)에 인가되는 모니터 전압 Vm(전류 i140 및 전류 i211이 모니터 저항(142A)을 흐름으로써 발생하는 전압)이 급증한다.

이 경우, 입력 전압 Vin의 전압값이 커질수록 전류 i211의 전류값이 커지므로, 입력 전압 Vin의 전압값이 클수록 모니터 전압 Vm의 증가 비율이 커진다.

따라서, 입력 전압 Vin의 전압값이 작을 때에는, 전류 i211이 작아지고 있기 때문에, 전류 i110 나아가서는 전류 i140의 전류값이 일정 값을 넘어 증가하는 것을 조건으로, 모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt보다도 커진다.

한편, 입력 전압 Vin의 전압값이 클 때에는, 전류 i211이 커지고 있기 때문에, 전류 i110 나아가서는 전류 i140의 전류값이 그만큼 증가하지 않아도, 모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt보다도 커진다.

이렇게 하여 인버터 소자(151)의 출력 단자의 전위가 고전위로부터 저전위로 변화(반전)하면, 트랜지스터 제어용 MOS 트랜지스터(160)의 게이트에 입력되는 전위도 고전위로부터 저전위로 변화하고, 트랜지스터 제어용 MOS 트랜지스터(160)의 도통 저항이 낮아진다.

이렇게, 전압 제어용 P채널 MOS 트랜지스터(110)에 제어 전압 Vc 뿐만 아니라 부가 제어 전압 Va도 인가되기 때문에, 전압 제어용 P채널 MOS 트랜지스터(110)의 도통 저항이 급격하게 증가한다. 전압 제어용 P채널 MOS 트랜지스터(110)의 도통 저항이 급격하게 증가하기 때문에, 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류 i110도 급격하게 억제되고 전류 i110의 전류값이 저하된다.

이 결과, 합선 고장이 발생해도 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류의 전류값을 억제할 수 있고, 합선 전류에 의한 열적 손상의 발생을 방지하도록 하고 있다.

또한, 입력 전압 Vin의 전압값이 커지면 커질수록, 전류 i110 나아가서는 전류 i140의 전류값이 보다 작은 상태에서, 모니터 전압 Vm의 전압값이 인버터 소자(151)의 임계값 전압 Vt를 넘어 전압 제어용 P채널 MOS 트랜지스터(110)에 흐르는 전류 i110를 억제하는 제어가 개시된다.

본 실시예에서는, 입력 전압 Vin가 클 때에는 유지 전류 Is가 작아지기 때문에, 입력 전압 Vin가 커도, 전술한 식 (2)에서 나타내는 전력값은 입력 전압 Vin가 작을 때와 비교해서 크게 변화하는 일은 없다.

따라서, 전압 입력 단자(111)에 입력되는 입력 전압 Vin이 커져도, 합선 고장 시에서의 전압 제어 회로(201)의 발열량은 이 전압 제어 회로(201)를 삽입한 IC 패키지의 허용 내열 용량을 넘는 일은 없다.

이 결과, 실시예 2에 따른 전압 제어 회로(201)를 고전압 사양의 볼티지 레귤레이터로서 사용해도 합선 시의 열손상이 발생하지 않고, 제품 신뢰성이 높아진다.

본 발명의 전압 제어 회로는, 휴대 전화 등의 휴대 기기의 전원부 뿐만 아니라, 사용 환경 온도가 높은 차탑재 레귤레이터나, 대전류를 흘리는 대전류 레귤레이터 등에 적용할 수 있다.

<도면의 주요부분에 대한 부호의 설명>
101, 201 : 전압 제어 회로
110 : 제어용 P채널 MOS 트랜지스터
111 : 전압 입력 단자
112 : 전압 출력 단자
120 : 분압 저항 회로
130 : 트랜지스터 제어 회로
140, 140A : 모니터 회로
150 : 인버터 회로
160 : 트랜지스터 제어용 MOS 트랜지스터
170 : 전압 검출·저항 조정 회로
210 : 커런트 미러 회로

Claims

전압 입력 단자에 입력 단자가 접속되고 전압 출력 단자에 출력 단자가 접속된 전압 제어용 MOS 트랜지스터와,
상기 전압 출력 단자로부터 출력되는 출력 전압의 전압값을 검출하고, 상기 전압값이 미리 설정한 설정 전압값이 되도록 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 보내는 제어 전압의 전압값을 제어하는 트랜지스터 제어 수단을 구비한 전압 제어 회로로서,
입력 단자가 상기 전압 입력 단자에 접속되고 출력 단자가 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 접속되어 있고, 제어 단자의 전압이 고전위로부터 저전위가 되면 상기 전압 제어용 MOS 트랜지스터의 도통 저항을 증가시키는 부가 제어 전압을 상기 전압 제어용 MOS 트랜지스터의 제어 단자에 보내는 트랜지스터 제어용 MOS 트랜지스터와,
모니터용 MOS 트랜지스터와 저항값이 고정된 모니터 저항을 직렬 접속하여 형성되어 있고, 상기 전압 제어용 MOS 트랜지스터에 대해서 병렬 접속된 모니터 회로와,
상기 모니터 저항에 인가되는 모니터 전압이 입력 단자에 입력되고, 이 모니터 전압이 미리 설정한 임계값을 넘으면, 출력 단자의 전압이 고전위로부터 저전위로 변화하는 인버터 회로와,
상기 전압 입력 단자와 접지 전위 사이에 전기적으로 접속된 입력 전압 변환 저항과, 상기 입력 전압 변환 저항에 직렬로 접속되고 상기 입력 전압 변환 저항에 흐르는 전류를 흘리는 제2 커런트 미러 트랜지스터와, 상기 제2 커런트 미러 트랜지스터에 흐르는 전류를 상기 모니터 저항에 흘리는 제1 커런트 미러 트랜지스터를 갖는 커런트 미러 회로를 구비함으로써, 상기 전압 입력 단자에 입력되는 입력 전압의 전압값이 증가하면 상기 전압 제어용 MOS 트랜지스터의 상기 도통 저항을 증가시킬 수 있는 것을 특징으로 하는 전압 제어 회로.