KR101320760B1

KR101320760B1 - 전압 레귤레이터

Info

Publication number: KR101320760B1
Application number: KR1020080013885A
Authority: KR
Inventors: 데루오 스즈키
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2007-02-17
Filing date: 2008-02-15
Publication date: 2013-10-21
Also published as: CN101257254A; JP2008204018A; US20080224680A1; JP4914738B2; CN101257254B; TW200844706A; TWI431454B; KR20080077048A; US7646188B2

Abstract

전압 레귤레이터의 안전성을 높게 한다.

오차 증폭 회로(21)는, 기준 전압(VREF)과 분압 전압(VFB)이 일치하도록 동작해, 출력 전압(VOUT)을 일정하게 하도록 PMOS(1)를 제어한다. 보호 회로(50)는, 소정 조건이 성립하면, PMOS(1)를 오프로 제어하고, 전압 레귤레이터의 출력을 정지하여 전압 레귤레이터를 보호한다. 제어 회로(22)는, 출력 단자에 접속된 부하(RL)의 급격한 변동에 의해 출력 전압(VOUT)이 과도하게 낮아져 소정 조건이 성립되지 않는 경우, PMOS(1)를 온으로 제어하고, 출력 전압(VOUT)을 높게 하도록 동작하고, 출력 전압(VOUT)이 과도하게 낮아져 소정 조건이 성립되어 있을 경우, 출력 전압(VOUT)을 높게 하도록 동작하지 않고 보호 회로(50)에 의해 전압 레귤레이터를 보호시킨다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}

본 발명은, 입력 전압으로부터 일정한 출력 전압을 생성하는 전압 레귤레이터에 관한 것이다.

일반적으로, 휴대 전화 등의 전자 기기는, 충전식의 배터리에 의해 동작한다. 이 배터리의 충전 상태가 변동해도, 전자 기기로의 출력 전압이 변동하지 않고, 전자 기기가 안정적으로 동작하도록, 전압 레귤레이터가 배터리에 대해 설치되어 있다. 또, 전압 레귤레이터는, 전자 기기에 의한 부하가 급격히 변동해도, 전자 기기로의 출력 전압이 변동하지 않고, 전자 기기가 안정적으로 동작하도록 되어 있지만, 전압 레귤레이터의 출력 전압을 더 안정적으로 하기 위한 제어 회로가 설치될 때도 있다.

여기에서, 특허 문헌 1에서 제안된, 제어 회로를 탑재한 전압 레귤레이터에 대해 설명한다. 도 3은 종래의 전압 레귤레이터의 회로도이다.

출력 전압(VOUT)은, 저항(R13)과 저항(R14)에 의해 분압되어, 분압 전압(VFB)이 된다. 오차 증폭 회로(31)는, 분압 전압(VFB)과 기준 전압(VREF1)을 비교해, 분압 전압(VFB)과 기준 전압(VREF1)이 같도록 동작한다. 오차 증폭 회로(31) 의 비교 결과에 의해, PMOS(32)는 제어되고, 출력 전압(VOUT)은 일정하게 된다.

출력 전압(VOUT)이 과도하게 변동하지 않는 경우, 신호 가산 회로(33)는 기준 전압(VREF2)을 NMOS(31)로 출력해, NMOS(31)의 게이트·소스 사이의 전압은 NMOS(31)의 임계값 전압을 넘지 않기 때문에, NMOS(31)는 동작하지 않는다. 따라서, 제어 회로(35)는 PMOS(32)를 제어하지 않는다.

출력 전압(VOUT)이 과도하게 낮아질 경우, 오차 증폭 회로(31)의 소정의 내부 노드의 전압이 과도하게 높아진다. 그 내부 노드에 있어서의 과도하게 변동된 전압을 검출 회로(32)가 검출한다. 신호 가산 회로(33)는, 기준 전압(VREF2)에 검출 회로(32)에 의해 검출된 전압을 가산하여, 가산 결과를 NMOS(31)에 출력한다. NMOS(31)의 게이트·소스 사이의 전압은 NMOS(31)의 임계값 전압을 초월하므로, NMOS(31)는 동작한다. 따라서, 제어 회로(35)는, PMOS(32)를 제어한다. 구체적으로는, NMOS(31)가 전류를 흐르게 함으로써, PMOS(32)의 게이트 전압이 낮아져, PMOS(32)가 온된다. 그러면, 출력 전압(VOUT)이 높아져, 출력 전압(VOUT)이 일정하게 된다.

또, 비특허 문헌 1에서 제안된, 제어 회로를 탑재한 전압 레귤레이터에 대해 설명한다. 도 4는, 종래의 전압 레귤레이터의 회로도이다.

출력 전압(VOUT)이 과도하게 낮아질 경우, 오차 증폭 회로(25)의 소정의 내부 노드의 전압이 과도하게 높아진다. 그 내부 노드에 있어서, 과도하게 변동한 전압을 제어 회로(26)가 검출한다. 제어 회로(26)는, 검출 결과를 PMOS(35)로 출력한다. 그러면, PMOS(35)의 게이트 전압이 낮아져, PMOS(35)가 온된다. 그러면, 출력 전압(VOUT)가 높아져, 출력 전압(VOUT)이 일정하게 된다.

[특허 문헌 1: 일본국 특허 공개 2005－352715호 공보(도 11) ]

[비특허 문헌 1: Hoi Lee, K.T.Mok, Ka Nang Leung저 IEEE TRANSACTIONS ON CIRCUIT AND SYSTEMS Design of Low－Power Analog Drivers Based on Slew－Rate Enhancement Circuits for CMOS Low－Dropout Regulators]

그런데, 출력 단자에 접속된 부하의 급격한 변동뿐만 아니라, 전압 레귤레이터의 과전류 상태 및 과열 상태에 근거해 전압 레귤레이터의 출력을 정지하는 보호 기능에 의해, 출력 전압(VOUT)이 과도하게 낮아진다.

부하의 급격한 변동 시, 제어 회로(35)가 출력 전압(VOUT)의 저하를 검출해 출력 전압(VOUT)을 상승시키는 동작을 행하는 것은 좋지만, 보호 기능이 작동했을 때, 제어 회로(35)가 전술의 동작을 행하면 전압 레귤레이터를 보호하기 위해 전압 레귤레이터의 출력을 정지하는데도 불구하고 출력 전압(VOUT)이 높아져, 전압 레귤레이터의 보호 기능이 작동하지 않게 된다. 따라서, 전압 레귤레이터의 안전성이 낮아지게 된다.

본 발명은, 상기 과제를 감안하여 안전성이 높은 전압 레귤레이터를 제공하는 것이다.

본 발명은, 상기 과제를 해결하기 위해, 본 발명의 전압 레귤레이터는 이하와 같이 구성된다.

입력 전압으로부터 일정한 출력 전압을 출력하는 출력 트랜지스터와, 상기 출력 전압을 분압해 생성된 분압전압을 출력하는 분압 회로와, 기준 전압을 생성하는 기준 전압 회로와, 상기 기준 전압과 상기 분압 전압을 입력해, 상기 출력 전압을 일정하게 하도록 상기 출력 트랜지스터를 제어하는 오차 증폭 회로와, 전압 레 귤레이터의 이상을 검출해, 상기 출력 트랜지스터의 출력을 제어하는 보호 회로와, 상기 오차 증폭 회로와 상기 출력 트랜지스터 사이에 설치되어 상기 오차 증폭 회로로부터 상기 출력 전압을 높게 하는 신호를 받으면, 상기 출력 전압을 높게 하도록 상기 출력 트랜지스터를 제어하고, 상기 보호 회로로부터 상기 이상을 검출한 신호를 받으면, 상기 출력 트랜지스터의 제어를 정지하는 제어 회로를 구비한 전압 레귤레이터.

본 발명에서는, 보호 회로에 의해 출력 전압이 과도하게 낮아졌을 경우, 제어 회로가 출력 전압을 높게 하도록 동작하지 않기 때문에, 전압 레귤레이터를 보호하기 위해 전압 레귤레이터의 출력은 정지하게 되고, 전압 레귤레이터의 보호 기능이 작동한다. 따라서, 전압 레귤레이터의 안전성이 높아진다

이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다.

우선, 전압 레귤레이터의 구성에 대해 설명한다. 도 1은 전압 레귤레이터의 회로도이다.

입력 전압으로부터 일정한 출력 전압을 생성하는 전압 레귤레이터는, 입력 전압(VIN)이 입력되어 출력 전압(VOUT)을 출력한다. 이 출력 전압(VOUT)은 분압되어 분압 전압(VFB)이 된다. 분압 전압(VFB)은 기준 전압(VREF)과 비교된다.

전압 레귤레이터는, 보호 회로(50), 오차 증폭 회로(21) 및 제어 회로(22)를 구비한다. 또, 전압 레귤레이터는, 인버터(51), P채널 전계 효과형 트랜지스터 PMOS(6), PMOS(1), 저항(R1) 및 저항(R2)을 구비한다.

오차 증폭 회로(21)는, PMOS(7), PMOS(10), PMOS(11), N채널 전계 효과형 트랜지스터 NMOS(8), NMOS(12), 정전류 회로 BIAS(2) 및 정전류 회로 BIAS(3)를 가진다. 제어 회로(22)는, PMOS(2), NMOS(4), NMOS(5) 및 정전류 회로 BIAS(1)를 가진다.

PMOS(7)는, 게이트가 PMOS(10)의 게이트에 접속되고, 소스가 입력 단자에 접속되며, 드레인이 소스 및 접속점 A에 접속된다. PMOS(10)는, 소스가 입력 단자에 접속되고, 드레인이 NMOS(12)의 드레인에 접속되어 있다. PMOS(11)는, 게이트가 PMOS(10)의 드레인에 접속되고, 소스가 입력 단자에 접속되며, 드레인이 정전류 회로 BIAS(3) 및 PMOS(1)의 게이트에 접속된다. NMOS(8)는, 게이트가 기준 전압 회로(도시하지 않음)에 접속되고, 소스가 정전류 회로 BIAS(2)에 접속되며, 드레인이 접속점 A에 접속된다. NMOS(12)는, 게이트가 접속점 C에 접속되고, 소스가 정전류 회로 BIAS(2)에 접속되며, 드레인이 PMOS(10)의 드레인에 접속된다. 보호 회로(50)는, NMOS(5)의 게이트에 접속되고, 인버터(51)를 통해 PMOS(6)에 접속된다. PMOS(2)는, 게이트가 접속점 A에 접속되고, 소스가 입력 단자에 접속되며, 드레인이 접속점 B를 통해 정전류 회로 BIAS(1)에 접속된다. PMOS(6)는, 소스가 입력 단자에 접속되고, 드레인이 PMOS(1)의 게이트에 접속된다. NMOS(5)는, 소스가 그라운드에 접속되고, 드레인이 접속점 B에 접속된다. NMOS(4)는, 게이트가 접속점 B에 접속되고, 소스가 그라운드에 접속되며, 드레인이 PMOS(1)의 게이트에 접속된다. PMOS(1)는, 소스가 입력 단자에 접속되고, 드레인이 출력 단자에 접속된다. 저 항(R1)은 출력 단자와 접속점 C 사이에 설치되고, 저항(R2)은 그라운드와 접속점 C 사이에 설치되며, 부하(RL)는 출력 단자와 그라운드 사이에 설치된다.

정전류 회로 BIAS(1~3)는, 기준 전압 회로에 의해서 생성된 기준 전압(VREF) 에 근거해, 소정의 전류를 흘린다. 저항(R1) 및 저항(R2)은 분압 회로로서, 분압 회로는 출력 전압(VOUT)을 분압하여 생성된 분압전압(VFB)을 출력한다. 오차 증폭 회로(21)는, 기준 전압(VREF)과 분압 전압(VFB)이 일치하도록 동작하여, 출력 전압(V OUT)을 일정하도록 한다. 또한, 제어 회로(22)도, 출력 전압(VOUT)을 일정하게 한다. 보호 회로(50)는, 전압 레귤레이터를 보호한다. 구체적으로는, 보호 회로(50)는, 과전류 보호 회로(도시하지 않음) 및 과열 보호 회로(도시하지 않음)를 가져, 과전류 보호 회로는 전압 레귤레이터에 있어서, 출력 전류(IOUT)의 과전류 상태가 검출되었을 경우, 과대한 출력 전류(IOUT)를 방지하기 위해, 전압 레귤레이터의 출력을 정지시켜 전압 레귤레이터를 보호한다. 또, 과열 보호 회로는, 전압 레귤레이터에 있어서의 발열의 과열 상태가 검출되었을 경우, 허용 손실을 초월하는 발열을 방지해 IC의 파손을 방지하기 위해, 전압 레귤레이터의 출력을 정지시켜 전압 레귤레이터를 보호한다.

다음으로, 전압 레귤레이터의 동작에 대해 설명한다. 도 2는 출력 전류 및 출력 전압을 나타낸 타이밍 차트이다.

［동작 1］(도 2에 표시)

과전류 상태 및 과열 상태가 검출되지 않고, 부하(RL)의 급격한 변동에 의해 출력 전압(VOUT)이 과도하게 낮아졌을 경우, 분압 전압(VFB)도 낮아져, 분압 전 압(VFB)은 기준 전압(VREF)보다 낮아진다. 그러면, NMOS(8)는 NMOS(12)보다 온되고, NMOS(8)의 온 저항이 NMOS(12)의 온 저항보다 낮아져, 접속점 A의 전압이 낮아진다. 접속점 A의 전압은 PMOS(2)의 게이트에 인가되고 PMOS(2)에 흐르는 전류가 증가한다. 이 PMOS(2)에 의해서 흘러간 전류가 정전류 회로 BIAS(1)로 미리 설정된 전류보다 커지면, 접속점 B의 전압이 높아진다. 접속점 B의 전압은 NMOS(4)의 게이트에 인가되고, NMOS(4)에 흐르는 전류가 증가하여 NMOS(4)의 온 저항이 낮아진다. 그러면, PMOS(1)의 게이트 전압은 낮아져, 전압 레귤레이터의 출력 전류(IOUT)가 증가해 도 2의 화살표와 같이, 출력 트랜지스터로서의 PMOS(1)에 의해 출력된 출력 전압(VOUT)이 높아지고 일정하게 되려고 한다. 즉, 제어 회로(22)가 출력 전압(VOUT)을 높게 하도록 동작한다. 여기에서, 도 2의 점선은, 전압 레귤레이터가 제어 회로(22)를 가지지 않을 때의 출력 전압(VOUT)의 파형으로서, 실선은 가질 때의 출력 전압(VOUT)의 파형이다. 또한, 정전류 회로 BIAS(1)로 미리 설정된 전류의 설정 전류값은, 전압 레귤레이터가 통상적으로 동작하고 있을 때의 PMOS(2)에 흐르는 전류의 전류값보다 높다. 또, 설정 전류값이 높게 설정되면, PMOS(4)는 온되기 어려워지고, 낮게 설정되면, 온되기 쉬워진다.

［동작 2］(도시하지 않음)

과전류 상태 및 과열 상태를 검출해 전압 레귤레이터의 출력을 정지해 전압 레귤레이터를 보호하는 보호 회로에 의해 출력 전압(VOUT)이 과도하게 낮아졌을 경우, 보호 회로(50)가 하이 신호를 출력해, PMOS(6)의 게이트 전압이 로우가 되고, PMOS(6)가 온됨으로써, PMOS(1)의 게이트 전압이 높아진다. 그러면, PMOS(1)가 오 프되고, 출력 트랜지스터로서의 PMOS(1)에 의해 출력된 출력 전압(VOUT)이 낮아진다.

이때, 위에서 설명한 바와 같이 PMOS(2)에 흐르는 전류가 증가하지만, 보호 회로(50)가 하이 신호를 출력해 NMOS(5)가 온되므로, PMOS(2)에 의해 흘러간 전류는 NMOS(5)에 의해 그라운드에 흐른다. 즉, NMOS(5)가 온되므로, 접속점 B의 전압은 높아지지 않고 낮아진다. 따라서, NMOS(4)는 온될 수 없고, NMOS(4)의 온 저항은 낮게 되지 않고 높은 채이다. 그러면, PMOS(1)의 게이트 전압도 낮아지지 않고 높은 채이고, 전압 레귤레이터의 출력 전류(IOUT)가 감소하여, 출력 전압(VOUT)은 낮게 할 수 있다. 즉, 제어 회로(22)가 출력 전압(VOUT)을 높게 하도록 동작하지 않는다.

이와 같이 하면, 부하(RL)의 급격한 변동에 의해 출력 전압(VOUT)이 과도하게 낮아졌을 경우, 제어 회로(22)가 출력 전압(VOUT)을 높게 하도록 동작하여, 출력 전압(VOUT)은 높아져, 출력 전압(VOUT)의 변동이 억제된다. 따라서, 출력 전압(VOUT)은 일정하게 된다.

또, 보호 회로에 의해 출력 전압(VOUT)이 과도하게 낮아졌을 경우, 제어 회로(22)가 출력 전압(VOUT)을 높게 하도록 동작하지 않기 때문에, 전압 레귤레이터를 보호하기 위해 전압 레귤레이터의 출력은 정지되고, 전압 레귤레이터의 보호 기능이 작동한다. 따라서, 전압 레귤레이터의 안전성이 높아진다.

도 1은 전압 레귤레이터의 회로도이다.

도 2는 출력 전류 및 출력 전압을 나타낸 타이밍 차트이다.

도 3은 종래의 전압 레귤레이터의 회로도이다.

도 4는 종래의 전압 레귤레이터의 회로도이다.

[부호의 설명]

1, 2, 6, 11, 7, 10 PMOS

8, 12, 5, 4 NMOS

BIAS1~3 정전류 회로

R1, R2 저항

A, B, C 접속점

RL 부하

50 보호 회로

51 인버터

21 오차 증폭 회로

22 제어 회로

Claims

입력 전압으로부터 일정한 출력 전압을 생성하는 출력 트랜지스터와,

상기 출력 전압을 분압하여 생성된 분압전압을 출력하는 분압 회로와,

기준 전압을 생성하는 기준 전압 회로와,

제1 출력 단자와 제2 출력 단자를 구비하고, 상기 기준 전압과 상기 분압 전압을 비교하여, 상기 출력 전압을 일정하게 하도록 상기 제1 출력 단자의 전압에 의해 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,

소정 조건이 성립하면, 상기 출력 트랜지스터를 오프로 제어하고, 전압 레귤레이터의 출력을 정지하여 전압 레귤레이터를 보호하는 보호 회로와,

상기 전압 레귤레이터의 출력 단자에 접속된 부하의 급격한 변동에 의한 상기 출력 전압의 과도적인 변동을, 상기 오차 증폭 회로의 제2 출력 단자의 전압에 의해 검출하는 검출 회로와, 상기 검출 회로의 신호에 의해 상기 출력 트랜지스터의 게이트를 제어하는 제어 트랜지스터를 갖고, 상기 출력 전압이 안정하도록 동작하는 제어 회로를 구비하고,

상기 제어 회로는, 상기 보호 회로가 동작한 것을 나타내는 신호를 받아서, 상기 검출 회로의 동작을 정지하는 것을 특징으로 하는 전압 레귤레이터.
청구항 1에 있어서,

상기 보호 회로는, 전압 레귤레이터에서의 출력 전류의 과전류 상태가 검출되면, 전압 레귤레이터의 출력을 정지하여 전압 레귤레이터를 보호하는 것을 특징으로 하는 전압 레귤레이터.
청구항 1에 있어서,

상기 보호 회로는, 전압 레귤레이터에서의 발열의 과열 상태가 검출되면, 전압 레귤레이터의 출력을 정지하여 전압 레귤레이터를 보호하는 것을 특징으로 하는 전압 레귤레이터.