JP2003067062A - ボルテージレギュレータ - Google Patents
ボルテージレギュレータInfo
- Publication number
- JP2003067062A JP2003067062A JP2001254590A JP2001254590A JP2003067062A JP 2003067062 A JP2003067062 A JP 2003067062A JP 2001254590 A JP2001254590 A JP 2001254590A JP 2001254590 A JP2001254590 A JP 2001254590A JP 2003067062 A JP2003067062 A JP 2003067062A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- transistor
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電流制限手段に過剰な品質の部品や回路を使
用することなく、発熱等の不具合を低減させることがで
きるボルテージレギュレータを得る。 【解決手段】 電圧制御用トランジスタＭ１から出力さ
れる電流Ｉｏに比例した電流を出力する電流検出用トラ
ンジスタＭ２より入力される電流から出力電流Ｉｏの電
流値を検出し、該検出した出力電流値とあらかじめ設定
された電流値との比較を行い、該比較結果に応じて電圧
制御用トランジスタＭ１のゲート電圧を制御して出力電
流Ｉｏが所定の電流値Ｉｓ１を超えないようにする電流
比較回路部５に対して、外部からのイネーブル信号ＥＮ
Ｌに応じて電流制限動作の実行制御を行えるようにし
た。
用することなく、発熱等の不具合を低減させることがで
きるボルテージレギュレータを得る。 【解決手段】 電圧制御用トランジスタＭ１から出力さ
れる電流Ｉｏに比例した電流を出力する電流検出用トラ
ンジスタＭ２より入力される電流から出力電流Ｉｏの電
流値を検出し、該検出した出力電流値とあらかじめ設定
された電流値との比較を行い、該比較結果に応じて電圧
制御用トランジスタＭ１のゲート電圧を制御して出力電
流Ｉｏが所定の電流値Ｉｓ１を超えないようにする電流
比較回路部５に対して、外部からのイネーブル信号ＥＮ
Ｌに応じて電流制限動作の実行制御を行えるようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、電流制限回路を備
えたボルテージレギュレータに関し、特に負荷の状態に
よって電流制限回路の動作を禁止するようにしたボルテ
ージレギュレータに関する。
えたボルテージレギュレータに関し、特に負荷の状態に
よって電流制限回路の動作を禁止するようにしたボルテ
ージレギュレータに関する。
【０００２】
【従来の技術】従来、ボルテージレギュレータでは、出
力端子が接地電圧等にショートしたり、低抵抗で接続さ
れたりして、出力端子から大きな電流が流れた場合、回
路部品の破損や、大電流による部品や負荷の発熱に起因
する不具合の発生を防止するため、必要以上の電流が流
れないように電流制限回路を備えているのが一般的であ
った。例えば、特開平６−３８５１８号公報や、特開平
８−４２５４号公報には、負荷電流の変動に応じて電源
の過電流保護回路の電流値を切り替える方式が開示され
ており、これらは過電流が流れたときに出力電圧の出力
を停止するものであった。
力端子が接地電圧等にショートしたり、低抵抗で接続さ
れたりして、出力端子から大きな電流が流れた場合、回
路部品の破損や、大電流による部品や負荷の発熱に起因
する不具合の発生を防止するため、必要以上の電流が流
れないように電流制限回路を備えているのが一般的であ
った。例えば、特開平６−３８５１８号公報や、特開平
８−４２５４号公報には、負荷電流の変動に応じて電源
の過電流保護回路の電流値を切り替える方式が開示され
ており、これらは過電流が流れたときに出力電圧の出力
を停止するものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、使用条
件によって負荷電流が大きく変わるような場合は、最も
大きな負荷電流に合わせて電流制限の電流値を設定して
いた。例えば、製品検査時のみ大きな負荷電流を必要と
するが、製品がユーザの手に渡った後は非常に少ない電
流しか流れないような場合においても、製品検査時に必
要な大電流を想定した電流制限値に設定していた。この
ため、短絡事故等が起こったときでも不具合が発生しな
いように大電流に対応した部品や回路を使用することに
なり、コストの上昇を招いていた。
件によって負荷電流が大きく変わるような場合は、最も
大きな負荷電流に合わせて電流制限の電流値を設定して
いた。例えば、製品検査時のみ大きな負荷電流を必要と
するが、製品がユーザの手に渡った後は非常に少ない電
流しか流れないような場合においても、製品検査時に必
要な大電流を想定した電流制限値に設定していた。この
ため、短絡事故等が起こったときでも不具合が発生しな
いように大電流に対応した部品や回路を使用することに
なり、コストの上昇を招いていた。
【０００４】本発明は、上記のような問題を解決するた
めになされたものであり、通常動作時に必要な小さな電
流に合わせた第１の電流制限回路を備え、該第１の電流
制限回路は外部からの所定の信号によって電流制限動作
を停止できるようにし、更により大きな電流で動作する
第２の電流制限回路を備えるようにして、電流制限回路
に過剰な品質の部品や回路を使用することなく、発熱等
の不具合を低減させることができるボルテージレギュレ
ータを得ることを目的とする。
めになされたものであり、通常動作時に必要な小さな電
流に合わせた第１の電流制限回路を備え、該第１の電流
制限回路は外部からの所定の信号によって電流制限動作
を停止できるようにし、更により大きな電流で動作する
第２の電流制限回路を備えるようにして、電流制限回路
に過剰な品質の部品や回路を使用することなく、発熱等
の不具合を低減させることができるボルテージレギュレ
ータを得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係るボルテー
ジレギュレータは、出力端子に接続された負荷に対して
所定の定電圧を供給するボルテージレギュレータにおい
て、該出力端子に所定の定電圧を生成して出力する定電
圧回路部と、該定電圧回路部から上記出力端子に出力さ
れる電流を検出し、該出力電流が所定の電流値Ｉｓ１以
下になるように、定電圧回路部に対して出力電流の制限
を行う第１電流制限回路部とを備え、第１電流制限回路
部は、外部から入力される所定の信号に応じて電流制限
動作を停止するものである。
ジレギュレータは、出力端子に接続された負荷に対して
所定の定電圧を供給するボルテージレギュレータにおい
て、該出力端子に所定の定電圧を生成して出力する定電
圧回路部と、該定電圧回路部から上記出力端子に出力さ
れる電流を検出し、該出力電流が所定の電流値Ｉｓ１以
下になるように、定電圧回路部に対して出力電流の制限
を行う第１電流制限回路部とを備え、第１電流制限回路
部は、外部から入力される所定の信号に応じて電流制限
動作を停止するものである。
【０００６】具体的には、上記第１電流制限回路部は、
製品検査時に、電流制限動作を停止するように外部から
所定の信号が入力されるようにした。
製品検査時に、電流制限動作を停止するように外部から
所定の信号が入力されるようにした。
【０００７】また、定電圧回路部から上記出力端子に出
力される電流を検出し、該出力電流が所定の電流値Ｉｓ
１よりも大きい所定の電流値Ｉｓ２以下になるように、
定電圧回路部に対して出力電流の制限を行う第２電流制
限回路部を備えるようにしてもよい。
力される電流を検出し、該出力電流が所定の電流値Ｉｓ
１よりも大きい所定の電流値Ｉｓ２以下になるように、
定電圧回路部に対して出力電流の制限を行う第２電流制
限回路部を備えるようにしてもよい。
【０００８】この場合、第２電流制限回路部は、定電圧
回路部から上記出力端子に出力される電流に対してフの
字形限流動作を行うようにしてもよい。
回路部から上記出力端子に出力される電流に対してフの
字形限流動作を行うようにしてもよい。
【０００９】また、上記定電圧回路部は、出力端子から
の出力電圧の検出を行う出力電圧検出部と、該出力電圧
検出部で検出された電圧と所定の基準電圧との電圧比較
を行い、該比較結果に応じた電圧を出力する電圧比較部
と、該電圧比較部から出力された電圧に応じた電流を上
記出力端子に出力する電圧制御用トランジスタとを有
し、上記第１電流制御回路部は、電圧比較部から出力さ
れた電圧に応じた電流を出力する第１電流検出用トラン
ジスタと、該第１電流検出用トランジスタから出力され
た電流値があらかじめ設定された電流値以下になるよう
に電圧制御用トランジスタの動作制御を行って、電圧制
御用トランジスタからの出力電流が所定の電流値Ｉｓ１
以下になるように電流制限を行う第１電流比較回路部と
を備えるようにした。
の出力電圧の検出を行う出力電圧検出部と、該出力電圧
検出部で検出された電圧と所定の基準電圧との電圧比較
を行い、該比較結果に応じた電圧を出力する電圧比較部
と、該電圧比較部から出力された電圧に応じた電流を上
記出力端子に出力する電圧制御用トランジスタとを有
し、上記第１電流制御回路部は、電圧比較部から出力さ
れた電圧に応じた電流を出力する第１電流検出用トラン
ジスタと、該第１電流検出用トランジスタから出力され
た電流値があらかじめ設定された電流値以下になるよう
に電圧制御用トランジスタの動作制御を行って、電圧制
御用トランジスタからの出力電流が所定の電流値Ｉｓ１
以下になるように電流制限を行う第１電流比較回路部と
を備えるようにした。
【００１０】この場合、上記第１電流比較回路部は、外
部から入力される所定の信号に応じて電流制限動作を停
止するようにした。
部から入力される所定の信号に応じて電流制限動作を停
止するようにした。
【００１１】一方、上記定電圧回路部は、出力端子から
の出力電圧の検出を行う出力電圧検出部と、該出力電圧
検出部で検出された電圧と所定の基準電圧との電圧比較
を行い、該比較結果に応じた電圧を出力する電圧比較部
と、該電圧比較部から出力された電圧に応じた電流を上
記出力端子に出力する電圧制御用トランジスタとを有
し、上記第２電流制御回路部は、電圧比較部から出力さ
れた電圧に応じた電流を出力する第２電流検出用トラン
ジスタと、該第２電流検出用トランジスタから出力され
た電流値があらかじめ設定された電流値以下になるよう
に電圧制御用トランジスタの動作制御を行って、電圧制
御用トランジスタからの出力電流が所定の電流値Ｉｓ２
以下になるように電流制限を行う第２電流比較回路部と
を備えるようにした。
の出力電圧の検出を行う出力電圧検出部と、該出力電圧
検出部で検出された電圧と所定の基準電圧との電圧比較
を行い、該比較結果に応じた電圧を出力する電圧比較部
と、該電圧比較部から出力された電圧に応じた電流を上
記出力端子に出力する電圧制御用トランジスタとを有
し、上記第２電流制御回路部は、電圧比較部から出力さ
れた電圧に応じた電流を出力する第２電流検出用トラン
ジスタと、該第２電流検出用トランジスタから出力され
た電流値があらかじめ設定された電流値以下になるよう
に電圧制御用トランジスタの動作制御を行って、電圧制
御用トランジスタからの出力電流が所定の電流値Ｉｓ２
以下になるように電流制限を行う第２電流比較回路部と
を備えるようにした。
【００１２】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 第１の実施の形態．図１は、本発明の第１の実施の形態
におけるボルテージレギュレータの例を示した回路図で
ある。図１において、ボルテージレギュレータ１は、出
力電圧Ｖｏとして所定の定電圧Ｖ１を負荷Ｌに出力する
定電圧回路部２と、該定電圧回路部２から出力される電
流Ｉｏの検出を行い、該検出した出力電流Ｉｏが所定の
電流値Ｉｓ１を超えないように出力電流Ｉｏの制限を行
う電流制限回路部３とで構成されている。なお、電流制
限回路部３は、第１電流制限回路部をなす。
づいて、本発明を詳細に説明する。 第１の実施の形態．図１は、本発明の第１の実施の形態
におけるボルテージレギュレータの例を示した回路図で
ある。図１において、ボルテージレギュレータ１は、出
力電圧Ｖｏとして所定の定電圧Ｖ１を負荷Ｌに出力する
定電圧回路部２と、該定電圧回路部２から出力される電
流Ｉｏの検出を行い、該検出した出力電流Ｉｏが所定の
電流値Ｉｓ１を超えないように出力電流Ｉｏの制限を行
う電流制限回路部３とで構成されている。なお、電流制
限回路部３は、第１電流制限回路部をなす。
【００１３】定電圧回路部２は、出力電圧Ｖｏの制御を
行うＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳ
トランジスタと呼ぶ）からなる電圧制御用トランジスタ
Ｍ１と、出力電圧Ｖｏを分圧して分圧電圧Ｖｄを生成し
出力する抵抗Ｒ１とＲ２の直列回路と、所定の基準電圧
Ｖｒを生成する電流源Ｑ１と抵抗Ｒ３の直列回路と、分
圧電圧Ｖｄと基準電圧Ｖｒとを比較し該比較結果に応じ
て電圧制御用トランジスタＭ１のゲート電圧の制御を行
う演算増幅器Ａ１とで構成されている。
行うＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳ
トランジスタと呼ぶ）からなる電圧制御用トランジスタ
Ｍ１と、出力電圧Ｖｏを分圧して分圧電圧Ｖｄを生成し
出力する抵抗Ｒ１とＲ２の直列回路と、所定の基準電圧
Ｖｒを生成する電流源Ｑ１と抵抗Ｒ３の直列回路と、分
圧電圧Ｖｄと基準電圧Ｖｒとを比較し該比較結果に応じ
て電圧制御用トランジスタＭ１のゲート電圧の制御を行
う演算増幅器Ａ１とで構成されている。
【００１４】電源電圧ＶＤＤと接地電圧ＧＮＤとの間に
は、電流源Ｑ１及び抵抗Ｒ３の直列回路と、電圧制御用
トランジスタＭ１及び抵抗Ｒ１，Ｒ２の直列回路とが並
列に接続されている。演算増幅器Ａ１において、反転入
力端は電流源Ｑ１と抵抗Ｒ３との接続部に接続され、非
反転入力端は抵抗Ｒ１とＲ２との接続部に接続され、出
力端は電圧制御用トランジスタＭ１のゲートに接続され
ている。
は、電流源Ｑ１及び抵抗Ｒ３の直列回路と、電圧制御用
トランジスタＭ１及び抵抗Ｒ１，Ｒ２の直列回路とが並
列に接続されている。演算増幅器Ａ１において、反転入
力端は電流源Ｑ１と抵抗Ｒ３との接続部に接続され、非
反転入力端は抵抗Ｒ１とＲ２との接続部に接続され、出
力端は電圧制御用トランジスタＭ１のゲートに接続され
ている。
【００１５】電圧制御用トランジスタＭ１と抵抗Ｒ１と
の接続部は、定電圧回路部２の出力端をなし負荷Ｌに対
して出力電圧Ｖｏを印加する。演算増幅器Ａ１は、分圧
電圧Ｖｄと基準電圧Ｖｒとの電圧比較を行い、分圧電圧
Ｖｄが基準電圧Ｖｒに等しくなるように該比較結果に応
じた電圧を電圧制御用トランジスタＭ１のゲートに出力
する。電圧制御用トランジスタＭ１は、入力されたゲー
ト電圧に応じた電流を出力端子４を介して負荷Ｌに供給
し、出力端子４から出力電圧Ｖｏとして所定の定電圧Ｖ
１の出力を行う。
の接続部は、定電圧回路部２の出力端をなし負荷Ｌに対
して出力電圧Ｖｏを印加する。演算増幅器Ａ１は、分圧
電圧Ｖｄと基準電圧Ｖｒとの電圧比較を行い、分圧電圧
Ｖｄが基準電圧Ｖｒに等しくなるように該比較結果に応
じた電圧を電圧制御用トランジスタＭ１のゲートに出力
する。電圧制御用トランジスタＭ１は、入力されたゲー
ト電圧に応じた電流を出力端子４を介して負荷Ｌに供給
し、出力端子４から出力電圧Ｖｏとして所定の定電圧Ｖ
１の出力を行う。
【００１６】一方、電流制限回路部３は、定電圧回路部
２からの出力電流Ｉｏの検出を行うために使用するＰＭ
ＯＳトランジスタからなる電流検出用トランジスタＭ２
と、該電流検出用トランジスタＭ２から出力される電流
とあらかじめ設定された電流値とを比較し、該比較結果
に応じて電圧制御用トランジスタＭ１の動作制御を行う
電流比較回路部５とで構成されている。なお、電流検出
用トランジスタＭ２は第１電流検出用トランジスタをな
し、電流比較回路部５は第１電流比較回路部をなす。
２からの出力電流Ｉｏの検出を行うために使用するＰＭ
ＯＳトランジスタからなる電流検出用トランジスタＭ２
と、該電流検出用トランジスタＭ２から出力される電流
とあらかじめ設定された電流値とを比較し、該比較結果
に応じて電圧制御用トランジスタＭ１の動作制御を行う
電流比較回路部５とで構成されている。なお、電流検出
用トランジスタＭ２は第１電流検出用トランジスタをな
し、電流比較回路部５は第１電流比較回路部をなす。
【００１７】電流検出用トランジスタＭ２は、電源電圧
ＶＤＤと電流比較回路部５の入力端ＩＮとの間に接続さ
れ、電流検出用トランジスタＭ２のゲートには、演算増
幅器Ａ１からの出力電圧が印加されている。また、電流
比較回路部５において、出力端ＯＵＴは電圧制御用トラ
ンジスタＭ１のゲートに接続され、外部からの制御信号
であるイネーブル信号ＥＮＬが入力端ＥＮに入力されて
いる。
ＶＤＤと電流比較回路部５の入力端ＩＮとの間に接続さ
れ、電流検出用トランジスタＭ２のゲートには、演算増
幅器Ａ１からの出力電圧が印加されている。また、電流
比較回路部５において、出力端ＯＵＴは電圧制御用トラ
ンジスタＭ１のゲートに接続され、外部からの制御信号
であるイネーブル信号ＥＮＬが入力端ＥＮに入力されて
いる。
【００１８】ここで、図２は、電流比較回路部５の回路
例を示した図であり、図２を用いて電流比較回路部５の
動作をもう少し詳細に説明する。図２において、電流比
較回路部５は、ＰＭＯＳトランジスタＭ１１，Ｍ１２
と、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳ
トランジスタと呼ぶ）Ｍ１３，Ｍ１４と、抵抗Ｒ１５と
で構成され、抵抗Ｒ１５の抵抗値によって、所定の電流
値Ｉｓ１が決定される。入力端ＩＮと接地電圧ＧＮＤと
の間にＮＭＯＳトランジスタＭ１４が接続されており、
ＮＭＯＳトランジスタＭ１３及びＭ１４の各ゲートが入
力端ＩＮにそれぞれ接続され、ＮＭＯＳトランジスタＭ
１３及びＭ１４はカレントミラー回路を形成している。
例を示した図であり、図２を用いて電流比較回路部５の
動作をもう少し詳細に説明する。図２において、電流比
較回路部５は、ＰＭＯＳトランジスタＭ１１，Ｍ１２
と、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳ
トランジスタと呼ぶ）Ｍ１３，Ｍ１４と、抵抗Ｒ１５と
で構成され、抵抗Ｒ１５の抵抗値によって、所定の電流
値Ｉｓ１が決定される。入力端ＩＮと接地電圧ＧＮＤと
の間にＮＭＯＳトランジスタＭ１４が接続されており、
ＮＭＯＳトランジスタＭ１３及びＭ１４の各ゲートが入
力端ＩＮにそれぞれ接続され、ＮＭＯＳトランジスタＭ
１３及びＭ１４はカレントミラー回路を形成している。
【００１９】電源電圧ＶＤＤと接地電圧ＧＮＤとの間に
は、抵抗Ｒ１５、ＰＭＯＳトランジスタＭ１２及びＮＭ
ＯＳトランジスタＭ１３の直列回路が接続されており、
ＰＭＯＳトランジスタＭ１２のゲートは、入力端ＥＮに
接続されている。また、電源電圧ＶＤＤと出力端ＯＵＴ
との間にＰＭＯＳトランジスタＭ１１が接続され、抵抗
Ｒ１５とＰＭＯＳトランジスタＭ１２との接続部をＰと
すると、接続部ＰにＰＭＯＳトランジスタＭ１１のゲー
トが接続されている。
は、抵抗Ｒ１５、ＰＭＯＳトランジスタＭ１２及びＮＭ
ＯＳトランジスタＭ１３の直列回路が接続されており、
ＰＭＯＳトランジスタＭ１２のゲートは、入力端ＥＮに
接続されている。また、電源電圧ＶＤＤと出力端ＯＵＴ
との間にＰＭＯＳトランジスタＭ１１が接続され、抵抗
Ｒ１５とＰＭＯＳトランジスタＭ１２との接続部をＰと
すると、接続部ＰにＰＭＯＳトランジスタＭ１１のゲー
トが接続されている。
【００２０】このような構成において、電圧制御用トラ
ンジスタＭ１のドレイン電流が大きくなると、電圧制御
用トランジスタＭ１と同一のゲート電圧が印加された電
流検出用トランジスタＭ２のドレイン電流も比例して大
きくなる。このため、イネーブル信号ＥＮＬがローレベ
ルの場合、ＮＭＯＳトランジスタＭ１３のドレイン電流
も同様に大きくなる。ＮＭＯＳトランジスタＭ１３のド
レイン電流が大きくなると接続部Ｐの電圧が低下し、Ｐ
ＭＯＳトランジスタＭ１１はオンして出力端ＯＵＴの電
圧が上昇する。出力端ＯＵＴの電圧が上昇すると、電圧
制御用トランジスタＭ１のゲート電圧が上昇し、電圧制
御用トランジスタＭ１のドレイン電流が制限される。同
時に、電流検出用トランジスタＭ２のドレイン電流も制
限される。
ンジスタＭ１のドレイン電流が大きくなると、電圧制御
用トランジスタＭ１と同一のゲート電圧が印加された電
流検出用トランジスタＭ２のドレイン電流も比例して大
きくなる。このため、イネーブル信号ＥＮＬがローレベ
ルの場合、ＮＭＯＳトランジスタＭ１３のドレイン電流
も同様に大きくなる。ＮＭＯＳトランジスタＭ１３のド
レイン電流が大きくなると接続部Ｐの電圧が低下し、Ｐ
ＭＯＳトランジスタＭ１１はオンして出力端ＯＵＴの電
圧が上昇する。出力端ＯＵＴの電圧が上昇すると、電圧
制御用トランジスタＭ１のゲート電圧が上昇し、電圧制
御用トランジスタＭ１のドレイン電流が制限される。同
時に、電流検出用トランジスタＭ２のドレイン電流も制
限される。
【００２１】図３は、接続部Ｐの電圧、すなわちＰＭＯ
ＳトランジスタＭ１１のゲート電圧と出力端ＯＵＴの電
圧（図３ではＯＵＴ電圧と記す）との関係の例を示した
図である。図３から分かるように、出力端ＯＵＴの電圧
は、ＰＭＯＳトランジスタＭ１１のゲート電圧がＰＭＯ
ＳトランジスタＭ１１のしきい値Ｖｔｈよりも小さい場
合、電源電圧ＶＤＤとほぼ同じ電圧になり、ＰＭＯＳト
ランジスタＭ１１のゲート電圧が該しきい値Ｖｔｈより
も大きくなると徐々に小さくなる。ＰＭＯＳトランジス
タＭ１１のゲート電圧が十分に大きくなると、ＰＭＯＳ
トランジスタＭ１１はオフする。
ＳトランジスタＭ１１のゲート電圧と出力端ＯＵＴの電
圧（図３ではＯＵＴ電圧と記す）との関係の例を示した
図である。図３から分かるように、出力端ＯＵＴの電圧
は、ＰＭＯＳトランジスタＭ１１のゲート電圧がＰＭＯ
ＳトランジスタＭ１１のしきい値Ｖｔｈよりも小さい場
合、電源電圧ＶＤＤとほぼ同じ電圧になり、ＰＭＯＳト
ランジスタＭ１１のゲート電圧が該しきい値Ｖｔｈより
も大きくなると徐々に小さくなる。ＰＭＯＳトランジス
タＭ１１のゲート電圧が十分に大きくなると、ＰＭＯＳ
トランジスタＭ１１はオフする。
【００２２】これに対して、イネーブル信号ＥＮＬがハ
イレベルの場合は、ＰＭＯＳトランジスタＭ１２がオフ
して遮断状態になることから、電流制限回路部３は、電
圧制御用トランジスタＭ１に対する電流制限動作を停止
し、出力端子４から出力される電流Ｉｏは、電圧制御用
トランジスタＭ１が備えているドライブ能力に応じた値
まで大きくなる。また、出力端ＯＵＴの電圧は、ＰＭＯ
ＳトランジスタＭ１１以外の各トランジスタによって決
定される。
イレベルの場合は、ＰＭＯＳトランジスタＭ１２がオフ
して遮断状態になることから、電流制限回路部３は、電
圧制御用トランジスタＭ１に対する電流制限動作を停止
し、出力端子４から出力される電流Ｉｏは、電圧制御用
トランジスタＭ１が備えているドライブ能力に応じた値
まで大きくなる。また、出力端ＯＵＴの電圧は、ＰＭＯ
ＳトランジスタＭ１１以外の各トランジスタによって決
定される。
【００２３】このようなことから、負荷Ｌに流れる電流
Ｉｏが増加すると、出力電圧Ｖｏが電圧Ｖ１で一定にな
るように電圧制御用トランジスタＭ１から出力される電
流を増加させるため、演算増幅器Ａ１の出力電圧は上昇
して電圧制御用トランジスタＭ１のゲート電圧が上昇す
ると共に、電流検出用トランジスタＭ２のゲート電圧も
上昇する。電流検出用トランジスタＭ２からは、電圧制
御用トランジスタＭ１から出力される電流に比例した電
流が出力され、電流比較回路部５の入力端ＩＮに入力さ
れる電流も増加する。
Ｉｏが増加すると、出力電圧Ｖｏが電圧Ｖ１で一定にな
るように電圧制御用トランジスタＭ１から出力される電
流を増加させるため、演算増幅器Ａ１の出力電圧は上昇
して電圧制御用トランジスタＭ１のゲート電圧が上昇す
ると共に、電流検出用トランジスタＭ２のゲート電圧も
上昇する。電流検出用トランジスタＭ２からは、電圧制
御用トランジスタＭ１から出力される電流に比例した電
流が出力され、電流比較回路部５の入力端ＩＮに入力さ
れる電流も増加する。
【００２４】電流比較回路部５は、抵抗Ｒ１５の抵抗値
によってあらかじめ設定された所定の電流値と電流検出
用トランジスタＭ２から入力された電流値とを比較し、
電流検出用トランジスタＭ２からの電流が所定の電流値
になると、電流比較回路部５における出力端ＯＵＴの電
圧を上昇させる。電流比較回路部５は、出力端ＯＵＴが
電圧制御用トランジスタＭ１のゲートに接続されている
ことから、電圧制御用トランジスタＭ１に対して、出力
電流の増加を抑え該出力電流を所定の電流値Ｉｓ１に保
つように制御する。
によってあらかじめ設定された所定の電流値と電流検出
用トランジスタＭ２から入力された電流値とを比較し、
電流検出用トランジスタＭ２からの電流が所定の電流値
になると、電流比較回路部５における出力端ＯＵＴの電
圧を上昇させる。電流比較回路部５は、出力端ＯＵＴが
電圧制御用トランジスタＭ１のゲートに接続されている
ことから、電圧制御用トランジスタＭ１に対して、出力
電流の増加を抑え該出力電流を所定の電流値Ｉｓ１に保
つように制御する。
【００２５】一方、電流比較回路部５は、入力端ＥＮに
ハイレベルのイネーブル信号ＥＮＬが入力されると電流
比較動作を停止してディスエーブルとなる。このような
状態では、電流比較回路部５は、出力端子４から出力さ
れる電流Ｉｏが所定値Ｉｓ１を超えても、電圧制御用ト
ランジスタＭ１に対するゲート電圧の制御を行わないこ
とから、電流制限回路部３による電圧制御用トランジス
タＭ１の出力電流に対する制御は行われない。
ハイレベルのイネーブル信号ＥＮＬが入力されると電流
比較動作を停止してディスエーブルとなる。このような
状態では、電流比較回路部５は、出力端子４から出力さ
れる電流Ｉｏが所定値Ｉｓ１を超えても、電圧制御用ト
ランジスタＭ１に対するゲート電圧の制御を行わないこ
とから、電流制限回路部３による電圧制御用トランジス
タＭ１の出力電流に対する制御は行われない。
【００２６】このように、本第１の実施の形態における
ボルテージレギュレータは、製品検査時等において大き
な負荷電流を流すときには、外部からハイレベルのイネ
ーブル信号ＥＮＬを入力して電流制限回路部３の作動を
停止させるようにしたことにより、電流制限回路部３の
制限電流値の設定を小さくすることができるため、電流
制限回路部３に使用される部品や回路を小型で安価なも
のにすることができ、回路スペースやコストの上昇を低
減させることができる。
ボルテージレギュレータは、製品検査時等において大き
な負荷電流を流すときには、外部からハイレベルのイネ
ーブル信号ＥＮＬを入力して電流制限回路部３の作動を
停止させるようにしたことにより、電流制限回路部３の
制限電流値の設定を小さくすることができるため、電流
制限回路部３に使用される部品や回路を小型で安価なも
のにすることができ、回路スペースやコストの上昇を低
減させることができる。
【００２７】第２の実施の形態．上記第１の実施の形態
では、制限電流値の小さな電流制限回路部３のみを設け
るようにしたが、更に、制限電流値の大きな、例えばフ
の字形限流動作を行う電流制限回路部を設けるようにし
てもよく、このようにしたものを本発明の第２の実施の
形態とする。図４は、本発明の第２の実施の形態におけ
るボルテージレギュレータの例を示した回路図である。
なお、図４では、図１と同じものは同じ符号で示してお
り、ここではその説明を省略すると共に図１との相違点
のみ説明する。
では、制限電流値の小さな電流制限回路部３のみを設け
るようにしたが、更に、制限電流値の大きな、例えばフ
の字形限流動作を行う電流制限回路部を設けるようにし
てもよく、このようにしたものを本発明の第２の実施の
形態とする。図４は、本発明の第２の実施の形態におけ
るボルテージレギュレータの例を示した回路図である。
なお、図４では、図１と同じものは同じ符号で示してお
り、ここではその説明を省略すると共に図１との相違点
のみ説明する。
【００２８】図４における図１との相違点は、制限電流
値Ｉｓ１よりも大きな所定の電流値Ｉｓ２を超えないよ
うに出力電流Ｉｏを制限すると共に出力電流Ｉｏがフの
字形の特性になるように制御する第２電流制限回路部２
１を備えたことにあり、図１のボルテージレギュレータ
１をボルテージレギュレータ１ａにした。なお、本第２
実施の形態では、図１の電流制限回路部３を第１電流制
限回路部３ａと呼び、第１電流制限回路部３ａは、図１
の電流制限回路部３と同じであることからその説明を省
略する。
値Ｉｓ１よりも大きな所定の電流値Ｉｓ２を超えないよ
うに出力電流Ｉｏを制限すると共に出力電流Ｉｏがフの
字形の特性になるように制御する第２電流制限回路部２
１を備えたことにあり、図１のボルテージレギュレータ
１をボルテージレギュレータ１ａにした。なお、本第２
実施の形態では、図１の電流制限回路部３を第１電流制
限回路部３ａと呼び、第１電流制限回路部３ａは、図１
の電流制限回路部３と同じであることからその説明を省
略する。
【００２９】図４におけるボルテージレギュレータ１ａ
は、定電圧回路部２と、第１電流制限回路部３ａと、出
力電流Ｉｏの検出を行い、該検出した出力電流Ｉｏが所
定の電流値Ｉｓ１よりも大きい所定の電流値Ｉｓ２を超
えないように出力電流Ｉｏの制限を行う第２電流制限回
路部２１とで構成されている。
は、定電圧回路部２と、第１電流制限回路部３ａと、出
力電流Ｉｏの検出を行い、該検出した出力電流Ｉｏが所
定の電流値Ｉｓ１よりも大きい所定の電流値Ｉｓ２を超
えないように出力電流Ｉｏの制限を行う第２電流制限回
路部２１とで構成されている。
【００３０】第２電流制限回路部２１は、定電圧回路部
２からの出力電流Ｉｏの検出を行うために使用するＰＭ
ＯＳトランジスタからなる電流検出用トランジスタＭ３
と、該電流検出用トランジスタＭ３から出力される電流
とあらかじめ設定された電流値とを比較し、該比較結果
に応じて電圧制御用トランジスタＭ１の動作制御を行う
電流比較回路部２２とで構成されている。なお、電流検
出用トランジスタＭ３は第２電流検出用トランジスタを
なし、電流比較回路部２２は第２電流比較回路部をな
す。
２からの出力電流Ｉｏの検出を行うために使用するＰＭ
ＯＳトランジスタからなる電流検出用トランジスタＭ３
と、該電流検出用トランジスタＭ３から出力される電流
とあらかじめ設定された電流値とを比較し、該比較結果
に応じて電圧制御用トランジスタＭ１の動作制御を行う
電流比較回路部２２とで構成されている。なお、電流検
出用トランジスタＭ３は第２電流検出用トランジスタを
なし、電流比較回路部２２は第２電流比較回路部をな
す。
【００３１】電流検出用トランジスタＭ３は、電源電圧
ＶＤＤと電流比較回路部２２の第１入力端ＩＮ１との間
に接続され、電流検出用トランジスタＭ３のゲートに
は、演算増幅器Ａ１からの出力電圧が印加されている。
また、電流比較回路部２２において、第２入力端ＩＮ２
には出力電圧Ｖｏが入力され、出力端ＯＵＴ１は電圧制
御用トランジスタＭ１のゲートに接続されている。
ＶＤＤと電流比較回路部２２の第１入力端ＩＮ１との間
に接続され、電流検出用トランジスタＭ３のゲートに
は、演算増幅器Ａ１からの出力電圧が印加されている。
また、電流比較回路部２２において、第２入力端ＩＮ２
には出力電圧Ｖｏが入力され、出力端ＯＵＴ１は電圧制
御用トランジスタＭ１のゲートに接続されている。
【００３２】図５は、電流比較回路部５及び２２の回路
例を示した図であり、図５を用いて電流比較回路部２２
の動作をもう少し詳細に説明する。なお、図５では、図
２で示したものと同じものは同じ符号で示すと共に、こ
こではその説明を省略する。図５において、電流比較回
路部２２は、演算増幅器からなる電圧比較器ＣＯＭＰ
と、ＰＭＯＳトランジスタＭ３１と、抵抗Ｒ３２とで構
成され、抵抗Ｒ３２の抵抗値によって、所定の電流値Ｉ
ｓ２が決定される。
例を示した図であり、図５を用いて電流比較回路部２２
の動作をもう少し詳細に説明する。なお、図５では、図
２で示したものと同じものは同じ符号で示すと共に、こ
こではその説明を省略する。図５において、電流比較回
路部２２は、演算増幅器からなる電圧比較器ＣＯＭＰ
と、ＰＭＯＳトランジスタＭ３１と、抵抗Ｒ３２とで構
成され、抵抗Ｒ３２の抵抗値によって、所定の電流値Ｉ
ｓ２が決定される。
【００３３】第１入力端ＩＮ１と接地電圧ＧＮＤとの間
に抵抗Ｒ３２が接続されており、電圧比較器ＣＯＭＰの
非反転入力端が第１入力端ＩＮ１に接続されている。電
圧比較器ＣＯＭＰの反転入力端は、第２入力端ＩＮ２に
接続されて出力電圧Ｖｏが入力される。電源電圧ＶＤＤ
と出力端ＯＵＴ１との間には、ＰＭＯＳトランジスタＭ
３１が接続されており、ＰＭＯＳトランジスタＭ３１の
ゲートには、電圧比較器ＣＯＭＰの出力端が接続されて
いる。
に抵抗Ｒ３２が接続されており、電圧比較器ＣＯＭＰの
非反転入力端が第１入力端ＩＮ１に接続されている。電
圧比較器ＣＯＭＰの反転入力端は、第２入力端ＩＮ２に
接続されて出力電圧Ｖｏが入力される。電源電圧ＶＤＤ
と出力端ＯＵＴ１との間には、ＰＭＯＳトランジスタＭ
３１が接続されており、ＰＭＯＳトランジスタＭ３１の
ゲートには、電圧比較器ＣＯＭＰの出力端が接続されて
いる。
【００３４】このような構成において、電圧制御用トラ
ンジスタＭ１がオンした状態で、出力電圧Ｖｏが外部負
荷Ｌの要因で低下した場合、電圧制御用トランジスタＭ
１のドレイン電流は大きくなり、電圧制御用トランジス
タＭ１と同一のゲート電圧が印加された電流検出用トラ
ンジスタＭ３のドレイン電流も比例して大きくなる。こ
のため、抵抗Ｒ３２の抵抗は一定であることから、第１
入力端ＩＮ１の電圧が大きくなる。
ンジスタＭ１がオンした状態で、出力電圧Ｖｏが外部負
荷Ｌの要因で低下した場合、電圧制御用トランジスタＭ
１のドレイン電流は大きくなり、電圧制御用トランジス
タＭ１と同一のゲート電圧が印加された電流検出用トラ
ンジスタＭ３のドレイン電流も比例して大きくなる。こ
のため、抵抗Ｒ３２の抵抗は一定であることから、第１
入力端ＩＮ１の電圧が大きくなる。
【００３５】したがって、出力電圧Ｖｏが低下して、電
圧比較器ＣＯＭＰの反転入力端の電圧が非反転入力端の
電圧よりも小さくなると、ＰＭＯＳトランジスタＭ３１
のゲート電圧が低下し、出力端ＯＵＴ１の電圧が上昇し
て電圧制御用トランジスタＭ１のドレイン電流が制限さ
れる。なお、ＰＭＯＳトランジスタＭ３１のゲート電圧
と出力端ＯＵＴ１の電圧との関係の例を示した図は、図
３と同じであることから省略する。
圧比較器ＣＯＭＰの反転入力端の電圧が非反転入力端の
電圧よりも小さくなると、ＰＭＯＳトランジスタＭ３１
のゲート電圧が低下し、出力端ＯＵＴ１の電圧が上昇し
て電圧制御用トランジスタＭ１のドレイン電流が制限さ
れる。なお、ＰＭＯＳトランジスタＭ３１のゲート電圧
と出力端ＯＵＴ１の電圧との関係の例を示した図は、図
３と同じであることから省略する。
【００３６】このようなことから、負荷Ｌに流れる電流
が増加すると、出力電圧Ｖｏが一定になるように電圧制
御用トランジスタＭ１から出力される電流を増加させる
ため、演算増幅器Ａ１の出力電圧は上昇して電圧制御用
トランジスタＭ１のゲート電圧が上昇すると共に、電流
検出用トランジスタＭ３のゲート電圧も上昇する。電流
検出用トランジスタＭ３からは、電圧制御用トランジス
タＭ１から出力される電流に比例した電流が出力され、
電流比較回路部２２の第１入力端ＩＮ１に入力される電
流も増加する。
が増加すると、出力電圧Ｖｏが一定になるように電圧制
御用トランジスタＭ１から出力される電流を増加させる
ため、演算増幅器Ａ１の出力電圧は上昇して電圧制御用
トランジスタＭ１のゲート電圧が上昇すると共に、電流
検出用トランジスタＭ３のゲート電圧も上昇する。電流
検出用トランジスタＭ３からは、電圧制御用トランジス
タＭ１から出力される電流に比例した電流が出力され、
電流比較回路部２２の第１入力端ＩＮ１に入力される電
流も増加する。
【００３７】電流比較回路部２２は、抵抗Ｒ３２の抵抗
値によってあらかじめ設定された設定電流値と電流検出
用トランジスタＭ３から第１入力端ＩＮ１に入力された
電流値とを比較し、電流検出用トランジスタＭ３からの
電流が設定電流値になると、電流比較回路部２２におけ
る出力端ＯＵＴ１の電圧を上昇させる。電流比較回路部
２２は、出力端ＯＵＴ１が電圧制御用トランジスタＭ１
のゲートに接続されていることから、電圧制御用トラン
ジスタＭ１に対して、出力電流Ｉｏの増加を抑えるよう
に制御し、出力電流Ｉｏが所定の電流値Ｉｓ２を超えな
いようにする。更に、電流比較回路部２２の第２入力端
ＩＮ２には出力電圧Ｖｏが印加されており、電流比較回
路部２２の上記設定電流値は出力電圧Ｖｏの低下に伴っ
て直線的に小さくなるように設定されている。
値によってあらかじめ設定された設定電流値と電流検出
用トランジスタＭ３から第１入力端ＩＮ１に入力された
電流値とを比較し、電流検出用トランジスタＭ３からの
電流が設定電流値になると、電流比較回路部２２におけ
る出力端ＯＵＴ１の電圧を上昇させる。電流比較回路部
２２は、出力端ＯＵＴ１が電圧制御用トランジスタＭ１
のゲートに接続されていることから、電圧制御用トラン
ジスタＭ１に対して、出力電流Ｉｏの増加を抑えるよう
に制御し、出力電流Ｉｏが所定の電流値Ｉｓ２を超えな
いようにする。更に、電流比較回路部２２の第２入力端
ＩＮ２には出力電圧Ｖｏが印加されており、電流比較回
路部２２の上記設定電流値は出力電圧Ｖｏの低下に伴っ
て直線的に小さくなるように設定されている。
【００３８】このため、第２電流制限回路部２１によっ
て電流制限が行われた出力電流Ｉｏは、外部からハイレ
ベルのイネーブル信号ＥＮＬが入力されて第１電流制限
回路部３ａが電流制限動作を行っていない場合、図６の
ａに示すように、所定の電流値Ｉｓ２を超えないフの字
形の特性を有するようになる。これに対して、第１電流
制限回路部３ａに外部からローレベルのイネーブル信号
ＥＮＬが入力され、第１電流制限回路部３ａが電流制限
動作を行っている場合、出力電流Ｉｏは、図６のｂに示
すように、所定の電流値Ｉｓ１を超えないような特性と
なる。
て電流制限が行われた出力電流Ｉｏは、外部からハイレ
ベルのイネーブル信号ＥＮＬが入力されて第１電流制限
回路部３ａが電流制限動作を行っていない場合、図６の
ａに示すように、所定の電流値Ｉｓ２を超えないフの字
形の特性を有するようになる。これに対して、第１電流
制限回路部３ａに外部からローレベルのイネーブル信号
ＥＮＬが入力され、第１電流制限回路部３ａが電流制限
動作を行っている場合、出力電流Ｉｏは、図６のｂに示
すように、所定の電流値Ｉｓ１を超えないような特性と
なる。
【００３９】なお、図６のｂで示した出力電流Ｉｏの特
性では、第２電流制限回路部２１による電流制限値がフ
の字形の特性を有するため、出力電圧Ｖｏが低下して第
２電流制限回路部２１の電流制限値が所定の電流値Ｉｓ
１よりも低下すると、出力電流Ｉｏは第１電流制限回路
部３ａによる電流制限が行われなくなると共に、第２電
流制限回路部２１によって電流制限が行われるようにな
ることを示している。
性では、第２電流制限回路部２１による電流制限値がフ
の字形の特性を有するため、出力電圧Ｖｏが低下して第
２電流制限回路部２１の電流制限値が所定の電流値Ｉｓ
１よりも低下すると、出力電流Ｉｏは第１電流制限回路
部３ａによる電流制限が行われなくなると共に、第２電
流制限回路部２１によって電流制限が行われるようにな
ることを示している。
【００４０】このように、本第２の実施の形態における
ボルテージレギュレータは、出力電流Ｉｏが所定の電流
値Ｉｓ１を超えないように電流制限を行う第１電流制限
回路部３ａと、出力電流Ｉｏが該所定の電流値Ｉｓ１よ
りも大きい所定の電流値Ｉｓ２を超えないように電流制
限を行う第２電流制限回路部２１とを備え、第１電流制
限回路部３ａは、外部からのイネーブル信号ＥＮＬに応
じて出力電流Ｉｏに対する電流制限動作の実行制御が行
われるようにした。このことから、上記第１の実施の形
態と同様の効果を得ることができると共に、大きな負荷
電流を流すときに短絡事故等が発生した場合においても
回路や電源の損傷を防ぐことができる。
ボルテージレギュレータは、出力電流Ｉｏが所定の電流
値Ｉｓ１を超えないように電流制限を行う第１電流制限
回路部３ａと、出力電流Ｉｏが該所定の電流値Ｉｓ１よ
りも大きい所定の電流値Ｉｓ２を超えないように電流制
限を行う第２電流制限回路部２１とを備え、第１電流制
限回路部３ａは、外部からのイネーブル信号ＥＮＬに応
じて出力電流Ｉｏに対する電流制限動作の実行制御が行
われるようにした。このことから、上記第１の実施の形
態と同様の効果を得ることができると共に、大きな負荷
電流を流すときに短絡事故等が発生した場合においても
回路や電源の損傷を防ぐことができる。
【００４１】更に、第２電流制限回路部２１は、出力電
流Ｉｏに対してフの字形の特性をなすように電流制限を
行うようにしたことから、大きな負荷電流を流す場合に
動作させる電流制限回路に使用する部品や回路に小型で
安価なものが使用でき、回路スペースやコストの上昇を
低減させることができる。
流Ｉｏに対してフの字形の特性をなすように電流制限を
行うようにしたことから、大きな負荷電流を流す場合に
動作させる電流制限回路に使用する部品や回路に小型で
安価なものが使用でき、回路スペースやコストの上昇を
低減させることができる。
【００４２】
【発明の効果】上記の説明から明らかなように、本発明
のボルテージレギュレータによれば、外部から入力され
る所定の信号に応じて、定電圧回路部に対する出力電流
の制限動作を停止するようにした。このことから、意図
的に大きな負荷電流を流すときのみ電流制限動作を停止
させることができ、電流制限回路部の制限電流値の設定
を小さくすることができるため、電流制限回路部に使用
される部品や回路を小型で安価なものにすることがで
き、回路スペースやコストの上昇を低減させることがで
きる。
のボルテージレギュレータによれば、外部から入力され
る所定の信号に応じて、定電圧回路部に対する出力電流
の制限動作を停止するようにした。このことから、意図
的に大きな負荷電流を流すときのみ電流制限動作を停止
させることができ、電流制限回路部の制限電流値の設定
を小さくすることができるため、電流制限回路部に使用
される部品や回路を小型で安価なものにすることがで
き、回路スペースやコストの上昇を低減させることがで
きる。
【００４３】具体的には、製品検査時に、第１電流制限
回路部に対して電流制限動作を停止させるようにしたこ
とから、製品検査時等において大きな負荷電流を流すよ
うな場合においても、第１電流制限回路部の制限電流値
の設定を小さくすることができるため、第１電流制限回
路部に使用される部品や回路を小型で安価なものにする
ことができ、回路スペースやコストの上昇を低減させる
ことができる。
回路部に対して電流制限動作を停止させるようにしたこ
とから、製品検査時等において大きな負荷電流を流すよ
うな場合においても、第１電流制限回路部の制限電流値
の設定を小さくすることができるため、第１電流制限回
路部に使用される部品や回路を小型で安価なものにする
ことができ、回路スペースやコストの上昇を低減させる
ことができる。
【００４４】また、定電圧回路部から上記出力端子に出
力される電流を検出し、該出力電流が所定の電流値Ｉｓ
１よりも大きい所定の電流値Ｉｓ２以下になるように、
定電圧回路部に対して出力電流の制限を行う第２電流制
限回路部を備えるようにした。このことから、大きな負
荷電流を流すときのみ第１電流制限回路部の電流制限動
作を停止させて第２電流制限回路部を使用するようにし
たため、大きな負荷電流を流すときに短絡事故等が発生
した場合においても回路や電源の損傷を防ぐことができ
る。
力される電流を検出し、該出力電流が所定の電流値Ｉｓ
１よりも大きい所定の電流値Ｉｓ２以下になるように、
定電圧回路部に対して出力電流の制限を行う第２電流制
限回路部を備えるようにした。このことから、大きな負
荷電流を流すときのみ第１電流制限回路部の電流制限動
作を停止させて第２電流制限回路部を使用するようにし
たため、大きな負荷電流を流すときに短絡事故等が発生
した場合においても回路や電源の損傷を防ぐことができ
る。
【００４５】この場合、第２電流制限回路部は、定電圧
回路部から上記出力端子に出力される電流に対してフの
字形限流動作を行うようにした。このことから、出力電
流に対してフの字形の特性をなすように電流制限を行う
ことができ、大きな負荷電流を流す場合に動作させる電
流制限回路に使用する部品や回路に小型で安価なものが
使用でき、回路スペースやコストの上昇を低減させるこ
とができる。
回路部から上記出力端子に出力される電流に対してフの
字形限流動作を行うようにした。このことから、出力電
流に対してフの字形の特性をなすように電流制限を行う
ことができ、大きな負荷電流を流す場合に動作させる電
流制限回路に使用する部品や回路に小型で安価なものが
使用でき、回路スペースやコストの上昇を低減させるこ
とができる。
【００４６】具体的には、上記第１電流制御回路部は、
定電圧回路部の電圧比較部から出力された電圧に応じた
電流を出力する第１電流検出用トランジスタと、該第１
電流検出用トランジスタから出力された電流値があらか
じめ設定された電流値以下になるように定電圧回路部に
おける電圧制御用トランジスタの動作制御を行って、該
電圧制御用トランジスタからの出力電流が所定の電流値
Ｉｓ１以下になるように電流制限を行う第１電流比較回
路部とを備えるようにした。このことから、簡単な回路
構成で第１電流制限回路部を構成することができ、電流
制限回路部に使用される部品や回路を小型で安価なもの
にすることができ、回路スペースやコストの上昇を低減
させることができる。
定電圧回路部の電圧比較部から出力された電圧に応じた
電流を出力する第１電流検出用トランジスタと、該第１
電流検出用トランジスタから出力された電流値があらか
じめ設定された電流値以下になるように定電圧回路部に
おける電圧制御用トランジスタの動作制御を行って、該
電圧制御用トランジスタからの出力電流が所定の電流値
Ｉｓ１以下になるように電流制限を行う第１電流比較回
路部とを備えるようにした。このことから、簡単な回路
構成で第１電流制限回路部を構成することができ、電流
制限回路部に使用される部品や回路を小型で安価なもの
にすることができ、回路スペースやコストの上昇を低減
させることができる。
【００４７】この場合、上記第１電流比較回路部は、外
部から入力される所定の信号に応じて電流制限動作を停
止するようにしたことから、意図的に大きな負荷電流を
流すときのみ電流制限動作を確実に停止させることがで
きる。
部から入力される所定の信号に応じて電流制限動作を停
止するようにしたことから、意図的に大きな負荷電流を
流すときのみ電流制限動作を確実に停止させることがで
きる。
【００４８】一方、上記第２電流制御回路部は、定電圧
回路部の電圧比較部から出力された電圧に応じた電流を
出力する第２電流検出用トランジスタと、該第２電流検
出用トランジスタから出力された電流値があらかじめ設
定された電流値以下になるように定電圧回路部における
電圧制御用トランジスタの動作制御を行って、該電圧制
御用トランジスタからの出力電流が所定の電流値Ｉｓ２
以下になるように電流制限を行う第２電流比較回路部と
を備えるようにした。このことから、簡単な回路構成で
第２電流制限回路部を構成することができ、電流制限回
路部に使用される部品や回路を小型で安価なものにする
ことができ、回路スペースやコストの上昇を低減させる
ことができる。
回路部の電圧比較部から出力された電圧に応じた電流を
出力する第２電流検出用トランジスタと、該第２電流検
出用トランジスタから出力された電流値があらかじめ設
定された電流値以下になるように定電圧回路部における
電圧制御用トランジスタの動作制御を行って、該電圧制
御用トランジスタからの出力電流が所定の電流値Ｉｓ２
以下になるように電流制限を行う第２電流比較回路部と
を備えるようにした。このことから、簡単な回路構成で
第２電流制限回路部を構成することができ、電流制限回
路部に使用される部品や回路を小型で安価なものにする
ことができ、回路スペースやコストの上昇を低減させる
ことができる。
【図１】 本発明の第１の実施の形態におけるボルテー
ジレギュレータの例を示した回路図である。
ジレギュレータの例を示した回路図である。
【図２】 図１における電流比較回路部５の回路例を示
した図である。
した図である。
【図３】 図２におけるＰＭＯＳトランジスタＭ１１の
ゲート電圧と出力端ＯＵＴの電圧との関係例を示した図
である。
ゲート電圧と出力端ＯＵＴの電圧との関係例を示した図
である。
【図４】 本発明の第２の実施の形態におけるボルテー
ジレギュレータの例を示した回路図である。
ジレギュレータの例を示した回路図である。
【図５】 図４における電流比較回路部５及び２２の回
路例を示した図である。
路例を示した図である。
【図６】 図４及び図５で示したボルテージレギュレー
タにおける出力電圧Ｖｏと出力電流Ｉｏとの関係例を示
した図である。
タにおける出力電圧Ｖｏと出力電流Ｉｏとの関係例を示
した図である。
１，１ａ ボルテージレギュレータ
２ 定電圧回路部
３ 電流制限回路部
４ 出力端子
５，２２ 電流比較回路部
３ａ 第１電流制限回路部
２１ 第２電流制限回路部
Ｍ１ 電圧制御用トランジスタ
Ｍ２，Ｍ３ 電流検出用トランジスタ
Ｌ 負荷
フロントページの続き
Ｆターム(参考） 5H420 BB02 BB12 BB13 CC02 DD02
EA14 EA18 EA19 EA24 EA39
EA42 EB15 EB37 FF03 FF04
FF23 FF25 HJ08 LL04 LL10
NA11 NA16 NA17 NB02 NB03
NB22 NB28 NB29 NB36 NE15
NE26
5H430 BB01 BB05 BB09 BB11 BB12
EE06 EE12 EE18 FF02 FF07
FF13 FF17 GG09 GG17 HH03
JJ07 LA07 LA15 LA26
5J091 AA01 AA58 CA56 CA87 CA92
FA04 FA18 HA10 HA17 HA25
HA39 KA01 KA05 KA09 KA11
KA17 KA28 MA21 TA02
5J500 AA01 AA58 AC56 AC87 AC92
AF04 AF18 AH10 AH17 AH25
AH39 AK01 AK05 AK09 AK11
AK17 AK28 AM21 AT02
Claims (7)
- 【請求項１】 出力端子に接続された負荷に対して所定
の定電圧を供給するボルテージレギュレータにおいて、 上記出力端子に所定の定電圧を生成して出力する定電圧
回路部と、 該定電圧回路部から上記出力端子に出力される電流を検
出し、該出力電流が所定の電流値Ｉｓ１以下になるよう
に、定電圧回路部に対して出力電流の制限を行う第１電
流制限回路部と、を備え、 上記第１電流制限回路部は、外部から入力される所定の
信号に応じて電流制限動作を停止することを特徴とする
ボルテージレギュレータ。 - 【請求項２】 上記第１電流制限回路部は、製品検査時
に、電流制限動作を停止するように外部から所定の信号
が入力されることを特徴とする請求項１記載のボルテー
ジレギュレータ。 - 【請求項３】 定電圧回路部から上記出力端子に出力さ
れる電流を検出し、該出力電流が上記所定の電流値Ｉｓ
１よりも大きい所定の電流値Ｉｓ２以下になるように、
上記定電圧回路部に対して出力電流の制限を行う第２電
流制限回路部を備えることを特徴とする請求項１又は２
記載のボルテージレギュレータ。 - 【請求項４】 上記第２電流制限回路部は、定電圧回路
部から上記出力端子に出力される電流に対してフの字形
限流動作を行うことを特徴とする請求項３記載のボルテ
ージレギュレータ。 - 【請求項５】 上記定電圧回路部は、 上記出力端子からの出力電圧の検出を行う出力電圧検出
部と、 該出力電圧検出部で検出された電圧と所定の基準電圧と
の電圧比較を行い、該比較結果に応じた電圧を出力する
電圧比較部と、 該電圧比較部から出力された電圧に応じた電流を上記出
力端子に出力する電圧制御用トランジスタと、を有し、 上記第１電流制御回路部は、 上記電圧比較部から出力された電圧に応じた電流を出力
する第１電流検出用トランジスタと、 該第１電流検出用トランジスタから出力された電流値が
あらかじめ設定された電流値以下になるように上記電圧
制御用トランジスタの動作制御を行って、電圧制御用ト
ランジスタからの出力電流が所定の電流値Ｉｓ１以下に
なるように電流制限を行う第１電流比較回路部と、を備
えることを特徴とする請求項１、２、３又は４記載のボ
ルテージレギュレータ。 - 【請求項６】 上記第１電流比較回路部は、外部から入
力される所定の信号に応じて電流制限動作を停止するこ
とを特徴とする請求項５記載のボルテージレギュレー
タ。 - 【請求項７】 上記定電圧回路部は、 上記出力端子からの出力電圧の検出を行う出力電圧検出
部と、 該出力電圧検出部で検出された電圧と所定の基準電圧と
の電圧比較を行い、該比較結果に応じた電圧を出力する
電圧比較部と、 該電圧比較部から出力された電圧に応じた電流を上記出
力端子に出力する電圧制御用トランジスタと、を有し、 上記第２電流制御回路部は、 上記電圧比較部から出力された電圧に応じた電流を出力
する第２電流検出用トランジスタと、 該第２電流検出用トランジスタから出力された電流値が
あらかじめ設定された電流値以下になるように上記電圧
制御用トランジスタの動作制御を行って、電圧制御用ト
ランジスタからの出力電流が所定の電流値Ｉｓ２以下に
なるように電流制限を行う第２電流比較回路部と、を備
えることを特徴とする請求項３又は４記載のボルテージ
レギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254590A JP4380948B2 (ja) | 2001-08-24 | 2001-08-24 | ボルテージレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254590A JP4380948B2 (ja) | 2001-08-24 | 2001-08-24 | ボルテージレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003067062A true JP2003067062A (ja) | 2003-03-07 |
| JP4380948B2 JP4380948B2 (ja) | 2009-12-09 |
Family
ID=19082732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254590A Expired - Fee Related JP4380948B2 (ja) | 2001-08-24 | 2001-08-24 | ボルテージレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380948B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178539A (ja) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | 過電流保護回路及び直流電源装置 |
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| US7268523B2 (en) | 2005-03-16 | 2007-09-11 | Ricoh Company Ltd. | Constant voltage power supply circuit and method of testing the same |
| JP2013206381A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 過電流保護回路、および、電力供給装置 |
| US11106229B2 (en) | 2018-09-10 | 2021-08-31 | Toshiba Memory Corporation | Semiconductor integrated circuit including a regulator circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104883162B (zh) * | 2014-02-27 | 2019-03-12 | 快捷半导体(苏州)有限公司 | 过电流检测电路、方法、负载开关及便携式设备 |
-
2001
- 2001-08-24 JP JP2001254590A patent/JP4380948B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178539A (ja) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | 過電流保護回路及び直流電源装置 |
| US7268523B2 (en) | 2005-03-16 | 2007-09-11 | Ricoh Company Ltd. | Constant voltage power supply circuit and method of testing the same |
| US7667442B2 (en) | 2005-03-16 | 2010-02-23 | Ricoh Company, Ltd. | Constant voltage power supply circuit and method of testing the same |
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| JP2013206381A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 過電流保護回路、および、電力供給装置 |
| CN103365332A (zh) * | 2012-03-29 | 2013-10-23 | 株式会社东芝 | 过电流保护电路及供电装置 |
| CN103365332B (zh) * | 2012-03-29 | 2015-05-20 | 株式会社东芝 | 过电流保护电路及供电装置 |
| US11106229B2 (en) | 2018-09-10 | 2021-08-31 | Toshiba Memory Corporation | Semiconductor integrated circuit including a regulator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4380948B2 (ja) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101435238B1 (ko) | 볼티지 레귤레이터 | |
| TWI498702B (zh) | 電壓調節器 | |
| KR101136691B1 (ko) | 정전압 회로 | |
| TWI585565B (zh) | 電壓調節器 | |
| US7969703B2 (en) | Overcurrent protection circuit and voltage regulator incorporating same | |
| US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
| US9455628B2 (en) | Voltage regulator with overshoot suppression circuit and capability to stop overshoot suppression | |
| TW201633678A (zh) | 電壓調節器 | |
| JP2007133730A (ja) | 定電圧電源回路 | |
| KR20180048326A (ko) | 볼티지 레귤레이터 | |
| JP3219019B2 (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
| JP6498503B2 (ja) | 電流検出回路 | |
| JP4146846B2 (ja) | ボルテージレギュレータの制御方法 | |
| JP4727294B2 (ja) | 電源回路 | |
| US11768510B2 (en) | Power supply semiconductor integrated circuit including a short-circuit-fault detection circuit that detects a short circuit of the voltage-output terminal | |
| JP6445878B2 (ja) | 定電流駆動回路 | |
| TW201818184A (zh) | 參考電壓緩衝電路 | |
| JP2003067062A (ja) | ボルテージレギュレータ | |
| JP4688581B2 (ja) | 定電圧回路 | |
| JP4666636B2 (ja) | スイッチング素子駆動回路装置及びそれを用いた電子機器 | |
| JP2001022455A (ja) | レギュレータ回路 | |
| US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
| US20080007239A1 (en) | Switching regulator | |
| WO2004095156A1 (ja) | 定電圧電源回路 | |
| JP5068631B2 (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |