JP4380948B2 - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP4380948B2 JP4380948B2 JP2001254590A JP2001254590A JP4380948B2 JP 4380948 B2 JP4380948 B2 JP 4380948B2 JP 2001254590 A JP2001254590 A JP 2001254590A JP 2001254590 A JP2001254590 A JP 2001254590A JP 4380948 B2 JP4380948 B2 JP 4380948B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- circuit unit
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、電流制限回路を備えたボルテージレギュレータに関し、特に負荷の状態によって電流制限回路の動作を禁止するようにしたボルテージレギュレータに関する。
【0002】
【従来の技術】
従来、ボルテージレギュレータでは、出力端子が接地電圧等にショートしたり、低抵抗で接続されたりして、出力端子から大きな電流が流れた場合、回路部品の破損や、大電流による部品や負荷の発熱に起因する不具合の発生を防止するため、必要以上の電流が流れないように電流制限回路を備えているのが一般的であった。例えば、特開平6−38518号公報や、特開平8−4254号公報には、負荷電流の変動に応じて電源の過電流保護回路の電流値を切り替える方式が開示されており、これらは過電流が流れたときに出力電圧の出力を停止するものであった。
【0003】
【発明が解決しようとする課題】
しかしながら、使用条件によって負荷電流が大きく変わるような場合は、最も大きな負荷電流に合わせて電流制限の電流値を設定していた。例えば、製品検査時のみ大きな負荷電流を必要とするが、製品がユーザの手に渡った後は非常に少ない電流しか流れないような場合においても、製品検査時に必要な大電流を想定した電流制限値に設定していた。このため、短絡事故等が起こったときでも不具合が発生しないように大電流に対応した部品や回路を使用することになり、コストの上昇を招いていた。
【0004】
本発明は、上記のような問題を解決するためになされたものであり、通常動作時に必要な小さな電流に合わせた第1の電流制限回路を備え、該第1の電流制限回路は外部からの所定の信号によって電流制限動作を停止できるようにし、更により大きな電流で動作する第2の電流制限回路を備えるようにして、電流制限回路に過剰な品質の部品や回路を使用することなく、発熱等の不具合を低減させることができるボルテージレギュレータを得ることを目的とする。
【0005】
【課題を解決するための手段】
この発明に係るボルテージレギュレータは、出力端子に接続された負荷に対して所定の定電圧を供給するボルテージレギュレータにおいて、
上記出力端子に所定の定電圧を生成して出力する定電圧回路部と、
該定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Is1以下になるように、定電圧回路部に対して出力電流の制限を行う第1電流制限回路部と、
を備え、
上記第1電流制限回路部は、製品検査時に、電流制限動作を停止するように外部から所定の信号が入力されると、電流制限動作を停止するものである。
【0007】
また、定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Is1よりも大きい所定の電流値Is2以下になるように、定電圧回路部に対して出力電流の制限を行う第2電流制限回路部を備えるようにしてもよい。
【0008】
この場合、第2電流制限回路部は、定電圧回路部から上記出力端子に出力される電流に対してフの字形限流動作を行うようにしてもよい。
【0009】
また、上記定電圧回路部は、出力端子からの出力電圧の検出を行う出力電圧検出部と、該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタとを有し、
上記第1電流制御回路部は、電圧比較部から出力された電圧に応じた電流を出力する第1電流検出用トランジスタと、該第1電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Is1以下になるように電流制限を行う第1電流比較回路部とを備えるようにした。
【0010】
この場合、上記第1電流比較回路部は、外部から入力される所定の信号に応じて電流制限動作を停止するようにした。
【0011】
一方、上記定電圧回路部は、出力端子からの出力電圧の検出を行う出力電圧検出部と、該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタとを有し、
上記第2電流制御回路部は、電圧比較部から出力された電圧に応じた電流を出力する第2電流検出用トランジスタと、該第2電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Is2以下になるように電流制限を行う第2電流比較回路部とを備えるようにした。
【0012】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるボルテージレギュレータの例を示した回路図である。
図1において、ボルテージレギュレータ1は、出力電圧Voとして所定の定電圧V1を負荷Lに出力する定電圧回路部2と、該定電圧回路部2から出力される電流Ioの検出を行い、該検出した出力電流Ioが所定の電流値Is1を超えないように出力電流Ioの制限を行う電流制限回路部3とで構成されている。なお、電流制限回路部3は、第1電流制限回路部をなす。
【0013】
定電圧回路部2は、出力電圧Voの制御を行うPチャネル型MOSトランジスタ(以下、PMOSトランジスタと呼ぶ)からなる電圧制御用トランジスタM1と、出力電圧Voを分圧して分圧電圧Vdを生成し出力する抵抗R1とR2の直列回路と、所定の基準電圧Vrを生成する電流源Q1と抵抗R3の直列回路と、分圧電圧Vdと基準電圧Vrとを比較し該比較結果に応じて電圧制御用トランジスタM1のゲート電圧の制御を行う演算増幅器A1とで構成されている。
【0014】
電源電圧VDDと接地電圧GNDとの間には、電流源Q1及び抵抗R3の直列回路と、電圧制御用トランジスタM1及び抵抗R1,R2の直列回路とが並列に接続されている。演算増幅器A1において、反転入力端は電流源Q1と抵抗R3との接続部に接続され、非反転入力端は抵抗R1とR2との接続部に接続され、出力端は電圧制御用トランジスタM1のゲートに接続されている。
【0015】
電圧制御用トランジスタM1と抵抗R1との接続部は、定電圧回路部2の出力端をなし負荷Lに対して出力電圧Voを印加する。演算増幅器A1は、分圧電圧Vdと基準電圧Vrとの電圧比較を行い、分圧電圧Vdが基準電圧Vrに等しくなるように該比較結果に応じた電圧を電圧制御用トランジスタM1のゲートに出力する。電圧制御用トランジスタM1は、入力されたゲート電圧に応じた電流を出力端子4を介して負荷Lに供給し、出力端子4から出力電圧Voとして所定の定電圧V1の出力を行う。
【0016】
一方、電流制限回路部3は、定電圧回路部2からの出力電流Ioの検出を行うために使用するPMOSトランジスタからなる電流検出用トランジスタM2と、該電流検出用トランジスタM2から出力される電流とあらかじめ設定された電流値とを比較し、該比較結果に応じて電圧制御用トランジスタM1の動作制御を行う電流比較回路部5とで構成されている。なお、電流検出用トランジスタM2は第1電流検出用トランジスタをなし、電流比較回路部5は第1電流比較回路部をなす。
【0017】
電流検出用トランジスタM2は、電源電圧VDDと電流比較回路部5の入力端INとの間に接続され、電流検出用トランジスタM2のゲートには、演算増幅器A1からの出力電圧が印加されている。また、電流比較回路部5において、出力端OUTは電圧制御用トランジスタM1のゲートに接続され、外部からの制御信号であるイネーブル信号ENLが入力端ENに入力されている。
【0018】
ここで、図2は、電流比較回路部5の回路例を示した図であり、図2を用いて電流比較回路部5の動作をもう少し詳細に説明する。
図2において、電流比較回路部5は、PMOSトランジスタM11,M12と、Nチャネル型MOSトランジスタ(以下、NMOSトランジスタと呼ぶ)M13,M14と、抵抗R15とで構成され、抵抗R15の抵抗値によって、所定の電流値Is1が決定される。入力端INと接地電圧GNDとの間にNMOSトランジスタM14が接続されており、NMOSトランジスタM13及びM14の各ゲートが入力端INにそれぞれ接続され、NMOSトランジスタM13及びM14はカレントミラー回路を形成している。
【0019】
電源電圧VDDと接地電圧GNDとの間には、抵抗R15、PMOSトランジスタM12及びNMOSトランジスタM13の直列回路が接続されており、PMOSトランジスタM12のゲートは、入力端ENに接続されている。また、電源電圧VDDと出力端OUTとの間にPMOSトランジスタM11が接続され、抵抗R15とPMOSトランジスタM12との接続部をPとすると、接続部PにPMOSトランジスタM11のゲートが接続されている。
【0020】
このような構成において、電圧制御用トランジスタM1のドレイン電流が大きくなると、電圧制御用トランジスタM1と同一のゲート電圧が印加された電流検出用トランジスタM2のドレイン電流も比例して大きくなる。このため、イネーブル信号ENLがローレベルの場合、NMOSトランジスタM13のドレイン電流も同様に大きくなる。NMOSトランジスタM13のドレイン電流が大きくなると接続部Pの電圧が低下し、PMOSトランジスタM11はオンして出力端OUTの電圧が上昇する。出力端OUTの電圧が上昇すると、電圧制御用トランジスタM1のゲート電圧が上昇し、電圧制御用トランジスタM1のドレイン電流が制限される。同時に、電流検出用トランジスタM2のドレイン電流も制限される。
【0021】
図3は、接続部Pの電圧、すなわちPMOSトランジスタM11のゲート電圧と出力端OUTの電圧(図3ではOUT電圧と記す)との関係の例を示した図である。図3から分かるように、出力端OUTの電圧は、PMOSトランジスタM11のゲート電圧がPMOSトランジスタM11のしきい値Vthよりも小さい場合、電源電圧VDDとほぼ同じ電圧になり、PMOSトランジスタM11のゲート電圧が該しきい値Vthよりも大きくなると徐々に小さくなる。PMOSトランジスタM11のゲート電圧が十分に大きくなると、PMOSトランジスタM11はオフする。
【0022】
これに対して、イネーブル信号ENLがハイレベルの場合は、PMOSトランジスタM12がオフして遮断状態になることから、電流制限回路部3は、電圧制御用トランジスタM1に対する電流制限動作を停止し、出力端子4から出力される電流Ioは、電圧制御用トランジスタM1が備えているドライブ能力に応じた値まで大きくなる。また、出力端OUTの電圧は、PMOSトランジスタM11以外の各トランジスタによって決定される。
【0023】
このようなことから、負荷Lに流れる電流Ioが増加すると、出力電圧Voが電圧V1で一定になるように電圧制御用トランジスタM1から出力される電流を増加させるため、演算増幅器A1の出力電圧は上昇して電圧制御用トランジスタM1のゲート電圧が上昇すると共に、電流検出用トランジスタM2のゲート電圧も上昇する。電流検出用トランジスタM2からは、電圧制御用トランジスタM1から出力される電流に比例した電流が出力され、電流比較回路部5の入力端INに入力される電流も増加する。
【0024】
電流比較回路部5は、抵抗R15の抵抗値によってあらかじめ設定された所定の電流値と電流検出用トランジスタM2から入力された電流値とを比較し、電流検出用トランジスタM2からの電流が所定の電流値になると、電流比較回路部5における出力端OUTの電圧を上昇させる。電流比較回路部5は、出力端OUTが電圧制御用トランジスタM1のゲートに接続されていることから、電圧制御用トランジスタM1に対して、出力電流の増加を抑え該出力電流を所定の電流値Is1に保つように制御する。
【0025】
一方、電流比較回路部5は、入力端ENにハイレベルのイネーブル信号ENLが入力されると電流比較動作を停止してディスエーブルとなる。このような状態では、電流比較回路部5は、出力端子4から出力される電流Ioが所定値Is1を超えても、電圧制御用トランジスタM1に対するゲート電圧の制御を行わないことから、電流制限回路部3による電圧制御用トランジスタM1の出力電流に対する制御は行われない。
【0026】
このように、本第1の実施の形態におけるボルテージレギュレータは、製品検査時等において大きな負荷電流を流すときには、外部からハイレベルのイネーブル信号ENLを入力して電流制限回路部3の作動を停止させるようにしたことにより、電流制限回路部3の制限電流値の設定を小さくすることができるため、電流制限回路部3に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【0027】
第2の実施の形態.
上記第1の実施の形態では、制限電流値の小さな電流制限回路部3のみを設けるようにしたが、更に、制限電流値の大きな、例えばフの字形限流動作を行う電流制限回路部を設けるようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図4は、本発明の第2の実施の形態におけるボルテージレギュレータの例を示した回路図である。なお、図4では、図1と同じものは同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。
【0028】
図4における図1との相違点は、制限電流値Is1よりも大きな所定の電流値Is2を超えないように出力電流Ioを制限すると共に出力電流Ioがフの字形の特性になるように制御する第2電流制限回路部21を備えたことにあり、図1のボルテージレギュレータ1をボルテージレギュレータ1aにした。なお、本第2実施の形態では、図1の電流制限回路部3を第1電流制限回路部3aと呼び、第1電流制限回路部3aは、図1の電流制限回路部3と同じであることからその説明を省略する。
【0029】
図4におけるボルテージレギュレータ1aは、定電圧回路部2と、第1電流制限回路部3aと、出力電流Ioの検出を行い、該検出した出力電流Ioが所定の電流値Is1よりも大きい所定の電流値Is2を超えないように出力電流Ioの制限を行う第2電流制限回路部21とで構成されている。
【0030】
第2電流制限回路部21は、定電圧回路部2からの出力電流Ioの検出を行うために使用するPMOSトランジスタからなる電流検出用トランジスタM3と、該電流検出用トランジスタM3から出力される電流とあらかじめ設定された電流値とを比較し、該比較結果に応じて電圧制御用トランジスタM1の動作制御を行う電流比較回路部22とで構成されている。なお、電流検出用トランジスタM3は第2電流検出用トランジスタをなし、電流比較回路部22は第2電流比較回路部をなす。
【0031】
電流検出用トランジスタM3は、電源電圧VDDと電流比較回路部22の第1入力端IN1との間に接続され、電流検出用トランジスタM3のゲートには、演算増幅器A1からの出力電圧が印加されている。また、電流比較回路部22において、第2入力端IN2には出力電圧Voが入力され、出力端OUT1は電圧制御用トランジスタM1のゲートに接続されている。
【0032】
図5は、電流比較回路部5及び22の回路例を示した図であり、図5を用いて電流比較回路部22の動作をもう少し詳細に説明する。なお、図5では、図2で示したものと同じものは同じ符号で示すと共に、ここではその説明を省略する。
図5において、電流比較回路部22は、演算増幅器からなる電圧比較器COMPと、PMOSトランジスタM31と、抵抗R32とで構成され、抵抗R32の抵抗値によって、所定の電流値Is2が決定される。
【0033】
第1入力端IN1と接地電圧GNDとの間に抵抗R32が接続されており、電圧比較器COMPの非反転入力端が第1入力端IN1に接続されている。電圧比較器COMPの反転入力端は、第2入力端IN2に接続されて出力電圧Voが入力される。電源電圧VDDと出力端OUT1との間には、PMOSトランジスタM31が接続されており、PMOSトランジスタM31のゲートには、電圧比較器COMPの出力端が接続されている。
【0034】
このような構成において、電圧制御用トランジスタM1がオンした状態で、出力電圧Voが外部負荷Lの要因で低下した場合、電圧制御用トランジスタM1のドレイン電流は大きくなり、電圧制御用トランジスタM1と同一のゲート電圧が印加された電流検出用トランジスタM3のドレイン電流も比例して大きくなる。このため、抵抗R32の抵抗は一定であることから、第1入力端IN1の電圧が大きくなる。
【0035】
したがって、出力電圧Voが低下して、電圧比較器COMPの反転入力端の電圧が非反転入力端の電圧よりも小さくなると、PMOSトランジスタM31のゲート電圧が低下し、出力端OUT1の電圧が上昇して電圧制御用トランジスタM1のドレイン電流が制限される。なお、PMOSトランジスタM31のゲート電圧と出力端OUT1の電圧との関係の例を示した図は、図3と同じであることから省略する。
【0036】
このようなことから、負荷Lに流れる電流が増加すると、出力電圧Voが一定になるように電圧制御用トランジスタM1から出力される電流を増加させるため、演算増幅器A1の出力電圧は上昇して電圧制御用トランジスタM1のゲート電圧が上昇すると共に、電流検出用トランジスタM3のゲート電圧も上昇する。電流検出用トランジスタM3からは、電圧制御用トランジスタM1から出力される電流に比例した電流が出力され、電流比較回路部22の第1入力端IN1に入力される電流も増加する。
【0037】
電流比較回路部22は、抵抗R32の抵抗値によってあらかじめ設定された設定電流値と電流検出用トランジスタM3から第1入力端IN1に入力された電流値とを比較し、電流検出用トランジスタM3からの電流が設定電流値になると、電流比較回路部22における出力端OUT1の電圧を上昇させる。電流比較回路部22は、出力端OUT1が電圧制御用トランジスタM1のゲートに接続されていることから、電圧制御用トランジスタM1に対して、出力電流Ioの増加を抑えるように制御し、出力電流Ioが所定の電流値Is2を超えないようにする。更に、電流比較回路部22の第2入力端IN2には出力電圧Voが印加されており、電流比較回路部22の上記設定電流値は出力電圧Voの低下に伴って直線的に小さくなるように設定されている。
【0038】
このため、第2電流制限回路部21によって電流制限が行われた出力電流Ioは、外部からハイレベルのイネーブル信号ENLが入力されて第1電流制限回路部3aが電流制限動作を行っていない場合、図6のaに示すように、所定の電流値Is2を超えないフの字形の特性を有するようになる。これに対して、第1電流制限回路部3aに外部からローレベルのイネーブル信号ENLが入力され、第1電流制限回路部3aが電流制限動作を行っている場合、出力電流Ioは、図6のbに示すように、所定の電流値Is1を超えないような特性となる。
【0039】
なお、図6のbで示した出力電流Ioの特性では、第2電流制限回路部21による電流制限値がフの字形の特性を有するため、出力電圧Voが低下して第2電流制限回路部21の電流制限値が所定の電流値Is1よりも低下すると、出力電流Ioは第1電流制限回路部3aによる電流制限が行われなくなると共に、第2電流制限回路部21によって電流制限が行われるようになることを示している。
【0040】
このように、本第2の実施の形態におけるボルテージレギュレータは、出力電流Ioが所定の電流値Is1を超えないように電流制限を行う第1電流制限回路部3aと、出力電流Ioが該所定の電流値Is1よりも大きい所定の電流値Is2を超えないように電流制限を行う第2電流制限回路部21とを備え、第1電流制限回路部3aは、外部からのイネーブル信号ENLに応じて出力電流Ioに対する電流制限動作の実行制御が行われるようにした。このことから、上記第1の実施の形態と同様の効果を得ることができると共に、大きな負荷電流を流すときに短絡事故等が発生した場合においても回路や電源の損傷を防ぐことができる。
【0041】
更に、第2電流制限回路部21は、出力電流Ioに対してフの字形の特性をなすように電流制限を行うようにしたことから、大きな負荷電流を流す場合に動作させる電流制限回路に使用する部品や回路に小型で安価なものが使用でき、回路スペースやコストの上昇を低減させることができる。
【0042】
【発明の効果】
上記の説明から明らかなように、本発明のボルテージレギュレータによれば、外部から入力される所定の信号に応じて、定電圧回路部に対する出力電流の制限動作を停止するようにした。このことから、意図的に大きな負荷電流を流すときのみ電流制限動作を停止させることができ、電流制限回路部の制限電流値の設定を小さくすることができるため、電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【0043】
具体的には、製品検査時に、第1電流制限回路部に対して電流制限動作を停止させるようにしたことから、製品検査時等において大きな負荷電流を流すような場合においても、第1電流制限回路部の制限電流値の設定を小さくすることができるため、第1電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【0044】
また、定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Is1よりも大きい所定の電流値Is2以下になるように、定電圧回路部に対して出力電流の制限を行う第2電流制限回路部を備えるようにした。このことから、大きな負荷電流を流すときのみ第1電流制限回路部の電流制限動作を停止させて第2電流制限回路部を使用するようにしたため、大きな負荷電流を流すときに短絡事故等が発生した場合においても回路や電源の損傷を防ぐことができる。
【0045】
この場合、第2電流制限回路部は、定電圧回路部から上記出力端子に出力される電流に対してフの字形限流動作を行うようにした。このことから、出力電流に対してフの字形の特性をなすように電流制限を行うことができ、大きな負荷電流を流す場合に動作させる電流制限回路に使用する部品や回路に小型で安価なものが使用でき、回路スペースやコストの上昇を低減させることができる。
【0046】
具体的には、上記第1電流制御回路部は、定電圧回路部の電圧比較部から出力された電圧に応じた電流を出力する第1電流検出用トランジスタと、該第1電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように定電圧回路部における電圧制御用トランジスタの動作制御を行って、該電圧制御用トランジスタからの出力電流が所定の電流値Is1以下になるように電流制限を行う第1電流比較回路部とを備えるようにした。このことから、簡単な回路構成で第1電流制限回路部を構成することができ、電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【0047】
この場合、上記第1電流比較回路部は、外部から入力される所定の信号に応じて電流制限動作を停止するようにしたことから、意図的に大きな負荷電流を流すときのみ電流制限動作を確実に停止させることができる。
【0048】
一方、上記第2電流制御回路部は、定電圧回路部の電圧比較部から出力された電圧に応じた電流を出力する第2電流検出用トランジスタと、該第2電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように定電圧回路部における電圧制御用トランジスタの動作制御を行って、該電圧制御用トランジスタからの出力電流が所定の電流値Is2以下になるように電流制限を行う第2電流比較回路部とを備えるようにした。このことから、簡単な回路構成で第2電流制限回路部を構成することができ、電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態におけるボルテージレギュレータの例を示した回路図である。
【図2】 図1における電流比較回路部5の回路例を示した図である。
【図3】 図2におけるPMOSトランジスタM11のゲート電圧と出力端OUTの電圧との関係例を示した図である。
【図4】 本発明の第2の実施の形態におけるボルテージレギュレータの例を示した回路図である。
【図5】 図4における電流比較回路部5及び22の回路例を示した図である。
【図6】 図4及び図5で示したボルテージレギュレータにおける出力電圧Voと出力電流Ioとの関係例を示した図である。
【符号の説明】
1,1a ボルテージレギュレータ
2 定電圧回路部
3 電流制限回路部
4 出力端子
5,22 電流比較回路部
3a 第1電流制限回路部
21 第2電流制限回路部
M1 電圧制御用トランジスタ
M2,M3 電流検出用トランジスタ
L 負荷
Claims (6)
- 出力端子に接続された負荷に対して所定の定電圧を供給するボルテージレギュレータにおいて、
上記出力端子に所定の定電圧を生成して出力する定電圧回路部と、
該定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Is1以下になるように、定電圧回路部に対して出力電流の制限を行う第1電流制限回路部と、
を備え、
上記第1電流制限回路部は、製品検査時に、電流制限動作を停止するように外部から所定の信号が入力されると、電流制限動作を停止することを特徴とするボルテージレギュレータ。 - 定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が上記所定の電流値Is1よりも大きい所定の電流値Is2以下になるように、上記定電圧回路部に対して出力電流の制限を行う第2電流制限回路部を備えることを特徴とする請求項1記載のボルテージレギュレータ。
- 上記第2電流制限回路部は、定電圧回路部から上記出力端子に出力される電流に対してフの字形限流動作を行うことを特徴とする請求項2記載のボルテージレギュレータ。
- 上記定電圧回路部は、
上記出力端子からの出力電圧の検出を行う出力電圧検出部と、
該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、
該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタと、
を有し、
上記第1電流制御回路部は、
上記電圧比較部から出力された電圧に応じた電流を出力する第1電流検出用トランジスタと、
該第1電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように上記電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Is1以下になるように電流制限を行う第1電流比較回路部と、
を備えることを特徴とする請求項1、2又は3記載のボルテージレギュレータ。 - 上記第1電流比較回路部は、外部から入力される所定の信号に応じて電流制限動作を停止することを特徴とする請求項4記載のボルテージレギュレータ。
- 上記定電圧回路部は、
上記出力端子からの出力電圧の検出を行う出力電圧検出部と、
該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、
該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタと、
を有し、
上記第2電流制御回路部は、
上記電圧比較部から出力された電圧に応じた電流を出力する第2電流検出用トランジスタと、
該第2電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように上記電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Is2以下になるように電流制限を行う第2電流比較回路部と、
を備えることを特徴とする請求項2又は3記載のボルテージレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001254590A JP4380948B2 (ja) | 2001-08-24 | 2001-08-24 | ボルテージレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001254590A JP4380948B2 (ja) | 2001-08-24 | 2001-08-24 | ボルテージレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003067062A JP2003067062A (ja) | 2003-03-07 |
JP4380948B2 true JP4380948B2 (ja) | 2009-12-09 |
Family
ID=19082732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001254590A Expired - Fee Related JP4380948B2 (ja) | 2001-08-24 | 2001-08-24 | ボルテージレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4380948B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104883162A (zh) * | 2014-02-27 | 2015-09-02 | 快捷半导体(苏州)有限公司 | 过电流检测电路、方法、负载开关及便携式设备 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006178539A (ja) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | 過電流保護回路及び直流電源装置 |
JP2006260030A (ja) | 2005-03-16 | 2006-09-28 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の検査方法 |
JP4961739B2 (ja) * | 2005-12-27 | 2012-06-27 | ミツミ電機株式会社 | 電源回路及びその起動方法 |
JP5631918B2 (ja) * | 2012-03-29 | 2014-11-26 | 株式会社東芝 | 過電流保護回路、および、電力供給装置 |
JP2020042478A (ja) | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | 半導体集積回路 |
-
2001
- 2001-08-24 JP JP2001254590A patent/JP4380948B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104883162A (zh) * | 2014-02-27 | 2015-09-02 | 快捷半导体(苏州)有限公司 | 过电流检测电路、方法、负载开关及便携式设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2003067062A (ja) | 2003-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI498702B (zh) | 電壓調節器 | |
KR101435238B1 (ko) | 볼티지 레귤레이터 | |
JP4781732B2 (ja) | 電源システム装置及びその制御方法 | |
JP4758731B2 (ja) | 定電圧電源回路 | |
KR101586525B1 (ko) | 전압 조정기 | |
KR101369154B1 (ko) | 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치 | |
US7969703B2 (en) | Overcurrent protection circuit and voltage regulator incorporating same | |
JP2005039573A (ja) | 過電流検出回路及び負荷駆動回路 | |
JP2008052516A (ja) | 定電圧回路 | |
US20120194947A1 (en) | Voltage regulator | |
US7772815B2 (en) | Constant voltage circuit with higher speed error amplifier and current limiting | |
JP6498503B2 (ja) | 電流検出回路 | |
JP3219019B2 (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
JP4146846B2 (ja) | ボルテージレギュレータの制御方法 | |
JP4380948B2 (ja) | ボルテージレギュレータ | |
JP7131965B2 (ja) | ボルテージディテクタ | |
JP6445878B2 (ja) | 定電流駆動回路 | |
JP2022044215A (ja) | 電源用半導体集積回路 | |
TWI760457B (zh) | 電壓調節器 | |
JP2001022455A (ja) | レギュレータ回路 | |
US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
KR101659901B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 | |
TWI728075B (zh) | 電流檢測電路 | |
JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
TW201937848A (zh) | 電壓調整器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |