JP2007005958A - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP2007005958A JP2007005958A JP2005181441A JP2005181441A JP2007005958A JP 2007005958 A JP2007005958 A JP 2007005958A JP 2005181441 A JP2005181441 A JP 2005181441A JP 2005181441 A JP2005181441 A JP 2005181441A JP 2007005958 A JP2007005958 A JP 2007005958A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- power supply
- power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 複数チャンネルにおいてもより少ない部品点数で出力電圧の制限を行うことが可能な「電力増幅器」を提供する。
【解決手段】 入力信号を増幅する入力アンプ1と、入力アンプ1に対して電源電圧を供給する電源ブロック6と、電流増幅器3の出力段に接続された抵抗4の両端に発生する出力電圧を検出する電流検出ブロック5とを備え、出力電圧を電源ブロック6にフィードバックし、出力電圧に応じて入力アンプ1に対する電源電圧を可変制御することにより、電力増幅器の出力段に多くの電流が流れて出力電圧が大きくなったときに、入力アンプ1に対して供給される電源電圧が小さくなるようにして、電源電圧を利用した出力電圧のクリッピング処理を行うことができるようにすることで、従来のパワーアンプにおいて必要であった電圧制御ブロックを不要にできるようにする。
【選択図】 図1
【解決手段】 入力信号を増幅する入力アンプ1と、入力アンプ1に対して電源電圧を供給する電源ブロック6と、電流増幅器3の出力段に接続された抵抗4の両端に発生する出力電圧を検出する電流検出ブロック5とを備え、出力電圧を電源ブロック6にフィードバックし、出力電圧に応じて入力アンプ1に対する電源電圧を可変制御することにより、電力増幅器の出力段に多くの電流が流れて出力電圧が大きくなったときに、入力アンプ1に対して供給される電源電圧が小さくなるようにして、電源電圧を利用した出力電圧のクリッピング処理を行うことができるようにすることで、従来のパワーアンプにおいて必要であった電圧制御ブロックを不要にできるようにする。
【選択図】 図1
Description
本発明は電力増幅器に関し、特に、スピーカなどの負荷を駆動する増幅回路に用いて好適なものである。
スピーカなどの負荷を駆動する電力増幅器(パワーアンプ)は、基本的に電圧出力型であり、負荷に電圧信号を供給する。そのときの電流値は負荷のインピーダンスによって決まるが、スピーカの場合、インピーダンスは機種によって異なる。そのため、パワーアンプはかなり広い範囲の負荷インピーダンスに対応する必要がある。
パワーアンプの出力電力は、出力電圧と出力電流との積になる。したがって、通常のパワーアンプでは、これに接続されるスピーカのインピーダンスの大きさに応じて出力電力が変化する。例えば、インピーダンスが2[Ω]のスピーカを接続したときの出力電力が200[W]のパワーアンプの場合、インピーダンスが4[Ω]のスピーカを接続すると出力電力は100[W]に落ちる。
これに対して最近では、負荷インピーダンスの大きさによらず常に同じ出力電力が得られるように成されたパワーアンプが提供されている。すなわち、インピーダンスが2[Ω]のスピーカを接続しても、4[Ω]のスピーカを接続しても、出力電力は200[W]に維持される。4[Ω]の負荷インピーダンスで200[W]の出力電力を得るためには、電源電圧を通常の2倍の大きさにする必要がある。
しかし、この大きな電源電圧を2[Ω]の負荷インピーダンスにもそのまま使用すると、出力電力は400[W]になって、アンプが過電流もしくは電力的(熱的)に破壊してしまう。そこで、2[Ω]の負荷インピーダンスがパワーアンプに接続されているときは、出力電圧に制限をかける必要がある。そのためにこの種のパワーアンプでは、出力電圧制限(出力過電流保護)の回路を有している。
図5は、負荷インピーダンスの大きさによらず同じ出力電力が得られるように成された従来のパワーアンプの構成を概略的に示す図である。図5において、1は入力アンプであり、入力信号(オーディオ信号)の電圧を増幅する。2は電圧制御ブロックであり、入力アンプ1より出力されるオーディオ信号の電圧を制限するものであり、電圧リミッタ回路とか電圧クリップ回路とか呼ばれるもので構成されている。
3は電流増幅器であり、電圧制御ブロック2より出力されるオーディオ信号の電流を増幅する。4は抵抗値の小さな抵抗であり、図示しない負荷(スピーカ)に流れる出力電流(負荷電流)を検出するために、電流増幅器3の出力とスピーカとの間に直列に挿入されている。5は電流検出ブロックであり、電流検出抵抗4の両端に発生する電圧を増幅する差動アンプなどにより構成されている。100は電源ブロックであり、入力アンプ1に対して電源電圧を供給する。
このように構成されたパワーアンプにおいて、電流増幅器3の後段に接続されている低インピーダンスの電流検出抵抗4の両端に発生する電圧を電流検出ブロック5から電圧制御ブロック2にフィードバックする。そして、一定値以上の電圧が電圧制御ブロック2にフィードバックされた場合に、オーディオ信号にクリッピング処理を施し、一定値以上の電圧が出力段にかからないようにしている。このように、負荷に応じて出力電圧を制限する技術は、例えば特許文献1に開示されている。
特開2004−214793号公報
しかしながら、上記従来の技術では、複数チャンネルの音声信号を増幅するパワーアンプを構成する場合には、入力アンプ1、電圧制御ブロック2、電流増幅器3、電流検出抵抗4、電流検出ブロック5の全てが複数組必要となる。例えば図6に示すように、2チャンネルのパワーアンプを構成する場合は、入力アンプ1-1,1-2、電圧制御ブロック2-1,2-2、電流増幅器3-1,3-2、電流検出抵抗4-1,4-2、電流検出ブロック5-1,5-2を2つずつ設ける必要がある。そのため、実装面積および製造コストの増大を招くという問題があった。
本発明は、このような問題を解決するために成されたものであり、複数チャンネルのパワーアンプにおいて、より少ない部品点数で出力電圧の制限を行うことができるようにすることを目的とする。
上記した課題を解決するために、本発明の電力増幅器では、電力増幅器の出力電圧を検出して電源供給回路にフィードバックし、出力電圧に応じて第1の増幅器に対する電源電圧を可変制御するようにしている。
上記のように構成した本発明によれば、電力増幅器の出力段に多くの電流が流れて出力電圧が大きくなると、第1の増幅器に対して供給される電源電圧が小さくなるように制御されることとなるので、電源電圧を利用した出力電圧のクリッピング処理が可能となる。これにより、従来のパワーアンプにおいて必要であった電圧制御ブロックが不要となり、部品点数を削減することができる。特に、複数チャンネルの電力増幅器に関して、従来は複数チャンネル分必要であった電圧制御ブロックを全く不要とすることができるので、部品点数を大幅に削減することができ、実装面積および製造コストの増大を抑制することができる。
以下、本発明の一実施形態を図面に基づいて説明する。図1は、本実施形態による電力増幅器(パワーアンプ)の構成例を概略的に示す図である。図1において、1は入力アンプであり(本発明による第1の増幅器に相当)、入力オーディオ信号の電圧を増幅する。3は電流増幅器であり(本発明による第2の増幅器に相当)、入力アンプ1より出力されるオーディオ信号の電流を増幅する。
4は抵抗値の小さな抵抗であり、図示しない負荷(スピーカ)に流れる出力電流(負荷電流)を検出するために、電流増幅器3の出力とスピーカとの間に直列に挿入されている。5は電流検出ブロックであり、電流検出抵抗4の両端に発生する電圧を増幅する差動アンプなどにより構成されている。これらの電流検出抵抗4および電流検出ブロック5によって本発明の出力電圧検出回路が構成されている。
6は電源ブロックであり(本発明の電源供給回路に相当)、入力アンプ1に対して電源電圧を供給する。本実施形態では、電流検出ブロック5により検出されたパワーアンプの出力電圧を電源ブロック6にフィードバックしている。電源ブロック6は、電流検出ブロック5により検出されたパワーアンプの出力電圧に応じて、入力アンプ1に対して供給する電源電圧を可変制御する。
図2は、上記電流検出ブロック5および電源ブロック6の詳細な回路構成例を示す図である。図2に示すように、電流検出ブロック5は、4つの抵抗R1〜R4および1つのオペアンプAPを備えた差動増幅回路により構成されている。差動増幅回路の2つの入力端子は、電流検出抵抗4の両端に接続されている。オペアンプAPは、2つの入力電圧の差電圧(すなわち、電流検出抵抗4の両端に生じる電位差)を増幅して出力する。
また、電源ブロック6は、3つの抵抗R5〜R7、2つのトランジスタQ1,Q2、1つの整流ダイオードD1および2つのツェナーダイオードZD1,ZD2を備えて構成されている。このうち、ツェナーダイオードZD2以外の構成によって本発明の電圧レギュレータ回路が構成されている。ツェナーダイオードZD2は、この電圧レギュレータ回路と電流検出ブロック5の出力との間に直列に挿入されている。ツェナーダイオードZD2のカソード端子が電圧レギュレータ回路に接続され、アノード端子が電流検出ブロック5の出力に接続されている。
電圧レギュレータ回路を構成するツェナーダイオードZD1は、トランジスタQ2のエミッタ端子と整流ダイオードD1との間に接続され、基準電圧を生成する。ツェナーダイオードZD1のカソード端子がトランジスタQ2のエミッタ端子に接続され、アノード端子が整流ダイオードD1のアノード端子およびツェナーダイオードZD2のカソード端子に接続されている。整流ダイオードD1のカソード端子はグランドに接続されている。
トランジスタQ2のコレクタ端子は、制御トランジスタQ1のベース端子に接続されている。トランジスタQ2のベース端子には抵抗R5,R6が接続されている。ここで、抵抗R5,R6は、ツェナーダイオードZD1の降伏電圧以上の出力電圧を得るために設けられた出力電圧調整用の抵抗であり、ツェナーダイオードZD2のカソード端子と制御トランジスタQ1のエミッタ端子との間に直列に接続されている。抵抗R7は、制御トランジスタQ1のコレクタ端子とベース端子との間に接続されている。
このような構成の電源ブロック6では、B点に現れる電圧とツェナーダイオードZD2のカソード側に現れる電圧との差電圧を抵抗R5,R6で分圧する。そして、この分圧電圧と、ツェナーダイオードZD1の電圧およびトランジスタQ2のベース−エミッタ電圧の合計との電圧差によってトランジスタQ2のコレクタ電流を変化させる。変化したトランジスタQ2のコレクタ電流は、制御トランジスタQ1のベース電流と等しいため、制御トランジスタQ1のエミッタ−コレクタ電圧を変化させる。トランジスタQ1のエミッタ−コレクタ電圧の変化に伴い、B点の電圧(入力アンプ1に供給される電源電圧)が変化する。
次に、上記のように構成した電流検出ブロック5および電源ブロック6の動作を説明する。図3は、この動作を説明するための波形図であり、横軸は図2のA点における電流、縦軸はB点における電圧を示している。
電流検出抵抗4に電流が全く流れていないときは、電流検出ブロック5の2つの入力端子に入力される電圧の差がないため、電流検出ブロック5の出力電圧は0[V]となる。この場合は、ツェナーダイオードZD2に電流が全く流れないため、ツェナーダイオードZD2から先の電圧レギュレータ回路は動作しない。
一方、電流検出抵抗4に電流が流れると、電流検出ブロック5の2つの入力端子に電位差が発生する。電流検出抵抗4に多くの電流が流れて電位差が大きくなるにつれて、電流検出ブロック5の出力電圧は0[V]からマイナス側に大きく振れてくる。これにより、ツェナーダイオードZD2には逆バイアス電圧がかけられることになる。
逆バイアス電圧が小さいときは、ツェナーダイオードZD2に電流は流れないが、降伏電圧を越すと電流が急激に流れるようになる。ツェナーダイオードZD2に電流が流れると、その先の電圧レギュレータ回路が動作を始め、ツェナーダイオードZD1により生成される基準電圧が降下する。基準電圧の下降に伴い、B点の電圧も降下していく。
すなわち、電流検出抵抗4に流れるA点の電流が少ないうちは、ツェナーダイオードZD2にかけられる逆バイアス電圧が小さく、ツェナーダイオードZD2に電流が流れない。そのため、電圧レギュレータ回路により入力アンプ1への供給電圧に制限がかけられることがなく、図3に示すように高い電源電圧が維持される。例えば、負荷インピーダンスが4[Ω]のスピーカを本実施形態のパワーアンプに接続したときは、電流検出抵抗4に流れる電流が少なくなるため、電源ブロック6から入力アンプ1に供給される電源電圧は高いままとされ、例えば200[W]の出力電力を得ることができる。
これに対して、電流検出抵抗4に流れるA点の電流が或る一定値を超えると、ツェナーダイオードZD2にかけられる逆バイアス電圧が降伏電圧を越して、ツェナーダイオードZD2に電流が流れ出す。そのため、電圧レギュレータ回路により電源電圧に制限がかけられる。これにより、図3に示すように、ある電流値を境に電源ブロック6の出力電圧が降下する。したがって、例えば、負荷インピーダンスが2[Ω]のスピーカを本実施形態のパワーアンプに接続したときは、電源ブロック6から入力アンプ1に供給される電源電圧が小さくなり、この場合にも例えば200[W]の出力電力を得ることができる。
電流検出抵抗4に流れるA点の電流が更に多くなり、ツェナーダイオードZD2に対してより高い電圧が印加されると、その印加電圧が変動してもツェナーダイオードZD2の出力電圧はほとんど変化しなくなる。これにより、電源ブロック6より出力されるB点の電圧が或る程度降下した後は、図3に示すように再び電圧値は一定に維持されるようになる。
図4は、本実施形態による2チャンネルパワーアンプの構成を示す図である。2チャンネルの場合は、図4に示すように、入力アンプ1-1,1-2、電流増幅器3-1,3-2、電流検出抵抗4-1,4-2、電流検出ブロック5-1,5-2に関しては2チャンネル分必要であるが、電源ブロック6は1つでよい。各チャンネルの電流検出ブロック5-1,5-2で検出したパワーアンプの出力電圧は、1つの電源ブロック6にフィードバックしている。また、従来のパワーアンプで必要であった電圧制御ブロックは、チャンネル数に関係なく1つも必要でない。
以上詳しく説明したように、本実施形態によれば、電流検出ブロック5で検出されたパワーアンプの出力電圧を電源ブロック6にフィードバックし、パワーアンプの出力電圧に応じて入力アンプ1に対する電源電圧を可変制御するようにしたので、電源電圧を利用した出力電圧のクリッピング処理を行うことが可能となる。これにより、従来のパワーアンプにおいて必要であった電圧制御ブロックが不要となり、部品点数を削減することができる。特に、複数チャンネルのパワーアンプに関して、従来は複数チャンネル分必要であった電圧制御ブロックを全く不要とすることができるので、部品点数を大幅に削減することができ、実装面積および製造コストの増大を抑制することができる。
なお、上記実施形態では、電源ブロック6においてツェナーダイオードZD2を用いているが、電流検出抵抗4に少しでも電流が流れたらすぐに電源電圧の供給に制限をかけたい要求があるときは、ツェナーダイオードZD2は用いないようにすることも可能である。また、電源ブロック6内の電圧レギュレータ回路の構成は例示に過ぎず、これ以外の構成であっても良い。
また、上記実施形態では、1チャンネルおよび2チャンネルのパワーアンプを示しているが、これは単なる例示に過ぎず、3チャンネル以上のパワーアンプであっても良い。
その他、上記実施形態は、本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明は、スピーカなどの負荷を駆動する増幅回路に有用である。例えば、負荷インピーダンスの大きさによらず同じ出力電力が得られるように成されたパワーアンプに有用であるが、用途はこれに限定されない。
1 入力アンプ
3 電流増幅器
4 電流検出抵抗
5 電流検出ブロック
6 電源ブロック
ZD2 ツェナーダイオード
3 電流増幅器
4 電流検出抵抗
5 電流検出ブロック
6 電源ブロック
ZD2 ツェナーダイオード
Claims (2)
- 入力信号を増幅する第1の増幅器と、
上記第1の増幅器に対して電源電圧を供給する電源供給回路と、
上記第1の増幅器より出力される信号を増幅する第2の増幅器と、
上記第2の増幅器の出力段に発生する電圧を検出する出力電圧検出回路とを備え、
上記出力電圧検出回路により検出された電圧を上記電源供給回路にフィードバックし、上記出力電圧検出回路により検出された電圧に応じて、上記電源供給回路が上記第1の増幅器に対して供給する電源電圧を可変制御するようにしたことを特徴とする電力増幅器。 - 上記電源供給回路は、供給電圧に制限を加える電圧レギュレータ回路と、
上記電圧レギュレータ回路と上記出力電圧検出回路との間に直列に挿入されているツェナーダイオードとを備えて構成されていることを特徴とする請求項1に記載の電力増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181441A JP2007005958A (ja) | 2005-06-22 | 2005-06-22 | 電力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181441A JP2007005958A (ja) | 2005-06-22 | 2005-06-22 | 電力増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007005958A true JP2007005958A (ja) | 2007-01-11 |
Family
ID=37691163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005181441A Withdrawn JP2007005958A (ja) | 2005-06-22 | 2005-06-22 | 電力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007005958A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159433A (ja) * | 2007-12-27 | 2009-07-16 | Yamaha Corp | 音響信号増幅装置 |
WO2009088886A2 (en) * | 2007-12-31 | 2009-07-16 | Intersil Americas Inc. | Systems and methods for improved over-current clipping |
CN104333331A (zh) * | 2014-11-10 | 2015-02-04 | 上海华勤通讯技术有限公司 | 音频功放电路的供电方法和装置及音频播放设备 |
-
2005
- 2005-06-22 JP JP2005181441A patent/JP2007005958A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159433A (ja) * | 2007-12-27 | 2009-07-16 | Yamaha Corp | 音響信号増幅装置 |
WO2009088886A2 (en) * | 2007-12-31 | 2009-07-16 | Intersil Americas Inc. | Systems and methods for improved over-current clipping |
WO2009088886A3 (en) * | 2007-12-31 | 2009-10-01 | Intersil Americas Inc. | Systems and methods for improved over-current clipping |
US8081028B2 (en) | 2007-12-31 | 2011-12-20 | Intersil Americas Inc. | Systems and methods for improved over-current clipping |
CN104333331A (zh) * | 2014-11-10 | 2015-02-04 | 上海华勤通讯技术有限公司 | 音频功放电路的供电方法和装置及音频播放设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100804643B1 (ko) | 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법 | |
JP2009037303A (ja) | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 | |
JP4996203B2 (ja) | 電源電圧回路 | |
US7554377B1 (en) | Apparatus and method for signal voltage limiting | |
JP2005286815A (ja) | 電力増幅器 | |
JP2007005958A (ja) | 電力増幅器 | |
US9246448B2 (en) | Amplification circuit | |
US7528661B2 (en) | Low quiescent current output stage and method with improved output drive | |
US10439570B2 (en) | Slew boost disable for an operational amplifier | |
JP2013098714A (ja) | 音声出力アンプ | |
JP2008004987A (ja) | 信号増幅回路 | |
JP2009165087A (ja) | ヘッドホンアンプ回路 | |
JP2006340253A (ja) | アナログ入力の過電圧保護回路 | |
JP5810935B2 (ja) | スイッチングアンプ | |
JP2010169562A (ja) | ウィンドウコンパレータ回路 | |
GB2334841A (en) | Class A audio amplifier with current sink controlled by feedback in dependence on speaker current | |
EP2802076B1 (en) | Dual bridge amplifier configuration | |
WO2023002744A1 (ja) | 電源安定化回路 | |
CN108055012B (zh) | 音频功率放大器 | |
JP3979991B2 (ja) | 増幅装置 | |
JP2008071213A (ja) | 電源装置 | |
JP3126665U (ja) | Adコンバータ入力回路 | |
JP4903494B2 (ja) | ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置 | |
JP2005159634A (ja) | 電力増幅回路 | |
JPH08204477A (ja) | リミッタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |