JP4903494B2

JP4903494B2 - ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置

Info

Publication number: JP4903494B2
Application number: JP2006155617A
Authority: JP
Inventors: カー・ウェン・リー; ビン・ツァン
Original assignee: アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド
Priority date: 2005-06-06
Filing date: 2006-06-05
Publication date: 2012-03-28
Anticipated expiration: 2026-06-05
Also published as: GB0610774D0; CN1913344A; US7221227B2; CN1913344B; US20060273858A1; JP2006345515A; GB2427087A

Description

本発明は、ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置に関する。

状況によっては、ドライバには、ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられている。しかしながら、係るドライバが高速で動作される場合、その回路により、ドライバの出力電流に振動が生じる可能性がある。

従って、本発明の課題は、上述した技術的な問題を克服、又は少なくとも緩和することにある。

一実施形態において、ドライバは、入力段から増幅段を経て出力段まで延びるフィードフォーワード回路経路を含む。また、ドライバは、出力段の電流引き込みを検知するための入力、及び閾値を超える電流引き込みを示す出力を有する電流検知回路も含む。ドライバのフィードバック制御回路は、ｉ）入力段と増幅段との間のフィードフォーワード回路経路のノードに結合されて、フィードフォーワード回路経路を第１の電位の方へバイアスするためのバイアストランジスタ、ii）入力段をディスエーブルにするための回路、及びiii）入力段と増幅段との間のフィードフォーワード回路経路のノードに結合された出力を備える、ソースデジェネレーションを有する共通ソース増幅器を有する。動作中、電流検知回路の出力が閾値を超える電流引き込みを示す場合に、バイアストランジスタ、入力段をディスエーブルにする回路、及び共通ソース増幅器が活性化される。

別の実施形態において、ｉ）ドライバの出力段の過度の電流引き込みを検知する電流検知回路、及びii）過度の電流引き込みを低減するフィードバック制御回路が設けられたドライバの出力電流の振動を低減するための方法は、１）電流検知回路の出力を、ソースデジェネレーションを有する共通ソース増幅器の入力に結合し、２）共通ソース増幅器の出力を、ドライバの入力段と増幅段との間のノードに結合し、３）電流検知回路が出力段の過度の電流引き込みを検知した場合に、共通ソース増幅器を活性化し、その時点でフィードバック制御回路も活性化されるように構成することを含む。

他の実施形態も開示される。

本発明によれば、高出力電流、及び高い動作速度の条件において、ドライバの出力電流の振動が低減される、又は除去される。

本発明の例示的な実施形態が図面に示される。

図１は、ドライバ１００の出力段１０６の過度の電流引き込みを検知して、それに応答する回路が設けられている例示的なドライバ１００を示す。より具体的には、ドライバ１００は、入力段１０２から増幅段１０４を経て出力段１０６まで延びるフィードフォーワード電流経路を含む。

一例として、入力段１０２は、第１と第２の電力レール間で（即ち、電圧（ＶＤＤ）と接地（ＧＮＤ）との間で）ソース端子とドレイン端子により直列に結合されたｐチャンネル電界効果トランジスタ（ＦＥＴ）１０８及びｎチャンネル電界効果トランジスタ（ＦＥＴ）１１０から構成された、反転金属酸化物半導体バッファであるように示される。ＦＥＴのゲートは、共通入力ノードＩＮに結合される。増幅段１０４は、入力段１０２と同様に構成され得る。

さらなる例として、出力段１０６は、バイポーラトランジスタからなることができる。トランジスタのベースは、増幅段１０４の出力に接続されることができ、トランジスタのコレクタは抵抗Ｒ２を介してＶＤＤに結合されることができ、トランジスタのエミッタはドライバの出力ＯＵＴを提供することができる。

ドライバ１００は、出力段１０６の電流引き込みを検知するための入力１１６を有する電流検知回路１１２をさらに含む。また、電流検知回路１１２は、検知された電流引き込みが閾値を超えることを示す出力１２０も有する。閾値は、プログラム可能、又は静的とすることができる。

一実施形態において、電流検知回路１１２は、比較器１１８を含み、その比較器の入力１１４、１１６はそれぞれ、１）第１の電流でバイアスされた抵抗Ｒ１、及び２）出力段１０６の電流が引き込まれる際に流れる抵抗Ｒ２に結合される。図示されるように、抵抗Ｒ１を流れる電流は、電流源１２２により設定され得る。

電流検知回路１１２の閾値は、種々の態様で調整されることができ、それらの態様には、抵抗Ｒ１とＲ２の比を調整すること、又は電流源１２２により提供される電流を調整することが含まれる。

また、ドライバ１００は、フィードバック制御回路１２４も含む。図示されるように、フィードバック制御回路１２４には、バイアストランジスタ１２６が設けられる。バイアストランジスタは、入力段１０２と増幅段１０４との間にあるノード１２８に結合される。電流検知回路１１２により活性化される場合、バイアストランジスタ１２６がノード１２８を第１の電位（例えば、ＶＤＤ）の方へバイアスする。図示されるように、バイアストランジスタ１２６は、ＶＤＤに結合されたコレクタ、ノード１２８に結合されたエミッタ、及び電流検知回路１１２の出力１２０に結合されたベースを有するバイポーラトランジスタの形態をとることができる。

フィードバック制御回路１２４は、ドライバの入力段１０４をディスエーブルにするための回路１３０をさらに含む。図示されるように、回路１３０は、電流源１３２、及びＶＤＤとＧＮＤとの間で直列に結合されたＦＥＴ１３４からなる電流ステアリング回路の形態をとることができる。また、電流ステアリング回路は、入力段１０２のＦＥＴ１０８、１１０に直列に結合されたＦＥＴ１３６も含むことができる。ＦＥＴ１３４のゲートは、電流検知回路１１２の出力１２０に結合され、ＦＥＴ１３６のゲートは、電流源１３２の出力に結合される。出力段１０６の通常の電流引き込みの下では、ＦＥＴ１３６がＯＮに切り換えられ、その結果、ＦＥＴ１３６がＦＥＴ１１０をＧＮＤに結合し、ＦＥＴ１３４がＯＦＦに切り換えられる。しかしながら、出力段１０６の過度の電流引き込みの下では、電流検知回路１１２の出力１２０により、ＦＥＴ１３４が導通し、それにより電流がＦＥＴ１３６から離れるように導かれ、ＦＥＴ１１０が制限され、又は接地に戻らないようにされる。

出力段１０６の通常の電流引き込みの下では、ドライバ１００の電流検知回路１１２は、低の出力を生成し、フィードバック制御回路１２４は、ドライバのフィードフォーワード回路経路（即ち、ＩＮからＯＵＴまで）を通る信号の伝搬にはほとんど影響がない。しかしながら、出力段１０６の過度の電流引き込みの下では（例えば、ドライバの入力ＩＮが高インピーダンスにあり、ドライバの出力ＯＵＴが低インピーダンスにある場合）、電流検知回路１１２は、フィードバック制御回路１２４のコンポーネントを活性化して、出力段１０６を流れる電流を低減する。

ドライバ１００の１つの問題は、出力段１０６を流れる電流の、フィードバック制御回路の低減により、電流検知回路の出力１２０が低になるという結果になり、それによりフィードバック制御回路の電流低減効果がディスエーブルにされる点である。しかしながら、出力段１０６の電流引き込みが、電流検知回路１１２の閾値を超える寸前である場合、もう一度そのようになり、フィードバック制御回路１２４は、またしても一度活性化される。従って、理解されるように、高出力電流、及び高い動作速度の条件の下では、ドライバの出力電流は振動する傾向があり、これは望ましくない可能性がある。従って、図２は、図１に示されたようなドライバの出力電流の振動を低減するための方法２００を示す。

方法２００によれば、図１に示されたような電流検知回路の出力が、ソースデジェネレーションを有する共通ソース増幅器の入力に結合される（２０２）。次いで、共通ソース増幅器の出力は、ドライバの入力と増幅段との間のノードに結合される（２０４）。次いで、共通ソース増幅器は、電流検知回路が出力段の過度な電流引き込みを検知する場合に、活性化される（その時点でフィードバック制御回路も活性化される）ように構成される（２０６）。

方法２００の例示的な応用形態が図３に示され、図３は、図１に示されたドライバ１００と多くの点で類似したドライバ３００を示す。従って、類似したコンポーネントは、同様の参照符号を与えられ、さらに説明されない。

ドライバ１００に設けられたコンポーネントに加えて、ドライバ３００は、ソースデジェネレーションを有する共通ソース増幅器３０２を含む。共通ソース増幅器３０２は、ＦＥＴ３０４を有し、そのゲートは、電流検知回路１１２の出力１２０に結合される。ＦＥＴ３０４のドレイン端子は、共通ソース増幅器の出力の役を果たし、ノード１２８に結合される。一例として、ＦＥＴのソース端子は、抵抗Ｒ３を介して接地に結合される（即ち、抵抗性ソースデジェネレーションのために）。

電流検知回路１１２の出力１２０により活性化される場合、電流ソース増幅器３０２は、ＦＥＴ１３６とバイアストランジスタ１２６によりもたらされる利得を低減する。また、電流ソース増幅器３０２は、増幅段１０４の入力で見出されるインピーダンスも減少させる（即ち、ＦＥＴ３０４と抵抗Ｒ３の合成インピーダンスが、バイアストランジスタ１２６のエミッタの中を見るインピーダンス、並びにＦＥＴ１０８及びＦＥＴ１１０と１３６のドレインの中を見るインピーダンスに並列に追加されるからである）。この結果、ドライバ３００の位相マージンがドライバ１００の位相マージンよりも増大し、任意の出力電流の振動の可能性が、低減される、又は除去される。また、共通ソース増幅器３０２は、バイアストランジスタ１２６のブリード経路の役を果たし、電流ソース増幅器３０２を流れる電流と増幅器３０２の中を見る抵抗との積により決定された電圧でノード１２８をクランプする。

以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施形態を示す。
１．入力段から増幅段を経て出力段まで延びるフィードフォーワード回路経路と、
前記出力段の電流引き込みを検知するための入力、及び閾値を超える電流引き込みを示す出力を有する電流検知回路と、
ｉ）前記入力段と前記増幅段との間の前記フィードフォーワード回路経路のノードに結合されて、前記フィードフォーワード回路経路を第１の電位の方へバイアスするためのバイアストランジスタ、ii）前記入力段をディスエーブルにするための回路、及びiii）前記入力段と前記増幅段との間の前記フィードフォーワード回路経路の前記ノードに結合された出力を備える、ソースデジェネレーションを有する共通ソース増幅器を有するフィードバック制御回路とを含み、
前記電流検知回路の出力が閾値を超える電流引き込みを示す場合に、前記バイアストランジスタ、前記入力段をディスエーブルにする回路、及び前記共通ソース増幅器が、活性化される、ドライバ。
２．前記入力段が、反転金属酸化物半導体バッファである、上記１に記載のドライバ。
３．前記出力段がバイポーラトランジスタである、上記１に記載のドライバ。
４．前記電流検知回路が、比較器を含み、その比較器の入力がそれぞれ、ｉ）第１の電流でバイアスされる抵抗、及びii）前記出力段の電流が引かれる際に流れる抵抗に結合されている、上記１に記載のドライバ。
５．前記バイアストランジスタが、バイポーラトランジスタである、上記１に記載のドライバ。
６．前記バイアストランジスタのコレクタが電力レールに結合され、前記バイアストランジスタのエミッタが、前記入力段と前記増幅段との間の前記フィードフォーワード回路経路の前記ノードに結合される、上記１に記載のドライバ。
７．前記共通ソース増幅器が、抵抗性ソースデジェネレーションを含む、上記１に記載のドライバ。
８．前記入力段が、反転金属酸化物半導体バッファであり、
前記出力段が、バイポーラトランジスタであり、
前記電流検知回路が、比較器を含み、その比較器の入力がそれぞれ、ｉ）第１の電流でバイアスされる抵抗、及びii）前記出力段の引き込み電流が供給される抵抗に結合されており、
前記バイアストランジスタがバイポーラトランジスタであり、
前記共通ソース増幅器が抵抗性ソースデジェネレーションを含む、上記１に記載のドライバ。
９．ｉ）ドライバの出力段の過度の電流引き込みを検知する電流検知回路、及びii）前記過度の電流引き込みを低減するフィードバック制御回路が設けられたドライバの出力電流の振動を低減するための方法であって、
前記電流検知回路の出力を、ソースデジェネレーションを有する共通ソース増幅器の入力に結合し、
前記共通ソース増幅器の出力を、前記ドライバの入力段と増幅段との間のノードに結合し、
前記電流検知回路が前記出力段の過度の電流引き込みを検知した場合に、前記共通ソース増幅器を活性化し、その時点で前記フィードバック制御回路も活性化されるように構成することを含む、方法。
１０．電流引き込みが検知される前記出力段が、バイポーラトランジスタからなる、上記９に記載の方法。
１１．前記ソースデジェネレーションが抵抗性ソースデジェネレーションである、上記９に記載の方法。

ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられている例示的なドライバを示す図である。図１に示されたようなドライバの出力電流の振動を低減するための例示的な方法を示す図である。ソースデジェネレーションを有する共通ソース増幅器を図１のドライバに追加したことを例示的に示す図である。

符号の説明

100、300 ドライバ
102 入力段
104 増幅段
106 出力段
112 電流検知回路
120 出力
124 フィードバック制御回路
126 バイポーラトランジスタ
302 共通ソース増幅器

Claims

入力段（102）から増幅段（104）を経て出力段（106）まで延びるフィードフォーワード回路経路と、
前記出力段（106）の電流引き込みを検知するための入力（116）、及び閾値を超える電流引き込みを示す出力（120）を有する電流検知回路（112）と、
ｉ）前記入力段（102）と前記増幅段（104）との間の前記フィードフォーワード回路経路のノード（128）に結合されて、前記フィードフォーワード回路経路を第１の電位の方へバイアスするためのバイアストランジスタ（126）、ii）前記入力段（102）をディスエーブルにするための回路（130）、及びiii）前記入力段（102）と前記増幅段（104）との間の前記フィードフォーワード回路経路の前記ノード（128）に結合された出力を備える、ソースデジェネレーションを有する共通ソース増幅器（302）を有するフィードバック制御回路（124）とを含み、
前記電流検知回路（112）の出力が閾値を超える電流引き込みを示す場合に、前記バイアストランジスタ（126）、前記入力段（102）をディスエーブルにする回路（130）、及び前記共通ソース増幅器（302）が、活性化される、ドライバ（100）。
前記入力段（102）が、反転金属酸化物半導体バッファである、請求項１に記載のドライバ（100）。
前記出力段（106）がバイポーラトランジスタである、請求項１に記載のドライバ（100）。
前記電流検知回路（112）が、比較器（118）を含み、その比較器の入力（114、116）がそれぞれ、ｉ）第１の電流でバイアスされる抵抗、及びii）前記出力段（106）の電流が引かれる際に流れる抵抗に結合されている、請求項１に記載のドライバ（100）。
前記バイアストランジスタ（126）が、バイポーラトランジスタである、請求項１に記載のドライバ（100）。
前記バイアストランジスタ（126）のコレクタが電力レールに結合され、前記バイアストランジスタ（126）のエミッタが、前記入力段（102）と前記増幅段（104）との間の前記フィードフォーワード回路経路の前記ノード（128）に結合される、請求項１に記載のドライバ（100）。
前記共通ソース増幅器（302）が、抵抗性ソースデジェネレーションを含む、請求項１に記載のドライバ（100）。
前記入力段（102）が、反転金属酸化物半導体バッファであり、
前記出力段（106）が、バイポーラトランジスタであり、
前記電流検知回路（112）が、比較器（118）を含み、その比較器の入力（114、116）がそれぞれ、ｉ）第１の電流でバイアスされる抵抗、及びii）前記出力段（106）の引き込み電流が供給される抵抗に結合されており、
前記バイアストランジスタ（126）がバイポーラトランジスタであり、
前記共通ソース増幅器（302）が抵抗性ソースデジェネレーションを含む、請求項１に記載のドライバ（100）。
ｉ）ドライバ（100）の出力段（106）の過度の電流引き込みを検知する電流検知回路（112）、及びii）前記過度の電流引き込みを低減するフィードバック制御回路（124）が設けられたドライバ（100）の出力電流の振動を低減するための方法（200）であって、
前記電流検知回路（112）の出力（120）を、ソースデジェネレーションを有する共通ソース増幅器（302）の入力に結合し（202）、
前記共通ソース増幅器（302）の出力を、前記ドライバ（100）の入力段（102）と増幅段（104）との間のノード（128）に結合し（204）、
前記電流検知回路（112）が前記出力段（106）の過度の電流引き込みを検知した場合に、前記共通ソース増幅器（302）を活性化し、その時点で前記フィードバック制御回路（124）も活性化されるように構成する（206）ことを含む、方法（200）。
前記ソースデジェネレーションが抵抗性ソースデジェネレーションである、請求項９に記載の方法（200）。