JPH03186005A - バッファー回路 - Google Patents
バッファー回路Info
- Publication number
- JPH03186005A JPH03186005A JP1326318A JP32631889A JPH03186005A JP H03186005 A JPH03186005 A JP H03186005A JP 1326318 A JP1326318 A JP 1326318A JP 32631889 A JP32631889 A JP 32631889A JP H03186005 A JPH03186005 A JP H03186005A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter follower
- output
- emitter
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 4
- 230000004044 response Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000009118 appropriate response Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はバッファー回路に関するものであも従来の技術
第５図に従来の代表的なバッファー回路の回路構成図を
示す。このバッファー回路は演算増幅回路１の出力によ
り負荷を駆動すると同時に この出力を反転入力端子に
帰還し その正転入力端に入力信号２を印加したもので
あも 発明が解決しようとする課題 このような従来のバッファー回路では負荷として第５図
に示したように負荷容量３が接続された場合に 大きな
リンギングを発生し セットリング時間が永くなる力＼
場合によっては発振することが知られてい：４ｏ（例
えば 間材、 「続ＯＰアンプ回路の設計」、 ７１ペ
ージ、ＣＱ出版社参照）この様子を第６図に示す。−点
鎖線で示した入力信号がステップ状に変化した場合、実
線で示した出力波形はリンギングを発生し セットリン
グ時間が永くなる。
示す。このバッファー回路は演算増幅回路１の出力によ
り負荷を駆動すると同時に この出力を反転入力端子に
帰還し その正転入力端に入力信号２を印加したもので
あも 発明が解決しようとする課題 このような従来のバッファー回路では負荷として第５図
に示したように負荷容量３が接続された場合に 大きな
リンギングを発生し セットリング時間が永くなる力＼
場合によっては発振することが知られてい：４ｏ（例
えば 間材、 「続ＯＰアンプ回路の設計」、 ７１ペ
ージ、ＣＱ出版社参照）この様子を第６図に示す。−点
鎖線で示した入力信号がステップ状に変化した場合、実
線で示した出力波形はリンギングを発生し セットリン
グ時間が永くなる。
この従来のバッファー回路に於てリンギングが発生する
原因は負荷容量が帰還回路系に直接接続されて帰還回路
系の位相マージンが減少するためであん 通常この課題
を解決するために演算増幅器の位相補償容量を増加させ
る方法もある力曳 この場合回路系の応答時定数が大き
くなる低 負荷容量が変化するとき１よ 内部の位相補
償容量をこれにあわせて変化させる必要があり、実際上
高速なパルス信号のバッファーを困難にしていｔ。
原因は負荷容量が帰還回路系に直接接続されて帰還回路
系の位相マージンが減少するためであん 通常この課題
を解決するために演算増幅器の位相補償容量を増加させ
る方法もある力曳 この場合回路系の応答時定数が大き
くなる低 負荷容量が変化するとき１よ 内部の位相補
償容量をこれにあわせて変化させる必要があり、実際上
高速なパルス信号のバッファーを困難にしていｔ。
本発明は上述の課題に鑑みてなされ リンギングを発生
することなく、良好な特性を有するバッファー回路を提
供することを目的とすも課題を解決するための手段 本発明は 上記課題を解決するた吹 演算増幅回路と、
この演算増幅回路にそのベースを駆動される第１、及び
第２のエミッターフォロワー回路とを有し この第１の
エミッターフォロワー回路の出力は前記演算増幅回路の
反転入力端に帰還され 前記第２のエミッターフォロワ
ー回路の出力により負荷回路を駆動するバッファー回路
であも作用 本発明は上記構成により、負荷容量は演算増幅器の帰還
回路系に直接加わらないため帰還回路系の利株 位相状
態を変化させることは発生せ哄リンギングや発振を引き
起こすことはな鶏 また第１のエミッターフォロワ、−
回路から前記演算増幅回路の反転入力端に帰還される信
号の直流レベルと第２のエミッターフォロワー回路の出
、ＩＩＪ つまり出力信号の直流レベルはこれら２つ
のエミッターフォロワー回路を形成する２つのトランジ
スターのベース・エミッタ間電圧 相互の電位差分だけ
しか異ならず 実用上はとんど一致しており、入力信号
と出力信号間に大きなオフセット電圧が発生しないので
良好な特性を有するバッファー回路を実現できも 実施例 （実施例１） 本発明の第１の実施例におけるバッファー回路の回路図
を第１図に示す。
することなく、良好な特性を有するバッファー回路を提
供することを目的とすも課題を解決するための手段 本発明は 上記課題を解決するた吹 演算増幅回路と、
この演算増幅回路にそのベースを駆動される第１、及び
第２のエミッターフォロワー回路とを有し この第１の
エミッターフォロワー回路の出力は前記演算増幅回路の
反転入力端に帰還され 前記第２のエミッターフォロワ
ー回路の出力により負荷回路を駆動するバッファー回路
であも作用 本発明は上記構成により、負荷容量は演算増幅器の帰還
回路系に直接加わらないため帰還回路系の利株 位相状
態を変化させることは発生せ哄リンギングや発振を引き
起こすことはな鶏 また第１のエミッターフォロワ、−
回路から前記演算増幅回路の反転入力端に帰還される信
号の直流レベルと第２のエミッターフォロワー回路の出
、ＩＩＪ つまり出力信号の直流レベルはこれら２つ
のエミッターフォロワー回路を形成する２つのトランジ
スターのベース・エミッタ間電圧 相互の電位差分だけ
しか異ならず 実用上はとんど一致しており、入力信号
と出力信号間に大きなオフセット電圧が発生しないので
良好な特性を有するバッファー回路を実現できも 実施例 （実施例１） 本発明の第１の実施例におけるバッファー回路の回路図
を第１図に示す。
図において、演算増幅回路ｌの正転入力端には人力信号
２が印加されており、演算増幅回路１の出力端には第１
のエミッターフォロワー回路を構成するトランジスター
４、及び第２のエミッターフォロワー回路を構成する トランジスター６のベースが接続されていもこれら二つ
のトランジスターのエミッターには動作電流を与える第
１のエミッターフォロワー回路を構成する電流源５、及
び第２のエミッターフォロワー回路を構成する電流源７
が接続され 第１のエミッターフォロワー回路を構成す
るトランジスター４のエミッターからは演算増幅回路ｌ
の反転入力端に演算増幅回路１の出力電圧が帰還され第
２のエミッターフォロワー回路を構成するトランジスタ
ー６のエミッターからは出力信号が取り出され 負荷容
量３を駆動していもこの実施例の電圧応答を示したもの
が第２図であも 第２図は入力信号として一点鎖線で示
したステップ波を入力したときの負荷容量３に現われる
出力電圧の応答波形を示していも 出力電圧の応答は負
荷容量の電荷が第２のエミッターフォロワー回路を構成
する電流源７の電流により放電される時間だけ応答の遅
れを生じるバ この応答遅れが負帰還回路に影響を与え
ないため従来のバッファー回路で課題となっていたリン
ギングは発生せずセットリング時間も短縮されも （実施例２〉 第３図に本発明の第２の実施例であるバッファー回路の
回路構成図を示も 本実施例は負荷回路が単に負荷容量
だけでなく負荷電流が存在する場合に入出力間のオフセ
ット電圧の発生を抑制し直線性を向上したものであん
上記目的のために本実施例は第１の実施例に対し 第２
のエミッターフォロワー回路を流れる動作電流を検出し
て前記第１のエミッターフォロワー回路の動作電流を制
御する電流制御回路を有するものであん本発明の第１の
実施例において、演算増幅器１のオフセット電圧は十分
小さいとして無視すればこのバッファー回路全体のオフ
セット電圧Ｖｏｆは第１のエミッターフォロワー回路を
構成するトランシスター４、及び第２のエミッターフォ
ロワー回路を構成するトランジスター６のベース・エミ
ッター電Ｌ Ｖｂｅ１、Ｖｂｅ２の相互の電位差であ
るので、このオフセット電圧Ｖｏｆは次式で表されもＶ
ｏｆ＝Ｖｂｅｌ−Ｖｂｅ２ （１
）Ｖｂｅ２＝Ｖｔ −１ｎ（Ｉｅｌ／ｌ５ｌ）
（２ａ）Ｖｂｅ２＝Ｖｔ −１ｎ（Ｉｅ２／ｌ５
２） （２ｂ）上式においてＩｅｌ、
Ｉｅ２はトランジスター４、及びトランジスター５のエ
ミッタ電ｆＬ Ｉｓｌ、、Ｉｓ２はトランジスター４
、及びトランジスター５Ｑ エミッタ接合の逆方向飽和
型Ｌ Ｖｊは温度電圧（常温で約２６ｍＶ）であん
上式よりオフセット電圧Ｖｏｆをゼロにするためには次
式の関係を満足すればよＬｌ １ｅｌ／Ｉｅ２ ＝ Ｉｓｌ／Ｉｓ２ （３
）上式において、 トランジスター４、及びトランジス
ター５α エミッタ接合の逆方向飽和電流Ｉｓｌ及びＩ
ｓ２はトランジスター４、及びトランジスター５ａ エ
ミッタ接合の大きさに比例するの玄集積回路技術を用い
ることによりこの逆方向飽和電流の電流比は実用上十分
な精度で設定可能である。このため第２のエミッターフ
ォロワー回路を流れる動作電流を検出して前記第１のエ
ミ・ンターフォロワー回路の動作電流を（３）式を満足
するように制御することにより、負荷電流８の大きさに
かかわらずオフセット電圧を極小もしくは一定にするこ
とができも ところで電流制御回路９の応答時定数を速
くすると負荷容量に流れる過渡電流にも応答してしまい
セットリング特性が劣化するため電流制御回路９の応答
時定数はある程度遅くする必要があも 第４図に電流制御回路９の具体回路の一例を示づ−０ 第２のエミッタフォロワー回路を構成するトランジスタ
・−６のコレクター電流をトランジスターｌＯ１１１で
構成されるカレントミラー回路のトランジスター１０で
検出し トランジスター１１で検出したコレクター電流
の電流値に比例し 流れる方向が逆方向の電流を形威す
も この電流はトランジスター１２、１３で構成される
カレントミラー回路のトランジスター１２を流れ トラ
ンジスター１３のコレクター電流が第１のエミッタフォ
ロワー回路を構成するトランジスター４の動作電流源と
なる。つまりトランジスター６の動作電流とトランジス
ター４の動作電流は比例関係にあり比例定数はトランジ
スターｌＯ１１１，１２，１３のエミッタ接合の大きさ
を変化させることで設定可能であａ また図面には記載
していないが各トランジスターのエミッタに夫々抵抗を
挿入しそれらの各抵抗の抵抗比を変化させることで設定
可能であも 抵抗１４及び容量１５は電流制御回路９に適当な応答時
定数を与えるためのもので負荷容量３を駆動するときに
流れる過渡電流には応答しにくいように時定数を設定す
ることで回路系の安定化を図っていも 発明の詳細 な説明したように本発明（上 演算増幅回路と、この演
算ま曽幅回路にそのベースを駆動される第１、及び第２
のエミッターフォロワー回路とを有しこの第１のエミッ
ターフォロワー回路の出力は前記演算増幅回路の反転入
力端に帰還され 前記第２のエミッターフォロワー回路
の出力により負荷回路を駆動するバッファー回路である
ため従来のバッファー回路のように負荷容量が大きくな
るとリンギングが大きくなったり発振を引き起こすこと
がないためセットリング特性の良好なバッファー回路を
得ることができも 更に本発明で（上 第２のエミッタ
ーフォロワー回路を流れる動作電流を検出して前記第１
のエミッターフォロワー回路の動作電流を制御する電流
制御回路を備えたバッファー回路であるため負荷電流が
変化してもオフセット電圧が実用上はとんど変化しない
バッファー回路を実現できるため産業上その効果は太き
（℃
２が印加されており、演算増幅回路１の出力端には第１
のエミッターフォロワー回路を構成するトランジスター
４、及び第２のエミッターフォロワー回路を構成する トランジスター６のベースが接続されていもこれら二つ
のトランジスターのエミッターには動作電流を与える第
１のエミッターフォロワー回路を構成する電流源５、及
び第２のエミッターフォロワー回路を構成する電流源７
が接続され 第１のエミッターフォロワー回路を構成す
るトランジスター４のエミッターからは演算増幅回路ｌ
の反転入力端に演算増幅回路１の出力電圧が帰還され第
２のエミッターフォロワー回路を構成するトランジスタ
ー６のエミッターからは出力信号が取り出され 負荷容
量３を駆動していもこの実施例の電圧応答を示したもの
が第２図であも 第２図は入力信号として一点鎖線で示
したステップ波を入力したときの負荷容量３に現われる
出力電圧の応答波形を示していも 出力電圧の応答は負
荷容量の電荷が第２のエミッターフォロワー回路を構成
する電流源７の電流により放電される時間だけ応答の遅
れを生じるバ この応答遅れが負帰還回路に影響を与え
ないため従来のバッファー回路で課題となっていたリン
ギングは発生せずセットリング時間も短縮されも （実施例２〉 第３図に本発明の第２の実施例であるバッファー回路の
回路構成図を示も 本実施例は負荷回路が単に負荷容量
だけでなく負荷電流が存在する場合に入出力間のオフセ
ット電圧の発生を抑制し直線性を向上したものであん
上記目的のために本実施例は第１の実施例に対し 第２
のエミッターフォロワー回路を流れる動作電流を検出し
て前記第１のエミッターフォロワー回路の動作電流を制
御する電流制御回路を有するものであん本発明の第１の
実施例において、演算増幅器１のオフセット電圧は十分
小さいとして無視すればこのバッファー回路全体のオフ
セット電圧Ｖｏｆは第１のエミッターフォロワー回路を
構成するトランシスター４、及び第２のエミッターフォ
ロワー回路を構成するトランジスター６のベース・エミ
ッター電Ｌ Ｖｂｅ１、Ｖｂｅ２の相互の電位差であ
るので、このオフセット電圧Ｖｏｆは次式で表されもＶ
ｏｆ＝Ｖｂｅｌ−Ｖｂｅ２ （１
）Ｖｂｅ２＝Ｖｔ −１ｎ（Ｉｅｌ／ｌ５ｌ）
（２ａ）Ｖｂｅ２＝Ｖｔ −１ｎ（Ｉｅ２／ｌ５
２） （２ｂ）上式においてＩｅｌ、
Ｉｅ２はトランジスター４、及びトランジスター５のエ
ミッタ電ｆＬ Ｉｓｌ、、Ｉｓ２はトランジスター４
、及びトランジスター５Ｑ エミッタ接合の逆方向飽和
型Ｌ Ｖｊは温度電圧（常温で約２６ｍＶ）であん
上式よりオフセット電圧Ｖｏｆをゼロにするためには次
式の関係を満足すればよＬｌ １ｅｌ／Ｉｅ２ ＝ Ｉｓｌ／Ｉｓ２ （３
）上式において、 トランジスター４、及びトランジス
ター５α エミッタ接合の逆方向飽和電流Ｉｓｌ及びＩ
ｓ２はトランジスター４、及びトランジスター５ａ エ
ミッタ接合の大きさに比例するの玄集積回路技術を用い
ることによりこの逆方向飽和電流の電流比は実用上十分
な精度で設定可能である。このため第２のエミッターフ
ォロワー回路を流れる動作電流を検出して前記第１のエ
ミ・ンターフォロワー回路の動作電流を（３）式を満足
するように制御することにより、負荷電流８の大きさに
かかわらずオフセット電圧を極小もしくは一定にするこ
とができも ところで電流制御回路９の応答時定数を速
くすると負荷容量に流れる過渡電流にも応答してしまい
セットリング特性が劣化するため電流制御回路９の応答
時定数はある程度遅くする必要があも 第４図に電流制御回路９の具体回路の一例を示づ−０ 第２のエミッタフォロワー回路を構成するトランジスタ
・−６のコレクター電流をトランジスターｌＯ１１１で
構成されるカレントミラー回路のトランジスター１０で
検出し トランジスター１１で検出したコレクター電流
の電流値に比例し 流れる方向が逆方向の電流を形威す
も この電流はトランジスター１２、１３で構成される
カレントミラー回路のトランジスター１２を流れ トラ
ンジスター１３のコレクター電流が第１のエミッタフォ
ロワー回路を構成するトランジスター４の動作電流源と
なる。つまりトランジスター６の動作電流とトランジス
ター４の動作電流は比例関係にあり比例定数はトランジ
スターｌＯ１１１，１２，１３のエミッタ接合の大きさ
を変化させることで設定可能であａ また図面には記載
していないが各トランジスターのエミッタに夫々抵抗を
挿入しそれらの各抵抗の抵抗比を変化させることで設定
可能であも 抵抗１４及び容量１５は電流制御回路９に適当な応答時
定数を与えるためのもので負荷容量３を駆動するときに
流れる過渡電流には応答しにくいように時定数を設定す
ることで回路系の安定化を図っていも 発明の詳細 な説明したように本発明（上 演算増幅回路と、この演
算ま曽幅回路にそのベースを駆動される第１、及び第２
のエミッターフォロワー回路とを有しこの第１のエミッ
ターフォロワー回路の出力は前記演算増幅回路の反転入
力端に帰還され 前記第２のエミッターフォロワー回路
の出力により負荷回路を駆動するバッファー回路である
ため従来のバッファー回路のように負荷容量が大きくな
るとリンギングが大きくなったり発振を引き起こすこと
がないためセットリング特性の良好なバッファー回路を
得ることができも 更に本発明で（上 第２のエミッタ
ーフォロワー回路を流れる動作電流を検出して前記第１
のエミッターフォロワー回路の動作電流を制御する電流
制御回路を備えたバッファー回路であるため負荷電流が
変化してもオフセット電圧が実用上はとんど変化しない
バッファー回路を実現できるため産業上その効果は太き
（℃
第１図は本発明の第１の実施例を示すバッファ−回路の
回路構成は 第２図は本発明の第１の実施例の過渡応答
特性を示す電圧波形は 第３図は本発明の第２の実施例
を示すバッファー回路の回従来のバッファー回路の回路
構成諷 第６図は従来のバッファー回路の過渡応答特性
を示す電圧波形図である。 ｌ・・・演算増幅同区 ４・・・第１のエミッタフォロ
ワー回路を構成するトランジスター、６・・・第２のエ
ミッタフォロワー回路を構成するトランジスタ９・・・
電流制御回議
回路構成は 第２図は本発明の第１の実施例の過渡応答
特性を示す電圧波形は 第３図は本発明の第２の実施例
を示すバッファー回路の回従来のバッファー回路の回路
構成諷 第６図は従来のバッファー回路の過渡応答特性
を示す電圧波形図である。 ｌ・・・演算増幅同区 ４・・・第１のエミッタフォロ
ワー回路を構成するトランジスター、６・・・第２のエ
ミッタフォロワー回路を構成するトランジスタ９・・・
電流制御回議
Claims (2)
- （１）演算増幅回路と、この演算増幅回路にそのベース
を駆動される第１、及び第２のエミッターフォロワー回
路とを有し、この第１のエミッターフォロワー回路の出
力は前記演算増幅回路の反転入力端に帰還され前記第２
のエミッターフォロワー回路の出力により負荷回路を駆
動するバッファー回路。 - （２）演算増幅回路と、この演算増幅回路にそのベース
を駆動される第１、及び第２のエミッターフォロワー回
路と、第２のエミッターフォロワー回路を流れる動作電
流を検出して前記第１のエミッターフォロワー回路の動
作電流を制御する電流制御回路とを有し、この第１のエ
ミッターフォロワー回路の出力は前記演算増幅回路の反
転入力端に帰還され、前記第２のエミッターフォロワー
回路の出力により負荷回路を駆動するバッファー回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326318A JPH03186005A (ja) | 1989-12-15 | 1989-12-15 | バッファー回路 |
| US07/625,473 US5121082A (en) | 1989-12-15 | 1990-12-11 | Buffer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326318A JPH03186005A (ja) | 1989-12-15 | 1989-12-15 | バッファー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03186005A true JPH03186005A (ja) | 1991-08-14 |
Family
ID=18186427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326318A Pending JPH03186005A (ja) | 1989-12-15 | 1989-12-15 | バッファー回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5121082A (ja) |
| JP (1) | JPH03186005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000013152A (ja) * | 1998-01-13 | 2000-01-14 | Xerox Corp | アナログ・ビデオ・バッファ |
| JP2006345515A (ja) * | 2005-06-06 | 2006-12-21 | Avago Technologies General Ip (Singapore) Private Ltd | ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510744A (en) * | 1993-05-24 | 1996-04-23 | Integrated Device Technology, Inc. | Control circuit for reducing ground and power bounce from an output driver circuit |
| EP1496613A1 (fr) * | 2003-07-09 | 2005-01-12 | C.S.E.M. Centre Suisse D'electronique Et De Microtechnique Sa | Circuit suiveur à la source |
| US7719345B2 (en) * | 2008-06-24 | 2010-05-18 | Mediatek Inc. | Reference buffer circuits |
| US8022730B2 (en) * | 2009-10-13 | 2011-09-20 | Himax Technologies Limited | Driving circuit with slew-rate enhancement circuit |
| EP2506425B1 (en) * | 2011-04-01 | 2013-12-25 | Nxp B.V. | Source or emitter follower buffer circuit and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816396A (ja) * | 1981-07-20 | 1983-01-31 | パイオニア株式会社 | 電圧−電流変換回路 |
| NL8302215A (nl) * | 1983-06-22 | 1985-01-16 | Philips Nv | Stroombronschakeling. |
-
1989
- 1989-12-15 JP JP1326318A patent/JPH03186005A/ja active Pending
-
1990
- 1990-12-11 US US07/625,473 patent/US5121082A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000013152A (ja) * | 1998-01-13 | 2000-01-14 | Xerox Corp | アナログ・ビデオ・バッファ |
| JP2006345515A (ja) * | 2005-06-06 | 2006-12-21 | Avago Technologies General Ip (Singapore) Private Ltd | ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5121082A (en) | 1992-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276513A (en) | Auto-zero amplifier circuit with wide dynamic range | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| EP0195633B1 (en) | Semiconductor integrated circuit having load drive characteristics | |
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| JPH03186005A (ja) | バッファー回路 | |
| JPH0583003B2 (ja) | ||
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| JPH0521445B2 (ja) | ||
| KR900004096A (ko) | 증폭회로 | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0366214A (ja) | 高周波電力増幅回路 | |
| JPH0332244B2 (ja) | ||
| JPS6334338Y2 (ja) | ||
| KR970063907A (ko) | 가변 이득 증폭 회로 | |
| JPH0136069B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH03207106A (ja) | 増幅回路 | |
| JPH0443443B2 (ja) | ||
| JPH0415887A (ja) | 演算増幅回路 | |
| JPH0327606A (ja) | 電界効果トランジスタ増幅回路 |