JP2000013152A - アナログ・ビデオ・バッファ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 センサアレイ・アナログ・ビデオバッファを
提供する。 【解決手段】 センサアレイ・アナログ・ビデオバッフ
ァ４０は、フィードバック受取りノードと入力信号を受
け入れる入力ノードとを有する入力手段４５と、フィー
ドバック・ノードを有するフィードバック手段４４とを
備え、フィードバック手段は入力手段に接続されて入力
手段に応答し、フィードバック手段のフィードバック・
ノードは入力手段のフィードバック受取りノードに接続
され、ビデオバッファのための出力信号を送出するため
の出力ノードを有するドライバ手段４２を備え、ドライ
バ手段は、入力手段及びフィードバック手段に接続され
て入力手段に応答し、ドライバ手段及びフィードバック
手段は、相互に、出力ノードがフィードバック・ノード
から分離されるように構成及び配置されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、センサアレイ・イメー
ジャ（画像形成装置）のビデオ・バッファに関し、より
詳細にはコンプリメンタリ・プッシュプル・ソースフォ
ロワ・ドライバを利用するレール・ツー・レール（rail
-to-rail）の直線性と高速性と高利得性と低消費電力を
付与するアナログ・ビデオ・バッファに関する。

【０００２】

【従来の技術】センサアレイは、デジタル複写機又はス
キャナの画像入力端子のためのイメージャである。いか
なるセンサアレイも、画像をアナログ信号に変換する感
光ダイオードのアレイ（配列）を有している。代表的に
は４００〜６００ピクセル／インチの範囲にあるデジタ
ル複写機の分解能に基づいて、センサアレイは、各ピク
セル毎に１個の感光ダイオードを用いている。例えば、
１２インチラインの全ピクセルを分解能６００ピクセル
／インチでカバーするために、センサアレイ、は６００
ピクセル／インチ×１２インチ＝７２００個のダイオー
ドを持たなければならない。

【０００３】一度、センサアレイが、照明された文書に
露光されると、各々のダイオードは受取った総光量に基
づいてアナログ信号を生成する。各ダイオードが生成し
た信号は、その各個のピクセル情報（データ）である。
各ダイオードからの各信号は信号処理回路に送られ、続
いてバッファ・ステージを経てデータ・バス上に転送さ
れる。バッファ・ステージは、アナログデータをバス上
に出力するアナログ・ビデオ・バッファを必要とする。
説明の便宜のため、これ以降、「アナログ・ビデオ・バ
ッファ」を単に「ビデオ・バッファ」と呼ぶ。

【０００４】デジタル複写機のセンサアレイ・イメージ
ャのためのビデオ・バッファは一定の特性を有する必要
がある。高速スイッチングを提供するために高度の駆動
能力を有せねばならない。デジタル複写機において、多
数の感光ダイオード（例えば７２００個のダイオード）
によって、データバスは、全ビデオ・バッファ及び該バ
スに接続される他の回路の全ての総容量である高い容量
を有する。従って、ビデオ・バッファはバスを駆動でき
るものでなければならない。さらに、ビデオバッファ
は、高品質画像を生成するために、リンギングすなわち
オーバシュートの無い過渡応答を有していなければなら
ない。ビデオ・バッファの、次の（必要な）特性は、低
消費電力である。センサアレイの各ダイオードはビデオ
・バッファを有し且つセンサアレイ中のダイオード数が
多いので、ビデオバッファの累積電力消費量は高い。従
って、低消費電力であるようなビデオ・バッファの設計
が重要なことになる。最後に、ビデオ・バッファは、画
像の品質に影響するあらゆる信号歪を防ぐためにリニア
でなければならない。

【０００５】代表的に、センサアレイ・イメージャは、
プッシュプル・ドライバ又はソースフォロワ・ドライバ
を有するビデオ・バッファを用いている。図１を参照す
ると、プッシュプル・ドライバ１２による従来技術のビ
デオ・バッファ１０が示されている。プッシュプル・ド
ライバ１２は、２個の相補形対称金属酸化皮膜シリコン
（ＣＭＯＳ）電界効果トランジスタ（ＦＥＴ）Ｔ₁ 及び
Ｔ₂ から成る。トランジスタＴ₁ はＰチャネル（ＰＭＯ
Ｓ）トランジスタであり、トランジスタＴ₂ はＮチャネ
ル（ＮＭＯＳ）トランジスタである。トランジスタＴ₁
のソースは電源Ｖ_DD1 に接続され、トランジスタＴ₂ の
ソースは接地されている。両トランジスタＴ₁ 及びＴ₂
のドレインは出力ノードＶ_OUT1において互いに接続され
る。出力ノードＶ_OUT1はバス容量Ｃ₁ で表示されるデー
タバス２０に接続される。

【０００６】ビデオ・バッファ１０は、さらに２個の差
動入力増幅器１４及び１６による入力段１５を包含す
る。トランジスタＴ₁ のゲートは差動入力増幅器１４の
出力端子に接続され、トランジスタＴ₂ のゲートは差動
入力増幅器１６の出力端子に接続されている。ドライバ
１２のトランジスタＴ₁ 及びＴ₂ を正確に駆動するため
に、差動入力増幅器１４及び１６は、コンパチブル信号
を提供するように、マッチングした特性を有しなければ
ならず、従って、両増幅器１４及び１６は、トランジス
タＴ₁ 及びＴ₂ として、同じタイプのＭＯＳトランジス
タを有しなければならない。

【０００７】差動入力増幅器１４及び１６の非反転入力
端子（＋）は、ノード１８で互いに接続され、反転入力
端子（−）は、互いに、及び入力電圧Ｖ_IN1 に接続され
る。さらに、出力ノードＶ_OUT1は、ノード１８に接続さ
れる。差動入力増幅器１４及び１６は、入力電圧Ｖ₁₁及
びＶ₁₂を、それぞれ、トランジスタＴ₁ 及びＴ₂ に付与
する。２個の電圧Ｖ₁₁及びＶ₁₂は同じ位相を有する。し
かしながら、電圧Ｖ₁₁及びＶ₁₂のレベルによってトラン
ジスタＴ₁ 又はＴ₂ のいずれか一方が動作を引き継ぐ
（take over)。

【０００８】通常、ＭＯＳＦＥＴトランジスタのドレイ
ンは、高インピーダンスを有する。出力ノードＶ_OUT1は
トランジスタＴ₁ 及びＴ₂ の両方のドレインに接続され
ているので、出力ノードは高インピーダンスを有する。
出力ノードの高インピーダンスは、望ましい高利得を提
供する。しかしながら、バスの大きな容量に関連するい
高いインピーダンスとビデオバッファの他の主(dominan
t)極(pole)周波数は発振を生じさせる。通常、この発振
は出力信号のオーバーシュート又はリンギングとして観
測される。発振を減少して回路を安定化するため、補償
回路が、ビデオ・バッファ出力に付加される必要がある
が、これは、速度を減少してしまう。

【０００９】ビデオ・バッファ１０は、高い直線性すな
わちリニアである。しかしながら、その直線性はレール
・ツー・レール（rail-to-rail）ではない。図２を参照
すると、図１のビデオ・バッファ１０の直線性グラフが
示される。水平軸は入力電圧値Ｖ_IN1 を表示し、垂直軸
は出力電圧値Ｖ_OUT1を表示する。

【００１０】図１及び図２の両図を参照すると、Ｖ_IN1
は、レール・ツー・レールとして知られる０−５ボルト
の範囲内で変化しており、０ボルトのレベルと５ボルト
のレベルが電源の範囲のレールを規定している。更に、
出力ノードＶ_OUT1の電圧は入力電圧Ｖ_IN1 に追従する。
Ｖ_IN1 が電源範囲の何れかのレールに近づくと、出力電
圧Ｖ_OUT1はＶ_IN1 に追従するので、トランジスタＴ₁ 又
はＴ₂ の何れかのドレイン／ソース間電圧Ｖ_DSは、もし
も、Ｖ_IN1 が０又は５ボルトのどちらかに近づくことに
よって、それぞれ、減少するであろう。もしも、Ｖ_IN1
がＶ_A 以下のレベルに減少すると、Ｖ_DS2 もＶ_A 以下の
レベルに減少する。Ｖ_A は、出力ノードＶ_OUT1における
トランジスタＴ₂ のサイズと特性に依存する電圧であ
る。一度、Ｖ_DS2 がＶ_A の値以下の電圧値に減少する
と、Ｖ₁₂はＶ_DS2 にマッチするようにそれ自身を調整
し、トランジスタＴ₂ は直線性が損なわれるオーム（ト
ライオード）領域に入る。

【００１１】同様に、もしもＶ_IN1 がＶ_DD1 −Ｖ_B 以上
のレベルに増加すると、Ｖ_DS1 は、Ｖ_B の値以下の電圧
値に減少する。Ｖ_B は出力ノードＶ_OUT1におけるトラン
ジスタＴ₁ のサイズと特性に依存する電圧である。一
度、Ｖ_DS1 がＶ_B の値以下の電圧値に減少すると、Ｖ₁₁
はＶ_DS1 にマッチするようにそれ自身を調整し、トラン
ジスタＴ₁ は直線性が損なわれるオーム（トライオー
ド）領域に入る。ビデオ・バッファ１０はＶ_A とＶ_DD1
−Ｖ_B の間のみでリニアであるので、全範囲においては
レール・ツー・レール（０−５ボルト）の直線性を持た
ない。

【００１２】この回路の利点はその低消費電力性にあ
る。ＣＭＯＳ回路が低消費電力特性を有することは良く
知られる。故に、ビデオ・バッファ１０は２個のＮＭＯ
Ｓトランジスタによるソースフォロワ・ビデオ・バッフ
ァとは対照的に低消費電力特性を有する。

【００１３】結論的に、ビデオ・バッファ１０は低消費
電力特性を有するが、低速度及び制限された範囲の直線
性である。イメージャ・センサアレイにおいて、スイッ
チングの速度及び安定性は極めて重大であり、従って、
ビデオ・バッファ１０は、高速度イメージャ・センサア
レイのためには適当ではない。

【００１４】図３を参照すると、ソースフォロワドライ
バ３２によるビデオ・バッファ３０が示される。図３に
おいて、ＮＭＯＳトランジスタＴ₃ はソースフォロワ構
成で用いられる。トランジスタＴ₃ のドレインは電源Ｖ
_DD2 に接続され、ソースはノードＶ_OUT2においてＮＭＯ
ＳトランジスタＴ₄ のドレインに接続され、ゲートは差
動入力増幅器３６の出力端子接続される。アクティブ負
荷として用いられるトランジスタＴ₄ は、そのゲートが
バイアス電圧Ｖ_BIASE に接続され、そのソースが接地さ
れる。出力ノードＶ_OUT2バス容量Ｃ₂ によって表示され
ているデータバス３４及び差動入力増幅器３６の反転入
力（−）に接続される。差動入力増幅器３６の非反転入
力（＋）は入力電圧Ｖ_IN2 に接続される。差動入力増幅
器３６はトランジスタＴ₁ に入力電圧Ｖ₁₃を付与する。

【００１５】一般的に、トランジスタのソースは、トラ
ンジスタの最低のインピーダンスノードである。ビデオ
・バッファ３０において、出力ノードＶ_OUT2は、トラン
ジスタＴ₃ のソース及びトランジスタＴ₄ のドレインに
接続されており、ビデオ・バッファ３０は、平均的な
（最低と最高の中間の）インピーダンスを有する。従っ
て、このビデオ・バッファは高速性を提供する。

【００１６】しかしながら、ビデオ・バッファ３０は、
直線性に制限された範囲を有する。図３及び図４を参照
すると、ビデオ・バッファ３０の直線性グラフが示され
る。水平軸は入力電圧値Ｖ_IN2 を表示し、垂直軸は出力
電圧値Ｖ_OUT2を表示する。図４において、もしも、入力
電圧が０からＶc 間にあると、トランジスタＴ₃ は完全
にオンにはならない。Ｖc はトランジスタＴ₄ のサイズ
及び特性に依存する。一旦入力電圧Ｖ₁₃がＶc に達する
と、出力電圧Ｖ_OUT2はリニアになり、入力電圧Ｖc 及び
Ｖ_DD2 間では十分にリニアな状態にある。故に、ビデオ
・バッファ３０はＶc からＶ_DD2 の限られた範囲におい
てのみリニアである。更に、この回路は、常時直流電流
を流す２個のＮＭＯＳトランジスタを有することにより
高電力消費特性を有する。

【００１７】

【発明が解決しようとする課題】その結果、本発明の目
的は、高駆動能力と高速スイッチング特性と低消費電力
とリンギング又はオーバーシュートの無い過渡特性とレ
ール・ツー・レール直線性を有するアナログ・ビデオ・
バッファを提供することにある。

【００１８】

【課題を解決するための手段】上記を遂行するために、
ドライバ及び入力段を利用したアナログ・ビデオ・バッ
ファが開示された。本発明のアナログ・ビデオ・バッフ
ァのドライバは、ＮＭＯＳトランジスタ及びＰＭＯＳト
ランジスタが出力ノードにおいてそれらのソースを経て
互いに接続されているＣＭＯＳソースフォロワから成
る。

【００１９】本発明の他の面によると、ドライバとフィ
ードバックドライバ及び入力段を利用したアナログ・ビ
デオ・バッファが開示される。本発明のアナログ・ビデ
オ・バッファのドライバは、ＣＭＯＳソースフォロワか
ら成る。フィードバック手段は、フィードバックノード
を有し、入力手段は互いに接続されたフィードバック受
取りノードを有する。ドライバ手段はフィードバックノ
ードから分離された出力ノードを有する。

【００２０】

【発明の実施の形態】図５を参照すると、本発明のビデ
オ・バッファ４０が示される。ビデオ・バッファ４０は
ＣＭＯＳドライバ４２とＣＭＯＳフィードバックドライ
バ４４及び入力段４５から成る。ドライバ４２は、双方
向プッシュプルＣＭＯＳソースフォロワ形式に用いられ
たＮＭＯＳトランジスタＴ₅ 及びＰＭＯＳトランジスタ
Ｔ₆ から成る。

【００２１】プッシュプルドライバの、２個のトランジ
スタのドレイン同士を接続する常識に反して、本発明で
は２個のトランジスタＴ₅ 及びＴ₆ の２個のソースが出
力ノードＶ_OUT3において互いに接続されている。トラン
ジスタＴ₅ のドレインは、電源Ｖ_DD3 に接続され、トラ
ンジスタＴ₆ のドレインは、接地される。出力ノードＶ
_OUT3は、バス容量Ｃ₃ と表示されているデータバス４６
に接続される。

【００２２】ドライバ４２の設計と同様な設計のフィー
ドバック・ドライバ４４はＮＭＯＳトランジスタＴ₇ 及
びＰＭＯＳトランジスタＴ₈ から成る。再び、トランジ
スタＴ₇ のドレインは電源Ｖ_DD3 に接続され、トランジ
スタＴ₈ のドレインは接地される。両トランジスタＴ₇
及びＴ₈ のソースはノード４８において互いに接続され
ている。Ｔ₇ 及びＴ₈ は、Ｔ₅ 及びＴ₆ よりもより小さ
いサイズにする事が出来るが同様のアスペクト比を維持
する。

【００２３】入力段４５は、２個の差動入力増幅器５０
及び５２から成る。差動入力増幅器５０及び５２の非反
転入力端子（＋）は、相互におよび入力電圧Ｖ_IN3 に接
続され、反転入力端子（−）はノード５４において互い
に接続されている。トランジスタＴ₅ 及びＴ₇ のゲート
は互いに、及び差動入力増幅器５０の出力端子に接続さ
れ、トランジスタＴ₆ 及びＴ₈ のゲートは互いに、及び
差動入力増幅器５２の出力端子に接続されている。

【００２４】ドライバ４２のトランジスタＴ₅ 及びＴ₆
を適切に駆動する目的で、差動入力増幅器５０及び５２
は、互換性信号を付与するためにマッチした特性を持た
なければならず、故に、トランジスタＴ₅ 及びＴ₆ とし
て同一タイプのＭＯＳトランジスタを持たなければなら
ない。従って、差動入力増幅器５０は、ＮＭＯＳ差動入
力トランジスタを持たなければならず、差動入力増幅器
５２は、ＰＭＯＳ差動入力トランジスタを持たなければ
ならない。

【００２５】差動入力増幅器５０は、入力電圧Ｖ₁₄を両
トランジスタＴ₅ 及びＴ₇ のゲートに付与し、差動入力
増幅器５２は、入力電圧Ｖ₁₄を両トランジスタＴ₆ 及び
Ｔ₈のゲートに付与する。Ｖ₁₄及びＶ₁₅の２個の信号は
同じ位相を有する。しかしながら、Ｖ₁₄及びＶ₁₅のレベ
ルに従って、Ｔ₅ 又はＴ₆ のどちらかが動作を引き継
ぐ。

【００２６】トランジスタのソースは、最も低いインピ
ーダンス・ノードであるので、この構成において出力ノ
ードＶ_OUT3はプッシュプル・ビデオ・バッファよりもさ
らに低いインピーダンスを有し、故に、図１のプッシュ
プル・ビデオ・バッファよりもより安定で高速である。

【００２７】更に、より速度を上げるために、本発明の
ビデオ・バッファは、ドライバ４２及びフィードバック
・ドライバ４４の２個の段に設計されている。フィード
バック・ドライバ４４は、ビデオ・バッファ４０のフィ
ードバック接続から出力ノードＶ_OUT3を更に分離するた
めに、ドライバ４２に付加される。一般的に、図１のビ
デオ・バッファ１０のような従来のビデオ・バッファに
おいては、出力ノードＶ_OUT1は、入力段１５のノード１
８に接続されて、フィードバックの主極(dominant pol
e) を生成する。反対に、ビデオ・バッファ４０におい
ては、フィードバック・ドライバ４４のノード４８（フ
ィードバック・ノード）は、入力段４５のノード５４
（フィードバック受取りノード）に接続されて、フィー
ドバックの主極を生成する。

【００２８】さらに、ビデオ・バッファ４０は、直線性
のレール・ツー・レール範囲を有する。図６を参照する
と、本発明のビデオバッファ４０の直線性グラフが示さ
れている。水平軸は入力電圧値Ｖ_IN3 を表示し、垂直軸
は出力電圧値Ｖ_OUT3を表示していする。出力電圧Ｖ_OUT3
は、入力電圧Ｖ_IN3 に追従するので、Ｖ_IN3 が変化する
とＴ₅ 又はＴ₆ の何れかのドレイン／ソース電圧Ｖ_DS5
及びＶ_DS6 は変化し、Ｖ₁₄及びＶ₁₅をＶ_DS5 及び_DS6 に
マッチするようにそれ自身で調節する。

【００２９】図６において、両トランジスタＴ₅ 及びＴ
₆ は入力電圧値０−５ボルトの間のあらゆる値でＯＮ状
態にある。範囲Ｍ（０−５ボルト）の下位電圧部分でト
ランジスタＴ₅ が動作を引継ぎ、トランジスタＴ₆ はア
クティブ負荷として動作し、範囲Ｍの上位部分では、ト
ランジスタＴ₆ が動作を引継ぎトランジスタＴ₅ はアク
ティブ負荷として動作する。それ故に、ビデオ・バッフ
ァ４０は、完全なレール・ツー・レールとして直線性を
有する。

【００３０】ドライバ４２及びフィードバック・ドライ
バ４４はＣＭＯＳであるので、さらに、差動入力増幅器
５０及び５２の適切な設計により、ビデオ・バッファ４
０の電力消費は低くなる。結論的に、本発明のビデオ・
バッファ４０は、高速スイッチング度を提供し、高駆動
能力を提供し、レール・ツー・レールの直線性を提供
し、高安定性と低電力消費特性とを提供する。上記の特
性は、本発明のビデオバッファがデジタル複写機、又は
デジタルスキャナのセンサ・アレイ・イメージャに用い
られることを許容している。

【００３１】本発明のビデオバッファ４０において、フ
ィードバック・ドライバ４４は、ドライバ段４２の性能
を強化するために用いられる事に留意されたい。しかし
ながら、望むならば、フィードバック・ドライバ４４は
除去する事ができ、そして、ビデオバッファ４０はフィ
ードバック・ドライバ４４を外して用いることができ
る。この場合、出力ノードＶ_OUT3は必要なフィードバッ
クを付与するためにノード５４に接続されなければなら
ない。

【００３２】さらに、構成の詳細部の数々の変更及び素
子の組合せや配置は、本書において請求される本発明の
真の精神及び範囲から外れる事なしに、行い得ることに
留意されたい。

【００３３】

【図面の簡単な説明】

【図１】 プッシュプル・ドライバによる従来技術のビ
デオ・バッファを示す回路図である。

【図２】 図１のビデオ・バッファの直線性を示すグラ
フである。

【図３】 ソースフォロワによる従来技術のビデオ・バ
ッファを示す回路図である。

【図４】 図３のビデオ・バッファの直線性を示すグラ
フである。

【図５】 本発明のビデオ・バッファを示す回路図であ
る。

【図６】 本発明のビデオ・バッファの直線性を示すグ
ラフである。

【符号の説明】

１０ ビデオ・バッファ １２ プッシュプル・ドライバ １５ 入力段 １４、１６ 差動入力増幅器 １８ ノード ２０ データ・バス ３０ ビデオ・バッファ ３２ ソースフォロワ・ドライバ ３４ データ・バス ３６ 差動入力増幅器 ４０ ビデオ・バッファ ４２ ＣＭＯＳドライバ ４４ ＣＭＯＳフィードバック・ドライバ ４６ データ・バス ４８ ノード ５０、５２ 差動入力増幅器 Ｔ₁ 、Ｔ₆ 、Ｔ₈ ＰＭＯＳトランジスタ Ｔ₂ 、Ｔ₃ 、Ｔ₄ 、Ｔ₅ 、Ｔ₇ ＮＭＯＳトランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アナログ・ビデオ・バッファにおいて、 フィードバック受取りノードと前記ビデオ・バッファへ
   の入力信号を受け入れる入力ノードとを有する入力手段
   と、 フィードバック・ノードを有するフィードバック手段と
   を備え、 前記フィードバック手段は前記入力手段に電気的に接続
   されていて前記入力手段に応答するようになっており、 前記フィードバック手段の前記フィードバック・ノード
   は前記入力手段のフィードバック受取りノードに電気的
   に接続されており、 更に、前記ビデオバッファのための出力信号を送出する
   ための出力ノードを有するドライバ手段を備え、 前記ドライバ手段は、前記入力手段及び前記フィードバ
   ック手段に電気的に接続されていて前記入力手段に応答
   するようになっており、 前記ドライバ手段及び前記フィードバック手段は、相互
   に、前記出力ノードが前記フィードバック・ノードから
   分離されるように構成及び配置されていることを特徴と
   するアナログ・ビデオ・バッファ。