JPS6038907A - 大スイングｃｍｏｓ電力増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明はモノリシック電力増幅器に関する。さらに具体
的にいえば、本発明は電源間の出力スウィングが可能で
ある相補金属酸化物半導体（にＭＯ８）ＡＢ級主電力増
幅器関する。この方法の他の特徴は出力デバイス中の制
御ＤＣバイアス電流と低ひずみにある。

従来技術の説明 集積回路技術の発展はモノリシック構造体として電子回
路乞形成する際に特有の問題をおこす。

例えばリニヤ０Ｍ０８回路はその低電力消費のゆえに市
場において成功を収めてきた。しかし、ＣｒＸ１（ＪＳ
技術に特有の問題はにＭＯ８ＩＪニヤ回路の設計に対し
難題乞提示しており、つまり多（の共通の機能要素がＣ
ＭＯ８形式において容易には提供されずあるいは全く利
用できないのである。

従来技術のリニヤＣＭＯ８回路における制約は集積回路
の製造者７長ら（悩まし、そして有効な犬ダイナミック
レンジ完全ＣＭＯ８電力増幅器の製造を妨げてきた。従
来法のＣＭＯＳ　ｆｉ電力増幅器各種の制限７受けろ出
力段構成乞使用した。第１図はこれらの従来法出力段の
三つ、すなわち、Ａ吸出力ステージ（第１Ａ図）、８級
出力ステージ（第１Ｂ図）、およびＡＢ級出力ステージ
（第１Ｃ図）を示す。

従来法のＡ級およびＡＢ級の出力段は限られた出力電圧
スイングンもち、低抵抗負荷を駆動するのに必要な大量
の電流を送るために大出力ドライバデバイスを必要とす
る。出力電圧スイングは出力ドライバデバイスの閾値と
、内部デバイスが飽和から駆動される前にこれらの出力
ドライバの人力が達し得る最大電圧とてよって制限され
る。

従来法のＢ吸出力度は大出力電圧スイングを駆動するこ
とができるが、しかし出力ドライバデバイスにおけるク
ロスオーバー歪と制御不能のＤＣバイアス電流に悩んで
いる。これらの問題の両者ン解決するのに用いる構成は
ダイオード回路乞デバイス１！＋ａと１′５ｂの２個の
入力装置と直列で含めることによるバイポーラ法によっ
て与えられろ。ｃＭｏｓ法は、バイポーラデバイスによ
って示される必要な特性乞もつＣＭＯＳデバイスにこの
種の回路構成を形成することが困難であるために、この
種の解決策ン受は入れろ余地がなかった。

発明の要約 本発明はＣＭＯ８ＡＢ級電力増幅器を提供するものであ
り、その場合、低抵抗性負荷の両端間の電源間出力電圧
スイングが効率的かつ容易に行なわれる。共通ソース増
幅器を駆動する差動増幅器を含む高利得人力段が結合さ
れて単位利得出力段乞駆動する。

出力段はプッシュプル構成において２つの単位利得増幅
器２含む。各々の増幅器は差動出力段を含み、その出力
は出力ドライバデバイスのゲートを制御する。出力ドラ
イバデバイスのドレインは差動段の非反転入力へフィー
ドバックされて非反転単位利得増幅器ン形成する。出力
段電流レベルはこれら二つのプッシュプル増幅器の間の
オフセットの際に調節される。

プッシュプル出力段は出力信号レベルによって必要とさ
」する通り電圧電源間欠スウィングし、そして、低抵抗
負荷ン駆動する時に大量の電流を供給しかつ減少するこ
とができる。出力ドライバーデバイスにおけるＤＣバイ
アス電流の制御が与えられ、その負荷にとっての最高の
電力変換効率が大出力電圧スウィングに対して得られろ
。

本発明はクロスオーバーひずみの問題乞解決し、そして
きわめて低い高調波ひずみ合計をもつものである。本発
明は標準または逆ＣＭ（ＪＳ、金属ゲー）ＣＭＯ８，お
よびシングルまたはダブルの多重ゲー　トＣＭＯ８ｉ含
めたＣＭＯＳプロセスのいずれにおいてもなし得る。

好適実施例の詳細な説明 本発明は低抵抗性負荷の両端間に電源間の出力電圧スイ
ングが可能である大スイングＣＩＶＩｔＪＳ　ＡＢ級電
力増幅器である。この設計のその他の特色は出力ドライ
バーデバイスにおける制御ＤＣバイアス電流、および負
荷に対して電力効率乞改善づ−ろプッシュプル出力段構
造である。

第２図はこの電力増幅器が使用されるべき代表的用途の
ブロック図乞示している。回路は高利得人力段２０から
成り、単位利得出力段２１を駆動する。人力段２０は第
ろ図においてさらに詳細に示されろ。

人力段２０は共通ソース増幅器をドライブ１−ろ差動増
幅器から成る。この差動増幅器は電力増幅器が使用され
るべき用途に応じて、大小いずれかの共通モードレンジ
（ＣＭ几）ン有している。本発明の実施例においては、
電力増幅器は反転単位利得構成で使用される。そｆｔゆ
え、低ＣＭ　Ｒ乞もつ差動段７用いることができる。低
ＣＭｉｔの差動増幅器装用いろことの利点はカスケード
トランジスタ２６ａおよび２７ａに基づくより大きい利
得、並びに電流フィードバック補償法に基づく電力供給
ノイズのより良好な防止である。

この差動段は差動トランジスタ対２６／２７、カスコー
ド対２６　ａ　／２７　ａ、電流ミラ一対２ろ／２４、
および電流シンクトランジスタ２５かも成る。トランジ
スタ２６および２７のそれぞれのゲート上で見られろ通
りの、人出端子■１ｏ＋とＶｉｎ−との間のいかなる電
圧も、トランジスタ対２６／２７によって増幅さ身ｔ、
そしてミラ一対２ろ／２４によってトランジスタ２６ａ
のドレインにおいてシングルエンド出力へ変換される。

差動段の出力は共通ソース増幅器乞駆動し、それは出力
段て大きい信号入力を与える。共通ソース増幅器もまた
入力段の合計のＡＣ利得の約半分乞提供し、そしてＡＣ
安定性を与えるのに必要とされろ補償容量の大きさ乞減
らす。

第２図に示す出力段２１は２個の順方向の単位利得プッ
シュプル増幅器から成り、それらは第４図において増幅
器Ａ１およびＡ２とトランジスタ５６およびろ６ａとし
て、それぞ１１−示されている。

各増幅器は差動増幅器入力段を含み、それはトランジス
タろ６および５６ａ（第４図において示す通り）から成
る出力ドライバーデバイスのゲート乞制御する出力信号
乞つくり出す。この出力ドライバーデバイスのドレイン
は直接に差動増幅器順方向人力へフィードバックされて
ｌ１ｉｌｊ方向単位利得増幅器乞形成する。

第４図は完全な電力増幅器の簡単比ブロック図であり、
ここでは、プッシュプル出力段が明示されかつ理解でき
る。増幅器Ａ１とトランジスタろ６とは出力電圧スウィ
ングの正の半サイクルだ対する単位利得増幅器を形成し
、そして、逆に、増幅器Ａ２とトランジスタろ６ａとは
負の半サイクル回路乞形成する。トランジスタ５８ａ　
、　５９−４５４−１１゜帰還回路乞形成し、それは増
幅器Ａ１とＡ２の間のオフセットの際に出力ドライバー
デノ（イスろ６および５６ａにおけるＤＣバイアス電流
ケ制御１−ろ。増幅器４０．差動増幅器、およびデノ（
イス３７゜５８および４４で電力増幅器の人力段が成り
立っている。

簡単のために、出力段の正の半分の出力スウィングに関
する回路だけ乞詳細に論する。負の半分のスウィング回
路の動作はこの正の半分のスウィング回路の動作の逆の
鏡像である。各々の回路中で同じ機作７果１こす諸成分
は正の半分′のスウィング回路についての基本記号（例
えば、ろ１）で以て記号７付け、そして負の半分のスウ
ィング回路については特記しないかぎり追加文字”　ａ
”′馨つけて記号とする（例えばろＩａ）。

本発明の好適実施例は第５図において回路図で示されて
いる。正のスウィング乞制御するための基本の単位利得
増幅器から成る構成要素はトランジスタろ１−５６’＆
含む。トランジスタ５１−６５は差動増幅器を形成する
動作要素であり、そｔｔの出力がトランジスタろ６への
出力となる。この差動増幅器の負人力は入力段の出力へ
接続され、正人力はトランジスタろ６のドレインへ接続
さｆｔろ。

負の半分のスイング乞制御する単位利得増幅器はトラン
ジスタろ１ａ−ろ６ａから成る。この負の半分のスイン
グに対する差動増幅器回路は上で論じり正の半分のスイ
ングについてのものと同様に作動するが、ただし、差動
増幅器への負人力は正の半分のスイング回路のそれから
レベルシフトされている。

正半分のスイング回路の差動増幅器（トランジスタ５１
−３５　）の出力はトランジスタ５６のゲートを、トラ
ンジスタが抵抗性負荷へ適切な電流７送って差動増幅器
の負端子へ印加されろ電圧と等しい電圧欠その負荷の両
端間に発生ｊろのに十分なレベルまで駆動する。この出
力段において用いられる差動増幅器は大きい共通モード
レンジ（ＣＭＩ（）暑もち、これがトランジスタろ６が
負荷へ大電流乞供給することを可能にし、−万ではモノ
リシック回路へ組込む合理的な物理的寸法でもある。

大きいＣＭＲは、トランジスタろ１および５２が高い閾
値電圧ｔもつときに発生されろ。この晶閾値電圧は差動
人力対の共通ソースノード２更に電圧ＶＳＳの万へ駆動
する。その結果、トランジスタろ６はより大きいゲート
駆動信号を受けとる。

ＣＭ几馨さらに増大することはトランジスタろ１と５２
とが形成されている基板をＶＳＳへ直接に接続すること
Ｋよって得られ、これによってこれらのトランジスタの
ソース−基板電圧乞変調し、従って差動増幅器の共通ソ
ースノードに対づ−る利イ４）を減少させる。トランジ
スタろ１と５２に及はすこの変調効果はトランジスタろ
６へ追加のゲート乞駆動させ、これがトランジスタ５６
が負荷へ追加の電流を供給することｔ可能にする。

本発明の好適実施例において、トランジスタ５６は負荷
へ犬量電流乞供給する。それゆえ、このデバイスにおけ
るＬ）　Ｃバイアス電流の制御は低電力損失ン与えるの
に必要である。トランジスタろ６中のＤ　Ｃバイアス電
流は、第４図において示されかつ第５図の破線内に示さ
れろ増幅器Ａ１とＡ２との入力端子オフセットに応じて
変動する。

増幅器Ａ１とＡ２の人力オフセット電圧差が無視し得る
ものである場合えは、トランジスタ６６のｊ）Ｃバイア
ス電流は差動増幅器中で発生する電流ミラーによって制
御される。トランジスタろ５と６４は平衡差動増幅器中
の電流ミラーとして作用する。それゆえ、トランジスタ
５ろと３４のドレインとゲートはともにほぼ同電位にあ
るべきである。トランジスタ５６はトランジスタろろの
ドレインへ接続されるので、トランジスタろ６のゲート
上の電位はトランジスタろろおよびろ４の電位と同じで
ある。トランジスタ５６のデバイス寸法ヲトランジスタ
３ろおよび５４と相対的に定めろことによって、ＤＣバ
イアス電流はトランジスタ６５と５４中の電流の何分の
１かになる。

もし、増幅器Ａ１とＡ２の人力オフセット電圧差が実質
的である場合には、トランジスタろ３ａ−４６はフィー
ドバックループ父形成してトランジスタろ６およびろ６
ａ乞通ろ電流乞安定１ヒする。

このフィードバックループは次の通り作動する。

増幅器Ａ１はトランジスタ５６が過剰駄の電流を供給さ
せ始めるようなオフセット乞もつと仮定１−ろ。この過
剰電流はトランジスタ５９Ｋｊつて感知され、そしてト
ランジスタろ８ａと４３とによって形成されるソースフ
ォロアーへフィートノ（ツクされる。トランジスタろ８
ａへ与えられろ電流の増加はソースフォロアーの電圧降
下ケ増し、増幅器Ａ２上の差動信号７少なくしかつトラ
ンジスタろ６ａ上のゲート駆動を少なくする。トランジ
スタ５６乞オン ろ６ａにおけるＤ　Ｃ電流ケ減らし、完全な増幅器フィ
ードバックはトランジスタろ６と３６ａを通ろ電流乞安
定ｆヒする。

出力電圧は、正スイング増幅器がその両人力を同電位て
保とうとするので増加した。完全な電力増幅器は反転単
位利得構造にある。増幅器フィードバックは、この完全
な電力増幅器の出力ＹＤＣバイアス条件ておいてゼロポ
ル）Ｋ保とうとする際如、増幅器Ａ１の負人力の電圧を
低下させろ。

トランジスタろ８は増幅器Ａ１の負人力におけるこの電
圧降下をトランジスタ３８を経て増幅器Ａ２へ移し、か
（して増幅器Ａ２の人カオフセッ）Ｙ平衡させる。増幅
器ＡＩＫよりはじめに導入されたオフセットはソースフ
ォロアートランジスタろ８と５８ａＫよって吸収されろ
。

出力段電流フィードバックは単位利得ではないので、い
（らかの電流変動がトランジスタろ６と５６ａ中でおこ
る。本発明の実施例においては、±２０ｖ＋Ｖのオフセ
ットは温度とプロセスの変動についてＩ）Ｃ電流で２＝
１の変動乞発生する。

トランジスタろ６が大量の電流乞供給できるので、この
トランジスタが出力電圧スイングの負の半サイクルの間
オフであることン保証するよう注意が払われる。大きい
負のスイングのために、トランジスタろ５のドレインは
ＶＳＳへ引かれ、差動増幅器Ａ１乞バイアスする電流源
をオフする。バイアスがオフにされるので、トランジス
タろ６のゲートが浮き■５ｓの万へ引かれ、トランジス
タ５６乞オンにする。

この好適実施例においては、トランジスタろ６が大きい
負電圧スイングの間オフのままであること乞保証する回
路構成も提供されている。トランジスタろ５がオフにな
ると、トランジスタ４５および４６がトランジスタろ６
および５４のゲートケそれぞれ引（。その結果、トラン
ジスｉろ６はオフになり、差動増幅器中の浮遊ノードは
どれも除かれる。正スイングの保護は、負スイング保護
回路について上述したのと同じ方式で作動１″ろトラン
ジスタ４５ａおよび４６ａによって負の半サイクル回路
に与えられる。

本発明を組込むモノリシック集積回路への、過剰電流の
結果としての永久的損傷ン回避するために、この電力増
幅器の出力装置において短絡保護が設けられている。ト
ランジスタ４７はトランジスタ３６を通して出力電流を
感知１−る。過大の出力電流の場合には、トランジスタ
４７および５２によって形成されるバイアスインバータ
ーカドリップし、か（してトランジスタ５０を使用可能
てする。トランジスタ５０が使用可能如なると、トラン
ジスタろ６のゲートは正の電源電圧ｖｓｓの方へ引かｆ
ｔ、）ランジスタ３６が供給し得る電流を制限する。

増幅器が単位利得周波数（Ｆ　Ｕ　）においてもつ位相
シフトの大きさは増幅器のＡＣ安定性乞決める一つの方
法である。良好なＡＣ安定性を提供するために、ＦＵに
おける位相シフトは代表的にいえば１２０度より小さい
があるいは１２０度に等しく、２ボール系においては、
その中の９０度が主ポールから生じ、５０度は第二ポー
ルから生しる。

本発明におけるＡＣ安定性は広帯域出力段を提供するこ
とによりかつ入力段において補償乞用いて主ポール７つ
くり出すことによって達成される。

この人力段において提供されろ補償はコンデンサＣ２と
トランジスタ５１とから成る直列ｌｔＣ補償である。類
似のＡＣ補償はコンデンサＣろおよびトランジスタ５１
ａＫよって負の半分のスイングの増幅回路に与えられる
。

本発明の追加的特色は、パワーダウン制御回路である。

トランジスタ５ろ−５８は電力増幅器およびその中のす
べてのノードが遮断される論理機能パワーダウン制御回
路を提供する。このような特徴は、電力増幅器機能か要
求されないかあるいは回路作動が望まれる選択された時
間間隔においてのみ要求される大規模集積回路において
望まれる。

いずれの場合尾おいても、パワーダウン回路は電力増幅
器回路から電流を取除き、従って電力乞節減する。この
ようにして、本発明をその一つの構成成分として含むモ
ノリシック回路はより効果的に作動し、電力増幅器は必
要として選択されたときにのみ電力をひき出す。

作動に際しては、パワーダウ／信号がトランジスタ５７
および５８によって形成されるインバータの入力を制御
する。従って、バイアス電圧■バイアス＋は正の電源Ｖ
ＣＣヘトランジスタ５４７ａ１″経て接続される。トラ
ンジスタろ６のゲートもまた■ｃｃへトランジスタ５ろ
７経て接続される。バイアス電圧■バイアス−はトラン
ジスタ５５乞経て負の電源ＶＳＳへ接続されろ。トラン
ジスタ３６ａのゲートもまたＶＳＳヘトランジスタ５６
乞経て接続されろ。このようにして、電力増幅器は遮断
され、非作動中の電力損失が除かれる。その結果、合計
の作動効率は著しく改善されろ。

本発明の実施例によって達成される特性の例は次の仕様
中に示される。

ＣＭＯ８’詩カー幅°ｌ　化上を 入力オフセット電圧　±２５ｍＶ 単位利寿帯域幅　オープン７Ｌ／−ブ　４ＱＱＫｈＺＶ
ＣＣｖＳＳのパワーサプライリジェクション　Ｏ−４Ｋ
ｈＺ　−６０ｄＢＡＶＯＬ　負荷なし　８ろ　ｄＥ スル−レー）　、　［１，３Ｖ／μ杉 セツト’Ｊ　７クタイムＲＪＪ：ろ００−＞ム　Ｃ：１
＝１０００ｐＦ　３．１１１ｗ′４．０＃１（Ｌ＝６０
０オーム　Ｃ：１＝　５００ｐｌ”　３．５μ秒／２．
２μ杉＊　セットリングタイムは０１％まで測定され、
仕様では正のセットリングタイム７示し、その次に負の
セットリングタイムを示している。

前記のものは例示として示したものである。本発明が各
種の実施例において与えられ得ることがわかる。Ｉ＋ｌ
Ｊえは、入力共通モード信号が存在しない反転増幅器構
成が示されているけれども、共通モード信号が含まれろ
入力段増幅器も提供さ、Ｉ”ｔてもよい。さらに、本発
明は、標準または逆のＣへυＳ。

金属ゲー）ｅＭＯｓ、およびシングルまたはダブルのポ
リゲートＣ：ＭＯ８ｙ含めた０１〜１０Ｓプロセスのい
かなるものにおいてもなし得ろ。それゆえ、本発明の範
囲は「特許請求の範囲」によってのみ限定されるべきも
のである。

【図面の簡単な説明】

第１図は従来法のＡ級、Ｂ級およびＡＢ級のＣＭＯ８電
力増幅出力段の簡単【ヒ回路図であり、第り　２図は本
発明の電力増幅器が使用されろ代表的用電力増幅器人力
段の回路図であり、第４図は本発明の電力増幅器出力段
の詳細ブロック図であり、第５図は本発明のプッシュプ
ルＣＭｏ５ＡＢ級電力増幅器の回路図である。 ２０：高利得入力段　２１：単位利得出力段特許出願人
　ナショナル・セミコンダクター・コーポレーション （外５名） ＦＩＧ、ＩＣ。 ２ ＦＩＧ、２゜ °゛４ ＦＩＧ、４゜

Claims (1)

1. 【特許請求の範囲】 （１）大スイングＣＭＯ８電力増幅器であって；増幅器
   入力端子へ結合した人力信号の差に従って出力端子にお
   いて増幅された出力を発生するよう作動し得ろ人力差動
   増幅器； 上記人力差動増幅器の出力信号を受けとるよう結合した
   入力端子ケもちかつそｆ”Ｌに従って出力信号乞発生す
   るよう作動する共通ソース増幅器であって、上記人力差
   動増幅器と上記共通ソース増幅器とが高利得増幅器人力
   段ン提供１−ろ共通ソース増幅器； 上記共通ソース増幅器へ結合して、上記共通ソース増幅
   器出力信号に従って出力差動増幅器出力端子において出
   力信号ン発生する出力差動増幅器； 上記出力差動増幅器によって駆動されかつそれに応じて
   大スイング出力信号乞発生するよう正および負の電源の
   間で作動し得るプッシュプル出力増幅器であって、上記
   出力差動増幅器および上記プッシュプル出力増幅器が単
   位利得増幅器出力段を提供するプッシュプル出力増幅器
   ；から成ろ、大スイングＣＬｉＯ８電力増幅器。 （２）上記のプッシュプル出力増幅器がさらに、直接的
   負フィードバックヶ与えるフィードバックループから成
   る特許請求の範囲第１項に記載の増幅器。 （ロ）上記フィードバックループが上記出力段の作動乞
   制御して上記プッシュプル出力増幅器中でオフセット電
   流を妨げる特許請求の範囲第２項に記載の増幅器。 （４）上記プッシュプル出力段増幅器が更にプッシュプ
   ル構成において二つの相互コンダクタンス増幅器から成
   り、該増幅器の第一が正信号中スイング回路乞提供しか
   つ該増幅器の第二が負信号半スイング回路乞提供する特
   許請求の範囲第５項に記載の増幅器。 （５）負信号半スイングサイクル中は上記第一増幅器χ
   使用不能にする手段と正信号半スイングサイクル中は上
   記第二増幅器を使用不能にずろ手段とから成る特許請求
   の範囲第４項に記載の増幅器。 （６）上記増幅器において過剰電流乞感知して、該増幅
   器の継続的作動７妨げそｔｌ［よって短絡保護を提供す
   ることから成る特許請求の範囲第５項に記載の増幅器。 （７）ｌ記増幅器人力段ておけろＡＣ補償コンデンサ；
   および 上記増幅器出力段ておける直夕１月（Ｃ補償回路；から
   成る特許請求の範囲第６項に記載の増幅器。 （８）非使用の選ばれた時間間隔の間、上記増幅器から
   電力７除くための、パワーダウン信号に応答するパワー
   ダウン回路； から成る特許請求の範囲第７項に記載の増幅器。 （９）モノリシックにＭＯ８回路の中で提供される特許
   請求の範囲第１項に記載の増幅器。 （１０）共通ソース増幅器へ結合した差動設入カ回路乞
   含む高利得人力段；および 上記共通ソース増幅器へ結合された第一人力をもつ差動
   人力段を含み、そしてプッシュプル相互コンダクタンス
   増幅器を駆動して上記差動人力段のもう一万の人力へ直
   接に負フィードバックケ与える単位利得出力段； から成る、電源間出力電圧スイングを与える低ひずみの
   制御ＤＣバイアス電流のＡＢ級Ｃ４ｖｉＯ８電力増幅器
   。 （１１）上記プッシュプル相互コンダクタンス増幅器が
   直接に負フィードバックヶ与えるフィードバックループ
   から成る特許請求の範囲第１０項に記載の増幅器。 （１２）上記フィードバックループが上記出力段を開側
   １シて上記プッシュプル相互コンダクタンス増幅器中の
   オフセット電流を妨げろ特許請求の範囲第１１項に記載
   の増幅器。 （１ろ）上記プッシュプル出力段が、プッシュプル構成
   における二つの相互コンダクタンス・トランジスタ増幅
   器から成り、該トランジスタ増幅器の第一が正信号半ス
   イング回路乞与え、該トランジスタ増幅器の第二が負信
   号半スイング回路を与えろ特許請求の範囲第１２項に記
   載の増幅器。 （１４）負信号半スイングサイクル中は上記第一のトラ
   ンジスタ増幅器７使用不能にする手段と、正信号半スイ
   ングサイクル中は上記第二のトランジスタ増幅器ケ使用
   可能にする手段とから成る特許請求の範囲第１５項に記
   載の増幅器。 （１５）上記トランジスタ増幅器において過剰電流を感
   知し、該トランジスタ増幅器の継続作動２妨げて、これ
   により短絡保護７与えろことから成る特許請求の範囲第
   １０項に記載の増幅器。 （１６）上記増幅器人力段におけるＡＣ補償コンデンサ
   ；および、 上記増幅器出力段におけろ直列Ｒｅ補償回路；から成ろ
   特許請求の範囲第１５項に記載の増幅器。 （１７）選択された非使用時間間隔の間上記増幅器から
   電力を除（ための、パワーダウン信号に応答するパワー
   ダウン回路から成る特許請求の範囲第１６項に記載の増
   幅器。 （１８）モノリシックＣＭ＜ＵＳ回路中で提供されろ特
   許請求の範囲第１０項に記載の増幅器。