JPH0513501A - 半導体集積回路装置およびこれを用いた半導体装置 - Google Patents
半導体集積回路装置およびこれを用いた半導体装置Info
- Publication number
- JPH0513501A JPH0513501A JP15912491A JP15912491A JPH0513501A JP H0513501 A JPH0513501 A JP H0513501A JP 15912491 A JP15912491 A JP 15912491A JP 15912491 A JP15912491 A JP 15912491A JP H0513501 A JPH0513501 A JP H0513501A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- opening
- electrode
- conductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明はパッドピッチを小さくすることがで
き、高速動作特性を有する半導体集積回路を実装するこ
とのできるテープキャリアを提供することを目的とす
る。 【構成】本発明の第１では、テープキャリアの樹脂フィ
ルムに開口部を形成し、この開口部の少なくとも一部を
導体パターンで被覆するようにしている。本発明の第２
では、テープキャリアの樹脂フィルムが開口部を有し、
この開口部の少なくとも一部が導体パターンで被覆さ
れ、この導体パターンの裏面側から電子部品の一方の電
極が開口部内で接続され、他方の電極が裏面側に取り出
されるように構成している。
き、高速動作特性を有する半導体集積回路を実装するこ
とのできるテープキャリアを提供することを目的とす
る。 【構成】本発明の第１では、テープキャリアの樹脂フィ
ルムに開口部を形成し、この開口部の少なくとも一部を
導体パターンで被覆するようにしている。本発明の第２
では、テープキャリアの樹脂フィルムが開口部を有し、
この開口部の少なくとも一部が導体パターンで被覆さ
れ、この導体パターンの裏面側から電子部品の一方の電
極が開口部内で接続され、他方の電極が裏面側に取り出
されるように構成している。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路実装装
置およびこれを用いた半導体装置に係り、特にテープキ
ャリアの構造に関する。
置およびこれを用いた半導体装置に係り、特にテープキ
ャリアの構造に関する。
【０００２】
【従来の技術】近年、半導体集積回路の分野では、集積
化が進められており、入出力信号や電源電圧を供給する
ためのパッド数は益々増大し、動作速度の迅速化は進む
一方である。
化が進められており、入出力信号や電源電圧を供給する
ためのパッド数は益々増大し、動作速度の迅速化は進む
一方である。
【０００３】例えば、砒化ガリウム（GaAs）基板上に電
界効果トランジスタ（ＦＥＴ）を集積かした集積回路で
は、１００ｐｓ程度の高速スイッチング動作を行うもの
が得られている。また、ＨＥＭＴ（High Electron Mobi
lity Transistor ）やＨＢＴ（Heterojunction Bipolar
Transistor ）など、さらなる高速化を目指していろい
ろなデバイスの開発が進められている。
界効果トランジスタ（ＦＥＴ）を集積かした集積回路で
は、１００ｐｓ程度の高速スイッチング動作を行うもの
が得られている。また、ＨＥＭＴ（High Electron Mobi
lity Transistor ）やＨＢＴ（Heterojunction Bipolar
Transistor ）など、さらなる高速化を目指していろい
ろなデバイスの開発が進められている。
【０００４】従来、半導体装置のパッケージ内部配線と
チップ上のボンディングパッドとの間の接続は、ボンデ
ィングワイヤを介して行われていた。しかし、ギガビッ
ト／ｓｅｃの高速信号処理を行う集積回路では、通常、
弧を描いて接続されるボンディングワイヤが、オープン
スタブとして無視できない長さになる。また、そのばら
つきは特性の均一性を損なう原因となる。
チップ上のボンディングパッドとの間の接続は、ボンデ
ィングワイヤを介して行われていた。しかし、ギガビッ
ト／ｓｅｃの高速信号処理を行う集積回路では、通常、
弧を描いて接続されるボンディングワイヤが、オープン
スタブとして無視できない長さになる。また、そのばら
つきは特性の均一性を損なう原因となる。
【０００５】また、従来のワイヤボンディング技術で
は、そのピッチは１００μm が限界であり、ボンディン
グツールが隣接するワイヤと接触してボンディングが不
能となる。あるいはまた、ピッチをこれ以上小さくでき
ないためチップサイズをあまり小さくすることができ
ず、チップ上での信号配線長を短くすることができない
という問題も生じている。さらにまたパッド数の増大に
伴うワイヤボンディングに要する時間の増大も大きな問
題となっている。
は、そのピッチは１００μm が限界であり、ボンディン
グツールが隣接するワイヤと接触してボンディングが不
能となる。あるいはまた、ピッチをこれ以上小さくでき
ないためチップサイズをあまり小さくすることができ
ず、チップ上での信号配線長を短くすることができない
という問題も生じている。さらにまたパッド数の増大に
伴うワイヤボンディングに要する時間の増大も大きな問
題となっている。
【０００６】そこで、このような問題を解決するため、
長尺状の可撓性フィルム基板上に接続用の突起電極を備
えた金属箔配線を形成し、これと半導体集積回路チップ
のパッドとを接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）技術が提唱され、開発が進め
られている。このＴＡＢ技術を用いた実装形態は一般に
テープキャリアと呼ばれている。
長尺状の可撓性フィルム基板上に接続用の突起電極を備
えた金属箔配線を形成し、これと半導体集積回路チップ
のパッドとを接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）技術が提唱され、開発が進め
られている。このＴＡＢ技術を用いた実装形態は一般に
テープキャリアと呼ばれている。
【０００７】この技術により、パッドピッチが６０μm
程度の半導体集積回路まで対応することが可能であると
いわれている。
程度の半導体集積回路まで対応することが可能であると
いわれている。
【０００８】図８(a) および(b) は従来例のテープキャ
リアを示す図である。
リアを示す図である。
【０００９】このテープキャリアは、ポリイミド樹脂や
ポリエステルなどの絶縁性の帯状材料からなり、両側縁
に送り孔４０の形成されたフィルム基板３７表面に、リ
ードを形成してなるものである。この軸方向中央部には
チップを載置するための正方形の開口部４１が形成され
ており、この開口部４１の各辺に対向するように所定の
間隔をおいて細長い四角形の４つのアウターリード用の
開口部４２がチップ載置用開口部４１を囲むように形成
されている。そしてこれら４つの開口部４２の間の細い
架橋部４３がフィルム領域３３を支持しており、配線は
主としてこの開口部間のフィルム領域３３上に形成され
るミドルリードと呼ばれる中間リード３５と、チップ載
置用開口部４１に突出するインナーリード３２と、開口
部４２上に架けて形成されるアウターリード３４とを具
備しており、各辺に沿って配列されている。インナーリ
ード３２は、基板３７から突出し、チップ載置用開口部
４１のチップ３１の電極パッド（図示せず）まで延びて
おり、両者はバンプを介して接続される。
ポリエステルなどの絶縁性の帯状材料からなり、両側縁
に送り孔４０の形成されたフィルム基板３７表面に、リ
ードを形成してなるものである。この軸方向中央部には
チップを載置するための正方形の開口部４１が形成され
ており、この開口部４１の各辺に対向するように所定の
間隔をおいて細長い四角形の４つのアウターリード用の
開口部４２がチップ載置用開口部４１を囲むように形成
されている。そしてこれら４つの開口部４２の間の細い
架橋部４３がフィルム領域３３を支持しており、配線は
主としてこの開口部間のフィルム領域３３上に形成され
るミドルリードと呼ばれる中間リード３５と、チップ載
置用開口部４１に突出するインナーリード３２と、開口
部４２上に架けて形成されるアウターリード３４とを具
備しており、各辺に沿って配列されている。インナーリ
ード３２は、基板３７から突出し、チップ載置用開口部
４１のチップ３１の電極パッド（図示せず）まで延びて
おり、両者はバンプを介して接続される。
【００１０】このような配線形状で多ピン化をはかろう
とすると配線長さが長くなるが、これは電気的特性から
考えると、配線のインダクタンスの増加を引き起こすこ
とになる。
とすると配線長さが長くなるが、これは電気的特性から
考えると、配線のインダクタンスの増加を引き起こすこ
とになる。
【００１１】従って、動作速度がさらに速くなってくる
と、新たな問題が生じてくる。
と、新たな問題が生じてくる。
【００１２】例えば、ガリウム砒素（GaAs）基板を用い
た電界効果トランジスタ（ＦＥＴ）を集積化して形成さ
れ、１００ピコ秒程度のスイッチング速度で高速論理動
作をおこなうような半導体集積回路においては、フィル
ム基板上の信号線の特性インピーダンスを一定に保つこ
とが必要となる。
た電界効果トランジスタ（ＦＥＴ）を集積化して形成さ
れ、１００ピコ秒程度のスイッチング速度で高速論理動
作をおこなうような半導体集積回路においては、フィル
ム基板上の信号線の特性インピーダンスを一定に保つこ
とが必要となる。
【００１３】最近、高速信号伝送用としてこのようなテ
ープキャリア上の金属箔配線の特性インピーダンスを一
定（５０Ω）としたものが提案されている（特開昭６４
−１４９３３号公報、特開昭６４−１４９３４号公報、
特開昭６３−３０２５４１号公報）。
ープキャリア上の金属箔配線の特性インピーダンスを一
定（５０Ω）としたものが提案されている（特開昭６４
−１４９３３号公報、特開昭６４−１４９３４号公報、
特開昭６３−３０２５４１号公報）。
【００１４】例えば、図９にその１例としてグランド付
きコプレナ線路の場合の断面図を示す。信号線路導体５
１は、図８ではミドルリードに相当するものであるが、
その幅がＷ，グランド導体面５２は信号線路５１と一定
距離Ｇをおいて配置されている。そして裏面グランド導
体面５５は、表面の導体パターン５１，５２とは、フィ
ルム基板５４を挟んで距離Ｈだけ離間するように配置さ
れている。さらに表面の導体パターン５１，５２の上に
は膜厚がｓである表面保護のための樹脂層５３が塗布さ
れている。
きコプレナ線路の場合の断面図を示す。信号線路導体５
１は、図８ではミドルリードに相当するものであるが、
その幅がＷ，グランド導体面５２は信号線路５１と一定
距離Ｇをおいて配置されている。そして裏面グランド導
体面５５は、表面の導体パターン５１，５２とは、フィ
ルム基板５４を挟んで距離Ｈだけ離間するように配置さ
れている。さらに表面の導体パターン５１，５２の上に
は膜厚がｓである表面保護のための樹脂層５３が塗布さ
れている。
【００１５】このような構造を有する伝送線路の特性イ
ンピーダンスは、前記Ｗ，Ｇ，Ｈと表面の導体パターン
の厚さＭおよび絶縁材料の比誘電率εrsと表面に塗布さ
れた樹脂層の誘電率εrsと厚さｓによって決まる。例と
してフィルム材として比誘電率εrs＝３．５のポリイミ
ドを用い、導体材料としてＭ＝２０μm の銅を用いた場
合、Ｗ＝４６μm ，Ｇ＝３４μm ，Ｈ＝５０μm とし、
保護膜としての樹脂を誘電率εrs＝４．５，厚さｓ＝２
０μm のものを用いるようにすれば、特性インピーダン
スはほぼ５０Ωとなる。
ンピーダンスは、前記Ｗ，Ｇ，Ｈと表面の導体パターン
の厚さＭおよび絶縁材料の比誘電率εrsと表面に塗布さ
れた樹脂層の誘電率εrsと厚さｓによって決まる。例と
してフィルム材として比誘電率εrs＝３．５のポリイミ
ドを用い、導体材料としてＭ＝２０μm の銅を用いた場
合、Ｗ＝４６μm ，Ｇ＝３４μm ，Ｈ＝５０μm とし、
保護膜としての樹脂を誘電率εrs＝４．５，厚さｓ＝２
０μm のものを用いるようにすれば、特性インピーダン
スはほぼ５０Ωとなる。
【００１６】しかしながら、このようなテープキャリア
を用いても、高速動作を行う集積回路チップを搭載した
場合、チップ単体で得られる高速性能を引き出すことが
できないという問題がある。
を用いても、高速動作を行う集積回路チップを搭載した
場合、チップ単体で得られる高速性能を引き出すことが
できないという問題がある。
【００１７】その性能劣化の原因の１つとして集積回路
チップ内の論理素子が高速スイッチング動作を行う際に
電源線に急峻な過渡電流が流れ、電源配線のインダクタ
ンス成分の影響で電源電位の低下をもたらすことがあげ
られる。
チップ内の論理素子が高速スイッチング動作を行う際に
電源線に急峻な過渡電流が流れ、電源配線のインダクタ
ンス成分の影響で電源電位の低下をもたらすことがあげ
られる。
【００１８】従来、一般にこのような電源電圧変動に対
しては、パッケージ外部に電源線と接地線間にデカップ
リング用キャパシタンスを設けるという方法がとられて
いる。 しかしながら、GaAs論理回路等の高速動作集積
回路ではパッケージ外部にキャパシタンスを接続して
も、依然としてテープキャリア内部の電源線のもつイン
ダクタンスの影響を十分に補償することができないとい
う問題がある。
しては、パッケージ外部に電源線と接地線間にデカップ
リング用キャパシタンスを設けるという方法がとられて
いる。 しかしながら、GaAs論理回路等の高速動作集積
回路ではパッケージ外部にキャパシタンスを接続して
も、依然としてテープキャリア内部の電源線のもつイン
ダクタンスの影響を十分に補償することができないとい
う問題がある。
【００１９】
【発明が解決しようとする課題】このように、テープキ
ャリア上に伝送線路を形成しかつ狭いパッドピッチに対
応しようとすると、特に集積回路の電源端子に接続され
るリードは集積回路を高速動作させる際に高周波の電源
電流が流れにくくなり、電源配線のインダクタンス成分
の影響で、チップの本来もっている高速性能を十分に発
揮させることができないという問題があった。
ャリア上に伝送線路を形成しかつ狭いパッドピッチに対
応しようとすると、特に集積回路の電源端子に接続され
るリードは集積回路を高速動作させる際に高周波の電源
電流が流れにくくなり、電源配線のインダクタンス成分
の影響で、チップの本来もっている高速性能を十分に発
揮させることができないという問題があった。
【００２０】そこで電源線と接地線間にデカップリング
用キャパシタンスを設け、このキャパシタンスから電流
を補うという方法がとられているが、従来はパッケージ
外部に設けられており、パッケージ外部では充分に補償
効果を発揮することができなかった。
用キャパシタンスを設け、このキャパシタンスから電流
を補うという方法がとられているが、従来はパッケージ
外部に設けられており、パッケージ外部では充分に補償
効果を発揮することができなかった。
【００２１】本発明は前記実情に鑑みてなされたもの
で、高速動作特性を有する半導体集積回路を実装するこ
とのできるテープキャリアを提供することを目的とす
る。
で、高速動作特性を有する半導体集積回路を実装するこ
とのできるテープキャリアを提供することを目的とす
る。
【００２２】〔発明の構成〕
【００２３】
【課題を解決するための手段】本発明の第１では、テー
プキャリアの樹脂フィルムに開口部を形成し、この開口
部の少なくとも一部を金属パターンなどの導体パターン
で被覆するようにしている。
プキャリアの樹脂フィルムに開口部を形成し、この開口
部の少なくとも一部を金属パターンなどの導体パターン
で被覆するようにしている。
【００２４】本発明の第２では、テープキャリアの樹脂
フィルムが開口部を有し、この開口部の少なくとも一部
が金属パターンなどの導体パターンで被覆され、この導
体パターンの裏面側から電子部品の一方の電極が開口部
内で接続され、他方の電極が裏面側に取り出されるよう
に構成している。
フィルムが開口部を有し、この開口部の少なくとも一部
が金属パターンなどの導体パターンで被覆され、この導
体パターンの裏面側から電子部品の一方の電極が開口部
内で接続され、他方の電極が裏面側に取り出されるよう
に構成している。
【００２５】望ましくは、この開口部を覆う導体パター
ンを電源線とする。
ンを電源線とする。
【００２６】また望ましくは、この電子部品をチップキ
ャパシタとし、樹脂フィルムの裏面にも接地線を構成す
る金属導体を形成し、このチップキャパシタの第２の電
極をこの接地線に接続するようにしている。
ャパシタとし、樹脂フィルムの裏面にも接地線を構成す
る金属導体を形成し、このチップキャパシタの第２の電
極をこの接地線に接続するようにしている。
【００２７】
【作用】上記構成によれば、テープキャリア上にキャパ
シタンスを搭載することができ、集積回路チップに近接
してデカップリング用のキャパシタンス素子を配設する
ことが可能となるため、リード配線の影響を低減し、チ
ップの本来もっている高速性能を十分に発揮させること
が可能となる。
シタンスを搭載することができ、集積回路チップに近接
してデカップリング用のキャパシタンス素子を配設する
ことが可能となるため、リード配線の影響を低減し、チ
ップの本来もっている高速性能を十分に発揮させること
が可能となる。
【００２８】なおこのキャパシタンス素子に代えて他の
電子部品を実装するようにしてもよい。
電子部品を実装するようにしてもよい。
【００２９】また、テープキャリアの樹脂フィルムに形
成された開口部に電子部品の電極を接続するようにして
いるため、十分な接続面積をとることができ、接触抵抗
を小さく抑えることができる。
成された開口部に電子部品の電極を接続するようにして
いるため、十分な接続面積をとることができ、接触抵抗
を小さく抑えることができる。
【００３０】さらに、樹脂フィルムの開口部に電子部品
を実装するようにしているため、厚さを低減し、薄形の
半導体装置を提供することができる。
を実装するようにしているため、厚さを低減し、薄形の
半導体装置を提供することができる。
【００３１】
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００３２】実施例１図１および図２は、本発明実施例
のテープキャリアを用いた集積回路装置の一例を示す裏
面図および表面図、図３は図１のＡ−Ａ断面図である。
のテープキャリアを用いた集積回路装置の一例を示す裏
面図および表面図、図３は図１のＡ−Ａ断面図である。
【００３３】このテープキャリアは、図９に示したのと
同様のグランド付きコプレナ構造をなすものにおいて、
集積回路チップ３の載置部近傍に、約６００μm 角の２
つのチップキャパシタ搭載用の開口部１１を配設し、こ
の開口部１１を覆うように基板１表面側に配設した電源
用導体１４に接続するように基板１の裏面側から導電性
部材１７を介してチップキャパシタ１５の第１電極１９
を接続し、このチップキャパシタ１５の第２電極２０を
リード電極１６および導電性部材１８を介して、基板裏
面に形成された接地用導体１２に接続したことを特徴と
するものである。 他の部分については通常のテープキ
ャリアと同様に形成されている。
同様のグランド付きコプレナ構造をなすものにおいて、
集積回路チップ３の載置部近傍に、約６００μm 角の２
つのチップキャパシタ搭載用の開口部１１を配設し、こ
の開口部１１を覆うように基板１表面側に配設した電源
用導体１４に接続するように基板１の裏面側から導電性
部材１７を介してチップキャパシタ１５の第１電極１９
を接続し、このチップキャパシタ１５の第２電極２０を
リード電極１６および導電性部材１８を介して、基板裏
面に形成された接地用導体１２に接続したことを特徴と
するものである。 他の部分については通常のテープキ
ャリアと同様に形成されている。
【００３４】インナーリード７はチップ３の電極パッド
上に配設された突起電極を介して電気的に接続される。
上に配設された突起電極を介して電気的に接続される。
【００３５】この実装基板は、比誘電率３．５、厚さ
（Ｈ）５０μm のポリイミドフィルムからなる可撓性基
板１の表面に、ほぼ正方形状の集積回路チップ載置用の
開口部６に突出し、先端にバンプを有した厚さ２０μm
の舌片状の銅箔からなるインナーリード７と、このイン
ナーリード７のそれぞれに対応して該ポリイミドフィル
ムの外方に伸長する厚さ２０μm の舌片状の銅箔からな
るアウターリード９と、これらインナーリードとアウタ
ーリードとをそれぞれ接続する薄膜パターンからなる伝
送線路部としてのミドルリード８とから構成されてい
る。また基板裏面には接地用導体１２が配設され、この
接地用導体と表面の接地用導体はスルーホール１０を介
して接続されている。
（Ｈ）５０μm のポリイミドフィルムからなる可撓性基
板１の表面に、ほぼ正方形状の集積回路チップ載置用の
開口部６に突出し、先端にバンプを有した厚さ２０μm
の舌片状の銅箔からなるインナーリード７と、このイン
ナーリード７のそれぞれに対応して該ポリイミドフィル
ムの外方に伸長する厚さ２０μm の舌片状の銅箔からな
るアウターリード９と、これらインナーリードとアウタ
ーリードとをそれぞれ接続する薄膜パターンからなる伝
送線路部としてのミドルリード８とから構成されてい
る。また基板裏面には接地用導体１２が配設され、この
接地用導体と表面の接地用導体はスルーホール１０を介
して接続されている。
【００３６】そして、このインナーリード，アウターリ
ード，ミドルリード、接地用導体は、可撓性基板１の表
面および裏面に選択めっきにより形成された厚さ（Ｍ）
２０μm の銅パターンであり、この銅パターンの上層に
Ｎｉ−ＳｎもしくはＮｉ−Ａｕめっきを施して形成され
たものである。
ード，ミドルリード、接地用導体は、可撓性基板１の表
面および裏面に選択めっきにより形成された厚さ（Ｍ）
２０μm の銅パターンであり、この銅パターンの上層に
Ｎｉ−ＳｎもしくはＮｉ−Ａｕめっきを施して形成され
たものである。
【００３７】そして特性インピーダンスが５０Ωとなる
ように形成されている。
ように形成されている。
【００３８】アウターリード９は、接地端子ＧＮＤ，電
源端子Ｖss，直流端子ＤＣ，高速入力信号端子，高速出
力信号端子ＯＵＴ，高速クロック入力端子ＣＫ，高速反
転クロック入力端子ＣＫなどを構成している。
源端子Ｖss，直流端子ＤＣ，高速入力信号端子，高速出
力信号端子ＯＵＴ，高速クロック入力端子ＣＫ，高速反
転クロック入力端子ＣＫなどを構成している。
【００３９】またこの可撓性基板１の４隅には樹脂封止
の際に必要となる樹脂流入用開口部５が設けられてい
る。
の際に必要となる樹脂流入用開口部５が設けられてい
る。
【００４０】図４にここで用いられるチップキャパシタ
の拡大図を示す。このチップキャパシタは、アメリカン
テクニカルセラミックス社製のＡＴＣ１１１ＳＫ１５１
Ｍ１００ＴＴＬＡと指称されているもので、底面が約４
６０μm 角、高さ１３０〜２３０μm であり、長さ約５
mm幅約２５０μm 厚さ約５０μm の金箔からなるリード
１６が、裏面の第２の電極２０に接続されてなるもので
ある。なおこのチップキャパシタの容量は約１５０ｐＦ
とした。
の拡大図を示す。このチップキャパシタは、アメリカン
テクニカルセラミックス社製のＡＴＣ１１１ＳＫ１５１
Ｍ１００ＴＴＬＡと指称されているもので、底面が約４
６０μm 角、高さ１３０〜２３０μm であり、長さ約５
mm幅約２５０μm 厚さ約５０μm の金箔からなるリード
１６が、裏面の第２の電極２０に接続されてなるもので
ある。なおこのチップキャパシタの容量は約１５０ｐＦ
とした。
【００４１】このテープキャリアは通常の方法で形成さ
れるが、チップキャパシタの搭載は以下のようにして行
われる。
れるが、チップキャパシタの搭載は以下のようにして行
われる。
【００４２】まず図５(a) に示すように、基板１のチッ
プキャパシタ搭載用の開口部１１を覆うように形成され
ている電源用導体１４に導電性樹脂１７を塗布すると共
に、基板裏面の接地用導体１２の所定の箇所に導電性樹
脂１８を塗布する。
プキャパシタ搭載用の開口部１１を覆うように形成され
ている電源用導体１４に導電性樹脂１７を塗布すると共
に、基板裏面の接地用導体１２の所定の箇所に導電性樹
脂１８を塗布する。
【００４３】ついで図５(b) に示すように、チップキャ
パシタの第１電極１９を開口部１１の電源用導体１４に
塗布された導電性樹脂１７に押し付けて固着する。
パシタの第１電極１９を開口部１１の電源用導体１４に
塗布された導電性樹脂１７に押し付けて固着する。
【００４４】そして図５(c) に示すようにチップキャパ
シタのリード１６をＳ字状にフォーミングしながら、フ
ィルム裏面の接地導体面１２に塗布された導電性樹脂１
８に押し付け、熱処理を行うことによって固着する。
シタのリード１６をＳ字状にフォーミングしながら、フ
ィルム裏面の接地導体面１２に塗布された導電性樹脂１
８に押し付け、熱処理を行うことによって固着する。
【００４５】なお、前記導電性樹脂１７，１８は、樹脂
に限定されることなく、半田等でも良く、また導電性部
材なしに電気的接続を行うことが可能な場合には直接チ
ップキャパシタの電極を接続するようにしてもよい。
に限定されることなく、半田等でも良く、また導電性部
材なしに電気的接続を行うことが可能な場合には直接チ
ップキャパシタの電極を接続するようにしてもよい。
【００４６】実施例２また本発明の第２の実施例とし
て、図６(a) および(b) に示すように、チップキャパシ
タの第１電極１９の方が大面積となるようにし、いわゆ
る逆台形状にしてテープキャリアに接続するようにして
もよい。
て、図６(a) および(b) に示すように、チップキャパシ
タの第１電極１９の方が大面積となるようにし、いわゆ
る逆台形状にしてテープキャリアに接続するようにして
もよい。
【００４７】他の部分については実施例１と全く同様に
形成した。
形成した。
【００４８】実施例３さらにまた、本発明の第３の実施
例として図７(a) に示すように、樹脂フィルムの片面に
のみ導体を形成した場合、チップキャパシタの第１電極
１９のみを開口部内に露呈する電源用導体１４に導電性
樹脂１７を介して接続し、第２電極としてはワイヤなど
を用いて外部の接地線（図示せず）などに接続するよう
にしてもよい。
例として図７(a) に示すように、樹脂フィルムの片面に
のみ導体を形成した場合、チップキャパシタの第１電極
１９のみを開口部内に露呈する電源用導体１４に導電性
樹脂１７を介して接続し、第２電極としてはワイヤなど
を用いて外部の接地線（図示せず）などに接続するよう
にしてもよい。
【００４９】実施例４また、本発明の第４の実施例とし
て図７(b) に示すように、樹脂フィルムの表面の電源用
導体１４および接地用導体１２を形成し、チップキャパ
シタの第１電極１９のみを開口部内に露呈する電源用導
体１４に導電性樹脂１７を介して接続し、第２電極２０
に取り付けられたリード１６をＳ字状にフォーミングし
裏面側から開口部１１ｓを介して接地用導体１２に接続
したものである。
て図７(b) に示すように、樹脂フィルムの表面の電源用
導体１４および接地用導体１２を形成し、チップキャパ
シタの第１電極１９のみを開口部内に露呈する電源用導
体１４に導電性樹脂１７を介して接続し、第２電極２０
に取り付けられたリード１６をＳ字状にフォーミングし
裏面側から開口部１１ｓを介して接地用導体１２に接続
したものである。
【００５０】実施例５さらに、本発明の第５の実施例と
して図７(c) に示すように、チップキャパシタを樹脂フ
ィルム表面に垂直となるように装着し、同一の開口部に
露呈する電源用導体と、接地用導体とに裏面から接続す
るようにしてもよい。
して図７(c) に示すように、チップキャパシタを樹脂フ
ィルム表面に垂直となるように装着し、同一の開口部に
露呈する電源用導体と、接地用導体とに裏面から接続す
るようにしてもよい。
【００５１】なおこの例では、レジストパターンをマス
クとしてめっきにより信号線のパターンを形成したが、
信号線のパターンは、薄い銅箔を直接圧着したものを用
いたもの、スパッタリングおよび電解めっきによって形
成された銅薄膜をフォトリソ法によりパターニングして
形成したもの、樹脂フィルム表面に表面処理を行った
後、接着剤を介して薄い銅箔を固着したりして銅薄膜を
形成した後パターニングしたりまた、薄い銅箔の表面に
ポリイミド樹脂等の絶縁性樹脂を塗布しこれを硬化する
ことによって銅薄膜を形成した後、同様にフォトリソ法
によりパターニングするなどの方法をとることも可能で
ある。
クとしてめっきにより信号線のパターンを形成したが、
信号線のパターンは、薄い銅箔を直接圧着したものを用
いたもの、スパッタリングおよび電解めっきによって形
成された銅薄膜をフォトリソ法によりパターニングして
形成したもの、樹脂フィルム表面に表面処理を行った
後、接着剤を介して薄い銅箔を固着したりして銅薄膜を
形成した後パターニングしたりまた、薄い銅箔の表面に
ポリイミド樹脂等の絶縁性樹脂を塗布しこれを硬化する
ことによって銅薄膜を形成した後、同様にフォトリソ法
によりパターニングするなどの方法をとることも可能で
ある。
【００５２】なお、上記実施例で説明したそれぞれ伝送
回路の構造は、限定されることなく、相互にマイクロス
トリップ構造やコプレナ構造、グランド付きコプレナ構
造などにも適用可能であることはいうまでもない。
回路の構造は、限定されることなく、相互にマイクロス
トリップ構造やコプレナ構造、グランド付きコプレナ構
造などにも適用可能であることはいうまでもない。
【００５３】また、基板や、薄膜パターンについては実
施例に限定されるものではない。
施例に限定されるものではない。
【００５４】さらにまた、ミドルリードのみを幅広に形
成し、インナーリードおよびアウターリードについては
他のリード群と同様に形成しても良い。
成し、インナーリードおよびアウターリードについては
他のリード群と同様に形成しても良い。
【００５５】加えて、前記実施例ではチップキャパシタ
ンスを用いた例について説明したが、チップキャパシタ
ンスに限定されることなく他の電子部品を用いても良い
ことはいうまでもない。
ンスを用いた例について説明したが、チップキャパシタ
ンスに限定されることなく他の電子部品を用いても良い
ことはいうまでもない。
【００５６】
【発明の効果】以上説明してきたように、本発明によれ
ば、ＴＡＢ技術を用いたテープキャリアにおいて、テー
プキャリアの樹脂フィルムに開口部を形成し、この開口
部の少なくとも一部を導体パターンで被覆し、この導体
パターンの裏面側から電子部品の一方の電極を開口部内
で接続し、他方の電極を裏面側に取り出すように構成し
ているため、チップのもつ高速性能を良好に発揮せしめ
ることが可能となる。
ば、ＴＡＢ技術を用いたテープキャリアにおいて、テー
プキャリアの樹脂フィルムに開口部を形成し、この開口
部の少なくとも一部を導体パターンで被覆し、この導体
パターンの裏面側から電子部品の一方の電極を開口部内
で接続し、他方の電極を裏面側に取り出すように構成し
ているため、チップのもつ高速性能を良好に発揮せしめ
ることが可能となる。
【図１】本発明の第１の実施例のテープキャリアを用い
た半導体集積回路装置を示す図。
た半導体集積回路装置を示す図。
【図２】本発明の第１の実施例のテープキャリアを用い
た半導体集積回路装置を示す図。
た半導体集積回路装置を示す図。
【図３】本発明の第１の実施例のテープキャリアを用い
た半導体集積回路装置の要部拡大図。
た半導体集積回路装置の要部拡大図。
【図４】本発明の第１の実施例に用いられるチップキャ
パシタの要部拡大図である。
パシタの要部拡大図である。
【図５】本発明の第１の実施例のテープキャリアを用い
た半導体集積回路装置の実装工程図。
た半導体集積回路装置の実装工程図。
【図６】本発明の第２の実施例のテープキャリアを用い
た半導体集積回路装置を示す部分拡大図。
た半導体集積回路装置を示す部分拡大図。
【図７】本発明の第３の実施例のテープキャリアを用い
た半導体集積回路装置を示す部分拡大図。
た半導体集積回路装置を示す部分拡大図。
【図８】従来例のテープキャリアを用いた半導体集積回
路装置を示す図。
路装置を示す図。
【図９】従来例のテープキャリアの断面図。
１ 可撓性基板
３ 集積回路チップ
４ 開口部
５ 樹脂流入用開口部
７ インナーリード
８ ミドルリード
９ アウターリード
１１ 開口部
１２ 接地用導体
１４ 電源用導体
１５ チップキャパシタ
１６ リード電極
１７ 導電性樹脂
１８ 導電性部材
１９ 第１電極
２０ 第２電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 佐々木 衛
神奈川県川崎市幸区小向東芝町 １ 株式
会社東芝総合研究所内
Claims (4)
- 【請求項１】 集積回路チップ載置部に配設された孔に
突出する舌片を備え、これらの舌片の先端が前記集積回
路チップ載置部の各辺に沿って配列された複数の内部リ
−ドと、これら複数の内部リ−ドのそれぞれに対応して
外方に突出する舌片からなる外部リ−ドとを、表面に形
成した導体パターンで接続してなる樹脂フィルムから構
成され、該舌片を集積回路チップのボンディングパッド
に直接接続するように構成されたいわゆるＴＡＢ技術を
用いたテープキャリアからなる半導体集積回路実装装置
において、 前記樹脂フィルムが開口部を有し、この開口部の少なく
とも一部が導体パターンで被覆されていることを特徴と
する半導体集積回路実装装置。 - 【請求項２】 集積回路チップ載置部に配設された孔に
突出する舌片を備え、これらの舌片の先端が前記集積回
路チップ載置部の各辺に沿って配列された複数の内部リ
−ドと、これら複数の内部リ−ドのそれぞれに対応して
外方に突出する舌片からなる外部リ−ドとを、表面に形
成した導体パターンで接続してなる樹脂フィルムから構
成され、該舌片を集積回路チップのボンディングパッド
に直接接続した半導体装置において、 前記樹脂フィルムが開口部を有し、この開口部の少なく
とも一部が導体パターンで被覆され、前記導体パターン
の裏面側から電子部品の一方の電極が前記開口部内で接
続され、他方の電極が裏面側に取り出されるように構成
したことを特徴とする半導体装置。 - 【請求項３】 前記開口部を覆う導体パターンは電源線
であることを特徴とする請求項(2) 記載の半導体装置。 - 【請求項４】 前記電子部品がチップキャパシタであ
り、前記樹脂フィルムの裏面にも接地線を構成する導体
導体が形成され、前記チップキャパシタの第２の電極が
前記接地線に接続されるようにしたことを特徴とする請
求項(3) 記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15912491A JP2971624B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体集積回路装置およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15912491A JP2971624B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体集積回路装置およびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513501A true JPH0513501A (ja) | 1993-01-22 |
| JP2971624B2 JP2971624B2 (ja) | 1999-11-08 |
Family
ID=15686762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15912491A Expired - Fee Related JP2971624B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体集積回路装置およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2971624B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6038907A (ja) * | 1983-07-05 | 1985-02-28 | ナシヨナル・セミコンダクター・コーポレーシヨン | 大スイングｃｍｏｓ電力増幅器 |
-
1991
- 1991-06-28 JP JP15912491A patent/JP2971624B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6038907A (ja) * | 1983-07-05 | 1985-02-28 | ナシヨナル・セミコンダクター・コーポレーシヨン | 大スイングｃｍｏｓ電力増幅器 |
| JPH0669127B2 (ja) * | 1983-07-05 | 1994-08-31 | ナシヨナル・セミコンダクター・コーポレーシヨン | 大スイングｃｍｏｓ電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2971624B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601867B2 (ja) | 半導体集積回路実装基板、その製造方法および半導体集積回路装置 | |
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05500882A (ja) | 低インピーダンスパッケージング | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP2971624B2 (ja) | 半導体集積回路装置およびこれを用いた半導体装置 | |
| JPH0196943A (ja) | 半導体集積回路装置 | |
| JPH09252080A (ja) | 高周波集積回路 | |
| JP2507447B2 (ja) | 半導体集積回路装置 | |
| JP2507475B2 (ja) | フィルムキャリアを用いた半導体集積回路装置 | |
| JP2518145B2 (ja) | 放熱板付き多層リ―ドフレ―ム | |
| JPH0828392B2 (ja) | 半導体集積回路装置 | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH02276269A (ja) | 半導体装置 | |
| JPH04359464A (ja) | 半導体装置 | |
| JPH05291477A (ja) | 複合リードフレーム | |
| JPH04284637A (ja) | 半導体集積回路実装装置およびこれを用いた半導体装置 | |
| JPH07297342A (ja) | 複合リードフレーム | |
| JPH04352463A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPS6262465B2 (ja) | ||
| JPH05251617A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0629347A (ja) | Ｔａｂパッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |