JP2019110413A

JP2019110413A - 増幅装置

Info

Publication number: JP2019110413A
Application number: JP2017241395A
Authority: JP
Inventors: 吉田　誠; Makoto Yoshida; 吉田　　誠
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2017-12-18
Filing date: 2017-12-18
Publication date: 2019-07-04
Anticipated expiration: 2037-12-18
Also published as: EP3499714A1; JP7096478B2

Abstract

【課題】エネルギー消費が大きくなることなく、歪特性が悪化することがない増幅装置を提供すること。【解決手段】増幅装置１は、入力される信号を増幅するオペアンプＵ１と、オペアンプＵ１により増幅された信号が入力されるダイヤモンドバッファ回路２と、カレントミラー回路３、４と、を備える。カレントミラー回路３は、正側の電源Ｖ１とダイヤモンドバッファ回路２とに接続され、オペアンプＵ１の正側の電源端子に接続されている。カレントミラー回路４は、負側の電源Ｖ２とダイヤモンドバッファ回路２とに接続され、オペアンプＵ１の負側の電源端子に接続されている。【選択図】図１

Description

本発明は、信号を増幅する増幅装置に関する。

図８は、ダイヤモンドバッファと呼ばれている回路の構成を示す図である（例えば、特許文献１の図５参照。）。図８に示すように、ダイヤモンドバッファ回路は、バイポーラトランジスタＱ１０１〜Ｑ１０４、抵抗Ｒ１０１、Ｒ１０２、Ｒ１０４〜Ｒ１０７を有する。Ｒ１０３は、負荷である。ダイヤモンドバッファ回路において、出力段ベース側のバイアス電流は、抵抗Ｒ１０６、Ｒ１０４を流れている。出力電圧が上昇し、負荷Ｒ１０３に流れる電流が増加したとき、バイポーラトランジスタＱ１０１の出力電流が増え、ベース電流も増える。このため、バイアス電流は、これを供給するのに、十分な電流が望まれる。しかしながら、ベース側のバイアス電流は、これに反して減少する（図９参照。）。その理由は、入力電圧が上昇すると、バイポーラトランジスタＱ１０３のベース電圧が上昇する。これに伴い、エミッタの電位が上昇し、＋ＶＣＣとの電位差が小さくなる。バイアス電流は、バイポーラトランジスタＱ１０３のエミッタ電位と＋ＶＣＣの電位差と抵抗Ｒ１０４の値で決まる。このため、出力の振幅が大きければ大きいほど、減少が顕著になる。なお、図９において、上のグラフは、バイアス電流を示し、真ん中のグラフは、負荷電流を示し、下のグラフは、出力電圧を示している。

図１０は、上記した問題を解決した回路の構成を示す図である。図８と比較して、バイポーラトランジスタＱ１０５、Ｑ１０６、抵抗Ｒ１０６〜Ｒ１０８、ダイオードＤ１０１〜Ｄ１０４が追加されている。ダイオードＤ１０１、Ｄ１０３、抵抗Ｒ１０６、バイポーラトランジスタＱ１０５は、定電流回路（定電流源）を構成している。また、ダイオードＤ１０２、Ｄ１０４、抵抗Ｒ１０７、バイポーラトランジスタＱ１０６は、定電流回路（定電流源）を構成している。定電流回路により、バイアス電流の減少を抑えている。すなわち、予めバイアス電流を定電流で流し、その電流をベース電流に当てる。この場合、瞬間的な電流が必要になったときも、定電流であり、決められた電流以上を供給することができない（図１０参照。）。また、十分な電流を供給するためには、無負荷時も常に予め負荷に対応できるだけの電流を流しておく必要があり、損失が多い。なお、図１１において、上のグラフは、バイアス電流を示し、真ん中のグラフは、負荷電流を示し、下のグラフは、出力電圧を示している。

特開２０１１−１８２１７３号公報

上述のとおり、従来のダイヤモンドバッファ回路は、出力負荷が大きくなったときほど、バイアス電流が減少し、十分なベース電流を流すことができないので、歪特性が悪化するという問題点を有する。この対策として、定電流源でバイアス電流を与える方式もあるが、歪を改善するためには、予め大きな電流を流せばよいが、無信号時のエネルギー消費が大きくなる課題があった。

本発明の目的は、アイドリング時のエネルギー消費を小さくしつつ、歪特性を悪化させない増幅装置を提供することである。

第１の発明の増幅装置は、入力される信号を増幅するオペアンプと、前記オペアンプにより増幅された信号が入力されるダイヤモンドバッファ回路と、電源と前記ダイヤモンドバッファ回路とに接続され、前記オペアンプの電源端子に接続されたカレントミラー回路と、を備えることを特徴とする。

本発明では、カレントミラー回路は、電源とダイヤモンドバッファ回路とに接続されている。また、カレントミラー回路は、オペアンプの電源端子に接続されている。オペアンプの電源電流は、入力信号に相似している。従って、入力信号が大きいときは、オペアンプの電源電流が大きくなり、カレントミラー回路により、ダイヤモンドバッファ回路に流れるバイアス電流が大きくなる。これにより、十分なバイアス電流を流すことができるため、歪特性が悪化することがない。

また、入力信号が小さいときは、オペアンプの電源電流が小さくなり、カレントミラー回路により、ダイヤモンドバッファ回路に流れるバイアス電流が小さくなる。これにより、エネルギー消費が大きくなることがない。

このように、本発明によれば、アイドリング時のエネルギー消費が大きくなることなく、歪特性が悪化することがない。

第２の発明の増幅装置は、第１の発明の増幅装置において、前記カレントミラー回路は、正側の電源と前記ダイヤモンドバッファ回路とに接続され、前記オペアンプの正側の電源端子に接続された第１カレントミラー回路と、負側の電源と前記ダイヤモンドバッファ回路とに接続され、前記オペアンプの負側の電源端子に接続された第２カレントミラー回路と、を有することを特徴とする。

第３の発明の増幅装置は、第２の発明の増幅装置において、前記ダイヤモンドバッファ回路は、コレクタが、正側の電源に接続され、エミッタが、第１抵抗を介して、負荷に接続され、ベースが、第４抵抗を介して、第３バイポーラトランジスタのエミッタに接続された、ｎｐｎ型の第１バイポーラトランジスタと、コレクタが、負側の電源に接続され、エミッタが、第２抵抗を介して、前記負荷に接続され、ベースが、第５抵抗を介して、第４バイポーラトランジスタのエミッタに接続された、ｐｎｐ型の第２バイポーラトランジスタと、コレクタが、負側の電源に接続され、エミッタが、前記第４抵抗を介して、前記第１バイポーラトランジスタのベースと、前記第１カレントミラー回路と、に接続され、ベースが、前記オペアンプの出力端子に接続された、ｐｎｐ型の前記第３バイポーラトランジスタと、コレクタが、正側の電源に接続され、エミッタが、前記第５抵抗を介して、前記第２バイポーラトランジスタのベースと、前記第２カレントミラー回路と、に接続され、ベースが、前記オペアンプの前記出力端子に接続された、ｎｐｎ型の前記第４バイポーラトランジスタと、を有することを特徴とする。

第４の発明の増幅装置は、第３の発明の増幅装置において、前記第１カレントミラー回路は、コレクタが、前記ダイヤモンドバッファ回路に接続され、エミッタが、第１３抵抗を介して、正側の電源に接続され、ベースが、第６バイポーラトランジスタのベースとコレクタとに接続された、ｐｎｐ型の第５バイポーラトランジスタと、コレクタが、ベースと、前記オペアンプの正側の電源端子と、前記第５バイポーラトランジスタのベースと、に接続され、エミッタが、第１２抵抗を介して、正側の電源に接続され、ベースが、コレクタと、前記第５バイポーラトランジスタのベースと、に接続された、ｐｎｐ型の前記第６バイポーラトランジスタと、を有し、前記第２カレントミラー回路は、コレクタが、前記ダイヤモンドバッファ回路に接続され、エミッタが、第１５抵抗を介して、負側の電源に接続され、ベースが、第８バイポーラトランジスタのベースとコレクタとに接続された、ｎｐｎ型の第７バイポーラトランジスタと、コレクタが、ベースと、前記オペアンプの負側の電源端子と、前記第７バイポーラトランジスタのベースと、に接続され、エミッタが、第１４抵抗を介して、負側の電源に接続され、ベースが、コレクタと、前記第７バイポーラトランジスタのベースと、に接続された、ｎｐｎ型の前記第８バイポーラトランジスタと、を有することを特徴とする。

第５の発明の増幅装置は、第１〜第４のいずれかの発明の増幅装置において、前記オペアンプは、負側の入力端子に、第１１抵抗を介して、信号が入力され、正側の入力端子が、基準電位に接続され、出力端子が、負荷に接続され、出力端子と負側の入力端子との間に第６抵抗が接続されていることを特徴とする。

本発明によれば、エネルギー消費が大きくなることなく、歪特性が悪化することがない。

本発明の実施形態に係る増幅装置の回路構成を示す図である。バイポーラトランジスタＱ３のベース−エミッタ間電圧等を示すグラフである。負荷に流れる電流等を示すグラフである。従来のダイヤモンドバッファ回路を用いた増幅装置の構成を示す図である従来の増幅装置での立ち上がりを示した図である。本実施形態の増幅装置での立ち上がりを示した図である。負荷に流れる電流等を示すグラフである。ダイヤモンドバッファ回路の構成を示す図である。負荷に流れる電流等を示すグラフである。ダイヤモンドバッファ回路を改良した回路の構成を示す図である。負荷に流れる電流等を示すグラフである。

以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係る増幅装置の回路構成を示す図である。図１に示すように、増幅装置１は、オペアンプＵ１と、ダイヤモンドバッファ回路２と、カレントミラー回路３、４と、を備える。

オペアンプＵ１は、入力される信号を増幅する。オペアンプＵ１の負側の入力端子に、信号が入力される。また、オペアンプＵ１の負側の入力端子には、抵抗Ｒ１１（第１１抵抗）が接続されている。オペアンプＵ１の正側の入力端子は、基準電位（グラウンド）に接続されている。オペアンプＵ１の出力端子は、負荷Ｒ３（抵抗Ｒ１と抵抗Ｒ２との間）に接続されている。オペアンプＵ１の出力端子と、負側の入力端子と、の間に、抵抗Ｒ６（第６抵抗）が接続されている。すなわち、オペアンプＵ１と抵抗Ｒ６、Ｒ１１とにより、反転増幅回路が構成されている。

ダイヤモンドバッファ回路２は、オペアンプＵ１により増幅された信号が入力される。バイポーラトランジスタＱ１〜Ｑ４、抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５を有する。バイポーラトランジスタＱ１（第１バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ１のコレクタは、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ１のエミッタは、抵抗Ｒ１（第１抵抗）を介して、負荷Ｒ３に接続されている。バイポーラトランジスタＱ１のベースは、抵抗Ｒ４（第４抵抗）を介して、パイポーラトランジスタＱ３のエミッタに接続されている。

バイポーラトランジスタＱ２（第２バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ２（第２バイポーラトランジスタ）のコレクタは、負側の電源Ｖ２（−ＶＣＣ）に接続されている。バイポーラトランジスタＱ２のエミッタは、抵抗Ｒ２（第２抵抗）を介して、負荷Ｒ３に接続されている。バイポーラトランジスタＱ２のベースは、抵抗Ｒ５（第５抵抗）を介して、バイポーラトランジスタＱ４のエミッタに接続されている。

バイポーラトランジスタＱ３（第３バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ３のコレクタは、負側の電源Ｖ２（−ＶＣＣ）に接続されている。バイポーラトランジスタＱ３のエミッタは、抵抗Ｒ４を介して、バイポーラトランジスタＱ１のベースと、カレントミラー回路３と、に接続されている。

バイポーラトランジスタＱ４（第４バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ４のコレクタは、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ４のエミッタが、抵抗Ｒ５を介して、バイポーラトランジスタＱ２のベースと、カレントミラー回路４と、に接続されている。バイポーラトランジスタＱ４のベースは、オペアンプＵ１の出力端子に接続されている。

カレントミラー回路３（第１カレントミラー回路）は、正側の電源Ｖ１（＋ＶＣＣ）とダイヤモンドバッファ回路２とに接続されている。また、カレントミラー回路３は、オペアンプＵ１の正側の電源端子に接続されている。カレントミラー回路３は、バイポーラトランジスタＱ５、Ｑ６と、抵抗Ｒ１２、Ｒ１３と、を有する。

バイポーラトランジスタＱ５（第５バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ５のコレクタは、ダイヤモンドバッファ回路２（抵抗Ｒ４）に接続されている。バイポーラトランジスタＱ５のエミッタは、抵抗Ｒ１３（第１３抵抗）を介して、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ５のベースは、バイポーラトランジスタＱ６のベースとコレクタとに接続されている。

バイポーラトランジスタＱ６（第６バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ６のコレクタは、ベースと、オペアンプＵ１の正側の電源端子と、バイポーラトランジスタＱ５のベースと、に接続されている。バイポーラトランジスタＱ６のエミッタは、抵抗Ｒ１２（第１２抵抗）を介して、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ６のベースは、コレクタと、バイポーラトランジスタＱ５のベースと、に接続されている。

カレントミラー回路４（第２カレントミラー回路）は、負側の電源Ｖ２（−ＶＣＣ）とダイヤモンドバッファ回路２とに接続されている。また、カレントミラー回路４は、オペアンプＵ１の負側の電源端子に接続されている。カレントミラー回路４は、バイポーラトランジスタＱ７、Ｑ８と、抵抗Ｒ１４、Ｒ１５と、を有する。

バイポーラトランジスタＱ７（第７バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ７のコレクタは、ダイヤモンドバッファ回路２（抵抗Ｒ５）に接続されている。バイポーラトランジスタＱ７のエミッタは、抵抗Ｒ１５（第１５抵抗）を介して、負側の電源Ｖ２（−ＶＣＣ）に接続されている。バイポーラトランジスタＱ７のベースは、バイポーラトランジスタＱ８のベースとコレクタとに接続されている。

バイポーラトランジスタＱ８（第８バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ８のコレクタは、ベースと、オペアンプＵ１の負側の電源端子と、バイポーラトランジスタＱ７のベースと、に接続されている。バイポーラトランジスタＱ８のエミッタは、抵抗Ｒ１４（第１４抵抗）を介して、負側の電源Ｖ２（−ＶＣＣ）に接続されている。バイポーラトランジスタＱ８のベースは、コレクタと、バイポーラトランジスタＱ７のベースと、に接続されている。

上述したように、カレントミラー回路３は、正側の電源Ｖ１（＋ＶＣＣ）とダイヤモンドバッファ回路２とに接続されている。また、カレントミラー回路３は、オペアンプＵ１の正側の電源端子に接続されている。ここで、オペアンプＵ１の電源電流は、入力信号に相似している。従って、入力信号が大きいときは、オペアンプＵ１の電源電流が大きくなる。このため、バイポーラトランジスタＱ６に流れる電流が大きくなり、バイポーラトランジスタＱ５に流れる電流も大きくなる。これにより、抵抗Ｒ１３を流れるバイアス電流が大きくなり、バイポーラトランジスタＱ１のベースに十分な電流を流すことができるため、無信号時のバイアス電流が小さくても、歪特性が悪化することがない。

また、入力信号が小さいときは、オペアンプＵ１の電源電流が小さくなり、カレントミラー回路３により、抵抗Ｒ１３を流れるバイアス電流が小さくなる。これにより、エネルギー消費が大きくなることがない。

負側においても、カレントミラー回路４は、負側の電源Ｖ２（−ＶＣＣ）とダイヤモンドバッファ回路２とに接続されている。また、カレントミラー回路３は、オペアンプＵ１の負側の電源端子に接続されている。このため、正側と同様の動きが発生する。

図２は、バイポーラトランジスタＱ３のベース−エミッタ間電圧等を示すグラフである。上から１番目のグラフは、バイポーラトランジスタＱ３のベース−エミッタ間電圧を示している。２番目のグラフは、バイポーラトランジスタＱ３のベース電流を示している。３番目のグラフは、バイポーラトランジスタＱ３のコレクタ電流を示している。４番目のグラフは、バイポーラトランジスタＱ１のベース電流を示している。５番目のグラフは、出力電圧を示している。

上述したように、オペアンプＵ１の出力端子は、ダイヤモンドバッファ回路２の負荷Ｒ３への出力端子である抵抗Ｒ１と抵抗Ｒ２の接続点に接続されている。これにより、オペアンプＵ１の出力上昇とともに、バイポーラトランジスタＱ３のベース電位が上昇し、バイポーラトランジスタＱ３のベース−エミッタ間電圧は、下がる。このため、バイポーラトランジスタＱ３のベース電流は低下し、バイポーラトランジスタＱ３のコレクタ電流も低下する。一方、バイポーラトランジスタＱ６とバイポーラトランジスタＱ５とによるカレントミラー回路３は、オペアンプＵ１の電源電流に合わせて、電流を上昇させる。このとき、バイポーラトランジスタＱ３のコレクタ電流は、減少しているため、カレントミラー回路３で供給された電流は、出力電圧の増加に伴い増えるバイポーラトランジスタＱ１のベース電流を供給するために流しておくバイポーラトランジスタＱ１のバイアス電流を効果的に増加させることができる。

図３は、負荷電流等を示すグラフである。上のグラフは、抵抗Ｒ１３に流れるバイアス電流を示している。真ん中のグラフは、負荷Ｒ３に流れる出力負荷電流を示している。下のグラフは、出力電圧を示している。図２に示すように、負荷電流が増加すると、バイアス電流も増加している。

図４は、従来の定電流源を使用したダイヤモンドバッファ回路を用いた増幅装置の構成を示す図である。増幅装置１０１は、本実施形態の増幅装置１と比較して、オペアンプＵ１の正側の電源端子が、直接、正側の電源Ｖ１（＋ＶＣＣ）に接続されている点、オペアンプＵ１の負側の電源端子が、直接、負側の電源Ｖ２（−ＶＣＣ）に接続されている点、カレントミラー回路３（バイポーラトランジスタＱ６のコレクタ）が電流源Ｉ１に接続されている点、カレントミラー回路４（バイポーラトランジスタＱ８のコレクタ）が電流源Ｉ２に接続されている点が異なる。

ここで、負荷Ｒ３を比較的重い８Ω、５ｍＷの負荷とし、増幅装置１０１では、バイアス電流を１．９９ｍＡとし、増幅装置１では、増幅装置１０１とほぼ同じか小さい値として、バイアス電流を１．９５ｍＡとした。このとき、増幅装置１０１において、バイポーラトランジスタＱ１のコレクタ電流は、２４ｍＡであった。また、増幅装置１において、バイポーラトランジスタＱ１のコレクタ電流は、それよりも小さい１８．５ｍＡであった。そして、増幅装置１０１の歪率は、０．００３６１０％、増幅装置１の歪率は、０．０００８８５％であった。

バイアス電流が信号に応じて増減されることで、負荷への電流供給能力も、改善されていると考えられる。入力に方形波を用いて、立ち上がり（反転出力なので、立ち下がり）の時間を測定し、比較する。条件として、バイアス電流をそろえて比較している。図５は、従来の増幅装置での立ち上がりを示した図である。図６は、本実施形態の増幅装置での立ち上がりを示した図である。増幅装置１０１での立ち上がり時間は、４．６μＳ（１０％−９０％）である。増幅装置１での立ち上がり時間は、３．７μＳ（１０％−９０％）である。このように、増幅装置１では、増幅装置１０１よりも、出力の立ち下がりが高速化できている。

また、増幅装置１と従来の増幅装置１０１とにおいて、同等負荷条件で、同等歪率のときの、抵抗Ｒ１３を流れる電流を比較した。増幅装置１０１の抵抗Ｒ１３を流れる電流は、１．９９ｍＡであった。一方、増幅装置１の抵抗Ｒ１３を流れる電流は、それよりも小さい１．３９ｍＡであった。このように、増幅装置１は、従来回路と同等性能を維持しながら、無信号時の消費電力を抑えることができている。

なお、オペアンプＵ１の出力端子は、負荷Ｒ３に接続されているが、負荷Ｒ３への電流は、ほとんど、バイポーラトランジスタＱ１、Ｑ２から供給されている（図７参照。）。図７において、上のグラフは、オペアンプ１からの負荷電流供給量を示し、真ん中のグラフは、バイポーラトランジスタＱ１、Ｑ２からの負荷電流供給量を示し、下のグラフは、負荷電流を示している。

以上説明したように、本実施形態では、カレントミラー回路３、４は、電源とダイヤモンドバッファ回路２とに接続されている。また、カレントミラー回路３、４は、オペアンプＵ１の電源端子に接続されている。オペアンプＵ１の電源電流は、入力信号に相似している。従って、入力信号が大きいときは、オペアンプの電源電流が大きくなり、カレントミラー回路３、４により、ダイヤモンドバッファ回路２に流れる電流が大きくなる。これにより、十分な電流を流すことができるため、歪特性が悪化することがない。

また、入力信号が小さいときは、オペアンプＵ１の電源電流が小さくなり、カレントミラー回路３、４により、ダイヤモンドバッファ回路２に流れる電流が小さくなる。これにより、エネルギー消費が大きくなることがない。

このように、本実施形態によれば、エネルギー消費が大きくなることなく、歪特性が悪化することがない。

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

本発明は、信号を増幅する増幅装置に好適に採用され得る。

１増幅装置
２ダイヤモンドバッファ回路
３カレントミラー回路（第１カレントミラー回路）
４カレントミラー回路（第２カレントミラー回路）
Ｑ１バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｑ２バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｑ３バイポーラトランジスタ（第３バイポーラトランジスタ）
Ｑ４バイポーラトランジスタ（第４バイポーラトランジスタ）
Ｑ５バイポーラトランジスタ（第５バイポーラトランジスタ）
Ｑ６バイポーラトランジスタ（第６バイポーラトランジスタ）
Ｑ７バイポーラトランジスタ（第７バイポーラトランジスタ）
Ｑ８バイポーラトランジスタ（第８バイポーラトランジスタ）
Ｒ１抵抗（第１抵抗）
Ｒ２抵抗（第２抵抗）
Ｒ３負荷
Ｒ４抵抗（第４抵抗）
Ｒ５抵抗（第５抵抗）
Ｒ６抵抗（第６抵抗）
Ｒ１１抵抗（第１１抵抗）
Ｒ１２抵抗（第１２抵抗）
Ｒ１３抵抗（第１３抵抗）
Ｒ１４抵抗（第１４抵抗）
Ｒ１５抵抗（第１５抵抗）
Ｒ４抵抗（第５抵抗）
Ｒ５抵抗（第１抵抗）
Ｒ６負荷
Ｒ７抵抗（第２抵抗）
Ｖ１正側の電源
Ｖ２負側の電源

Claims

入力される信号を増幅するオペアンプと、
前記オペアンプにより増幅された信号が入力されるダイヤモンドバッファ回路と、
電源と前記ダイヤモンドバッファ回路とに接続され、前記オペアンプの電源端子に接続されたカレントミラー回路と、を備えることを特徴とする増幅装置。
前記カレントミラー回路は、
正側の電源と前記ダイヤモンドバッファ回路とに接続され、前記オペアンプの正側の電源端子に接続された第１カレントミラー回路と、
負側の電源と前記ダイヤモンドバッファ回路とに接続され、前記オペアンプの負側の電源端子に接続された第２カレントミラー回路と、を有することを特徴とする請求項１に記載の増幅装置。
前記ダイヤモンドバッファ回路は、
コレクタが、正側の電源に接続され、
エミッタが、第１抵抗を介して、負荷に接続され、
ベースが、第４抵抗を介して、第３バイポーラトランジスタのエミッタに接続された、ｎｐｎ型の第１バイポーラトランジスタと、
コレクタが、負側の電源に接続され、
エミッタが、第２抵抗を介して、前記負荷に接続され、
ベースが、第５抵抗を介して、第４バイポーラトランジスタのエミッタに接続された、ｐｎｐ型の第２バイポーラトランジスタと、
コレクタが、負側の電源に接続され、
エミッタが、前記第４抵抗を介して、前記第１バイポーラトランジスタのベースと、前記第１カレントミラー回路と、に接続され、
ベースが、前記オペアンプの出力端子に接続された、ｐｎｐ型の前記第３バイポーラトランジスタと、
コレクタが、正側の電源に接続され、
エミッタが、前記第５抵抗を介して、前記第２バイポーラトランジスタのベースと、前記第２カレントミラー回路と、に接続され、
ベースが、前記オペアンプの前記出力端子に接続された、ｎｐｎ型の前記第４バイポーラトランジスタと、を有することを特徴とする請求項２に記載の増幅装置。
前記第１カレントミラー回路は、
コレクタが、前記ダイヤモンドバッファ回路に接続され、
エミッタが、第１３抵抗を介して、正側の電源に接続され、
ベースが、第６バイポーラトランジスタのベースとコレクタとに接続された、ｐｎｐ型の第５バイポーラトランジスタと、
コレクタが、ベースと、前記オペアンプの正側の電源端子と、前記第５バイポーラトランジスタのベースと、に接続され、
エミッタが、第１２抵抗を介して、正側の電源に接続され、
ベースが、コレクタと、前記第５バイポーラトランジスタのベースと、に接続された、ｐｎｐ型の前記第６バイポーラトランジスタと、を有し、
前記第２カレントミラー回路は、
コレクタが、前記ダイヤモンドバッファ回路に接続され、
エミッタが、第１５抵抗を介して、負側の電源に接続され、
ベースが、第８バイポーラトランジスタのベースとコレクタとに接続された、ｎｐｎ型の第７バイポーラトランジスタと、
コレクタが、ベースと、前記オペアンプの負側の電源端子と、前記第７バイポーラトランジスタのベースと、に接続され、
エミッタが、第１４抵抗を介して、負側の電源に接続され、
ベースが、コレクタと、前記第７バイポーラトランジスタのベースと、に接続された、ｎｐｎ型の前記第８バイポーラトランジスタと、を有することを特徴とする請求項３に記載の増幅装置。
前記オペアンプは、
負側の入力端子に、第１１抵抗を介して、信号が入力され、
正側の入力端子が、基準電位に接続され、
出力端子が、負荷に接続され、
出力端子と負側の入力端子との間に第６抵抗が接続されていることを特徴とする請求項１〜４のいずれか１項に記載の増幅装置。