JPS60136404A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS60136404A JPS60136404A JP24404583A JP24404583A JPS60136404A JP S60136404 A JPS60136404 A JP S60136404A JP 24404583 A JP24404583 A JP 24404583A JP 24404583 A JP24404583 A JP 24404583A JP S60136404 A JPS60136404 A JP S60136404A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output impedance
- output
- voltage
- negative feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電源回路の出力増幅回路に係り、特忙広い周
波数範囲にわたり、低い出力インピーダンスを実現する
ための増幅回路に関するものである。
波数範囲にわたり、低い出力インピーダンスを実現する
ための増幅回路に関するものである。
近年の電子器機においては高速化が進展している。この
ため、電子回路の消費電流も高速に変化し、その電力供
給をする電源回路は、出力電流の高速な変化に対して安
定な電圧を供給する必要がおる。たとえば、第１図に示
すような電源回路は、電位を切り替えて負荷に電流を供
給するもので、計測機器の基準電圧や精度の高いパルス
波形の発生に使われる回路であるが、同図中の電圧源は
出力ｔｍが高速に切替わるので、これに対しても電位が
安定である必要がある。また、デジタル回路の消費電流
は、ＴＴＬ（Ｔｒａｎｚｉｓｔｏｒ Ｔｒａｎｓｉｓｔ
ｏｒ Ｌｏｇｉｃ ）のように入・出力の論理レベルの
高低によって変化したり、ＣＭＯ５（Ｃ’ｏｎｐｔｔｍ
ｔｎｔａｒｙ ＭＯＳ ）のように論理レベルの遷移時
に大きくなるものがある。これらの回路を安定に、また
精度よく動作させるには出力電圧の安定な電源回路が必
要なことがある。
ため、電子回路の消費電流も高速に変化し、その電力供
給をする電源回路は、出力電流の高速な変化に対して安
定な電圧を供給する必要がおる。たとえば、第１図に示
すような電源回路は、電位を切り替えて負荷に電流を供
給するもので、計測機器の基準電圧や精度の高いパルス
波形の発生に使われる回路であるが、同図中の電圧源は
出力ｔｍが高速に切替わるので、これに対しても電位が
安定である必要がある。また、デジタル回路の消費電流
は、ＴＴＬ（Ｔｒａｎｚｉｓｔｏｒ Ｔｒａｎｓｉｓｔ
ｏｒ Ｌｏｇｉｃ ）のように入・出力の論理レベルの
高低によって変化したり、ＣＭＯ５（Ｃ’ｏｎｐｔｔｍ
ｔｎｔａｒｙ ＭＯＳ ）のように論理レベルの遷移時
に大きくなるものがある。これらの回路を安定に、また
精度よく動作させるには出力電圧の安定な電源回路が必
要なことがある。
このような出力電流が高速に変化する電源回路において
、電源の出力電圧の高精度化を実現するには、電源とし
て使われる回路の出力インピーダンスが広い周波数範囲
において充分に低い必要がある。
、電源の出力電圧の高精度化を実現するには、電源とし
て使われる回路の出力インピーダンスが広い周波数範囲
において充分に低い必要がある。
第２図は、上記の目的に対する電圧源回路に用いられる
、従来の増幅回路の一例のブロックダイヤグラムで、演
算増幅器（０Ｐアンプ）、電流増幅回路（Ｃｕｒｒｇｎ
ｔ Ｂｏｏｓｔｅｒ ；以下ＣＢと呼ぶ。）コンデンサ
ＣＬ、および負帰還を施すための抵抗Ｒ，，Ｒ，から構
成されている。
、従来の増幅回路の一例のブロックダイヤグラムで、演
算増幅器（０Ｐアンプ）、電流増幅回路（Ｃｕｒｒｇｎ
ｔ Ｂｏｏｓｔｅｒ ；以下ＣＢと呼ぶ。）コンデンサ
ＣＬ、および負帰還を施すための抵抗Ｒ，，Ｒ，から構
成されている。
この回路の直流電圧精度および電圧利得は、負帰還によ
って決定されるが、高精度の抵抗を用いることにより、
高い精度のものが得られることは広く知られるとおりで
ある。
って決定されるが、高精度の抵抗を用いることにより、
高い精度のものが得られることは広く知られるとおりで
ある。
出力インピーダンスについて述べると、低い周波数領域
においては負帰還により、また高域においてはコンデン
サＣＬによって出力インピーダンスの低減が行われてお
り、全般的に出力インピーダンスが低くなるようにして
いる。
においては負帰還により、また高域においてはコンデン
サＣＬによって出力インピーダンスの低減が行われてお
り、全般的に出力インピーダンスが低くなるようにして
いる。
低域では、ＣＢの内部抵抗なｒとし、負帰還量を’ＮＦ
Ｅとすると、出力インピーダンスはＺ。ｐ−””ＮＪ’
Ｂとなり、周波数が低い程、その負帰還量が大きいので
、出力インピーダンスが低くなる。
Ｅとすると、出力インピーダンスはＺ。ｐ−””ＮＪ’
Ｂとなり、周波数が低い程、その負帰還量が大きいので
、出力インピーダンスが低くなる。
また、コンデンサＣＬのインピーダンスは周波数に逆比
例して高い周波数において低くなるので、高域での低イ
ンピーダンス化を受け持つ。このようにして直流から高
い周波数領域にわたって出力インピーダンスの低減を計
ろうというのがこの回路の動作である。
例して高い周波数において低くなるので、高域での低イ
ンピーダンス化を受け持つ。このようにして直流から高
い周波数領域にわたって出力インピーダンスの低減を計
ろうというのがこの回路の動作である。
この回路の負帰還に関する動作について、第３図のボー
ド線図を用いて述べる。この回路には、２つのボールが
在存する。ボールとは、周波数特性が−６ｄ” ／ ｏ
ｃ ｒだけ増加する変曲点の周波数である。第１のボー
ルは、 ＯＰアンプのオーブン・ループ特性自身が持つ
もので、これは通常数Ｈ２〜数十Ｈ２の低い周波数にあ
る。第２のボールは、 ＣＢの内部抵抗ｒとコンデンサ
ＣＬとで構成されるローパスフィルタのコーナー周波数
ｆｃであり、ｆｃ ＝ １／２＊ｃ ｒで表わされ、い
ま仮りに、ｒ＝１０Ω、（１’Ｌ＝１μＦとすると、ｆ
ｏ′：！Ｆ１６ｋＢ２となるものである。ここで、もし
ｆ。が帰還量ＡＮ、Ｅ〉１の周波数範囲にあるとｆｃハ
第２のボールであるので発振の可能性があり、回路が安
定に動作するには、ｆｃがＡｐｔｐｎ ＜ １の周波数
範囲にある必要がある。このため、負帰還によって出力
インピーダンスの低減ができる周波数範囲は、ｆｃ以下
に制限される。
ド線図を用いて述べる。この回路には、２つのボールが
在存する。ボールとは、周波数特性が−６ｄ” ／ ｏ
ｃ ｒだけ増加する変曲点の周波数である。第１のボー
ルは、 ＯＰアンプのオーブン・ループ特性自身が持つ
もので、これは通常数Ｈ２〜数十Ｈ２の低い周波数にあ
る。第２のボールは、 ＣＢの内部抵抗ｒとコンデンサ
ＣＬとで構成されるローパスフィルタのコーナー周波数
ｆｃであり、ｆｃ ＝ １／２＊ｃ ｒで表わされ、い
ま仮りに、ｒ＝１０Ω、（１’Ｌ＝１μＦとすると、ｆ
ｏ′：！Ｆ１６ｋＢ２となるものである。ここで、もし
ｆ。が帰還量ＡＮ、Ｅ〉１の周波数範囲にあるとｆｃハ
第２のボールであるので発振の可能性があり、回路が安
定に動作するには、ｆｃがＡｐｔｐｎ ＜ １の周波数
範囲にある必要がある。このため、負帰還によって出力
インピーダンスの低減ができる周波数範囲は、ｆｃ以下
に制限される。
ここで、この回路の出力インピーダンスＺｏｕｔの総合
特性について考えると、これは、内部抵抗ｒが負帰還に
よってＺ。Ｐ′に低減されたものとコンデンサＣＬのイ
ンピーダンスＺｃとの並列接続と考えることができ、第
４図に示したような特性となる。これが従来回路の出力
インピーダンヌ特性である。ここで、上記２つのインピ
ーダンスが双方ともｆｃにおいてｒとなることを考える
と、ＺｏＰとＺｃの交点はｆｃに生じ、総合出力インピ
ーダンスＺ。、ｔは、ｆｃにおいてＺ。ｕｔ−ｒ ／
２のピークを持つ。このように、従来回路では、負帰還
、およびコンデンサＣＬによっては出力インピーダンス
を低減しえない周波数範囲が生、 ４ する。
特性について考えると、これは、内部抵抗ｒが負帰還に
よってＺ。Ｐ′に低減されたものとコンデンサＣＬのイ
ンピーダンスＺｃとの並列接続と考えることができ、第
４図に示したような特性となる。これが従来回路の出力
インピーダンヌ特性である。ここで、上記２つのインピ
ーダンスが双方ともｆｃにおいてｒとなることを考える
と、ＺｏＰとＺｃの交点はｆｃに生じ、総合出力インピ
ーダンスＺ。、ｔは、ｆｃにおいてＺ。ｕｔ−ｒ ／
２のピークを持つ。このように、従来回路では、負帰還
、およびコンデンサＣＬによっては出力インピーダンス
を低減しえない周波数範囲が生、 ４ する。
上記したように、この従来回路では、発振を生じさせず
に負帰還とコンデンサにより出力インピーダンスを低減
するのは限界があり、出力インピーダンスに大きなピー
クを持つ。このピークは、内部抵抗ｒに依存しているた
め、内部抵抗ｒを低減すれば出力インピーダンスは低減
するが、これには使用素子の物理的限界があったり、回
路が非現実的なものとなる。
に負帰還とコンデンサにより出力インピーダンスを低減
するのは限界があり、出力インピーダンスに大きなピー
クを持つ。このピークは、内部抵抗ｒに依存しているた
め、内部抵抗ｒを低減すれば出力インピーダンスは低減
するが、これには使用素子の物理的限界があったり、回
路が非現実的なものとなる。
第５図に、その実測特性を示す。この回路は第２図で示
した回路構成を採用している。ＣＢ内蔵のハイパワーオ
ペアンプＴＤＢＯ７９１ＥＰ（Ｔｏｍｚｏｎ ＳＦ社製
）を使用した回路で、抵抗ＲＩ。
した回路構成を採用している。ＣＢ内蔵のハイパワーオ
ペアンプＴＤＢＯ７９１ＥＰ（Ｔｏｍｚｏｎ ＳＦ社製
）を使用した回路で、抵抗ＲＩ。
Ｒ，で負帰還を施して利得を４倍に設定しており高域の
出力インピーダンスの低減用コンデンサとしてＣＬ＝１
μＦのものを用いている。また、位相補償を施して第２
のボールの周波数ｆｃにおいて、ＡＮＦＢ＜１を満足し
ている。出力インピーダンスの特性は、２３ＸＨ２付近
で３７０のピークを生じており、全周波数に渡って出力
インビーダンスが低いとは言えない。
出力インピーダンスの低減用コンデンサとしてＣＬ＝１
μＦのものを用いている。また、位相補償を施して第２
のボールの周波数ｆｃにおいて、ＡＮＦＢ＜１を満足し
ている。出力インピーダンスの特性は、２３ＸＨ２付近
で３７０のピークを生じており、全周波数に渡って出力
インビーダンスが低いとは言えない。
以上で述べたように、従来技術による回路によれば、出
力インピーダンスにピークを生じるために、広い周波数
全範囲にわたって出力インピーダンスを低くすることは
できないという欠点がある。
力インピーダンスにピークを生じるために、広い周波数
全範囲にわたって出力インピーダンスを低くすることは
できないという欠点がある。
本発明の目的は、上記の従来回路の欠点を解決し、広い
周波数範囲において出力インピーダンスを低くすること
ができる増幅回路を提供することにある。
周波数範囲において出力インピーダンスを低くすること
ができる増幅回路を提供することにある。
本発明に係る増幅回路は、負帰還を施す前の回路の周波
数特性をラグリード型にしておくことにより、負帰還を
施す周波数範囲を拡大し、その出力インピーダンスを低
くするようにしたものである。その原理的な説明をする
と次のとおりである。
数特性をラグリード型にしておくことにより、負帰還を
施す周波数範囲を拡大し、その出力インピーダンスを低
くするようにしたものである。その原理的な説明をする
と次のとおりである。
第６図に、そのボード線図を示す。ＣＢの内部抵抗ｒと
コンデンサＯＬＥで構成されるローパスフィルタは、コ
ーナー周波数１０以上では一６ｄ、Ｂ１０Ｃアの特性を
持つので、 ＯＰアンプのオープンループ特性なｆｃ以
上でフラットになるラグリード型の特性にする。これに
より、第７図に示すようなＯＰアンプのラグリード型の
特性とｒ 、 ｃＬによるローパスフィルタの特性とを
総合するとボールを１つだけ持つ１次系のオープンルー
プ特性となる。０Ｐアンプのラグリード型の特性の第２
のボールにおける周波数ｆβの決定は、次の２つの条件
を満すことによって実現される。第１の条件は、周波数
ｆαからｆβの間の負帰還量をできるだけ大きな値にす
ることで、第２の条件は、周波数ｆβに第２のボールが
生ずるため、ｆβにおいて総合特性の負帰還量”ＮＦＢ
を１以下にして発振を防ぐ必要がある。この２つの条件
を満すためには、コナー周波数ｆβ と総合特性におい
てＡＭＦＥ＝１となる周波数１；９が等しくならなけれ
ばならない。このとき、ラグリード型の特性のｊαから
ｆβにおいては、ＡＮＦＢ−ｆｒ／ｆβとなる。
コンデンサＯＬＥで構成されるローパスフィルタは、コ
ーナー周波数１０以上では一６ｄ、Ｂ１０Ｃアの特性を
持つので、 ＯＰアンプのオープンループ特性なｆｃ以
上でフラットになるラグリード型の特性にする。これに
より、第７図に示すようなＯＰアンプのラグリード型の
特性とｒ 、 ｃＬによるローパスフィルタの特性とを
総合するとボールを１つだけ持つ１次系のオープンルー
プ特性となる。０Ｐアンプのラグリード型の特性の第２
のボールにおける周波数ｆβの決定は、次の２つの条件
を満すことによって実現される。第１の条件は、周波数
ｆαからｆβの間の負帰還量をできるだけ大きな値にす
ることで、第２の条件は、周波数ｆβに第２のボールが
生ずるため、ｆβにおいて総合特性の負帰還量”ＮＦＢ
を１以下にして発振を防ぐ必要がある。この２つの条件
を満すためには、コナー周波数ｆβ と総合特性におい
てＡＭＦＥ＝１となる周波数１；９が等しくならなけれ
ばならない。このとき、ラグリード型の特性のｊαから
ｆβにおいては、ＡＮＦＢ−ｆｒ／ｆβとなる。
ここで、出力インピーダンスについて述べる。
負帰還による出力インピーダンスの低減は、負帰還を施
した後の電圧利得なＡとすると、第７図に示すように直
流から１゜まで行なわれ、またコンデンサＣＬのインピ
ーダンスは、ｊｃ以上でｒ以下となる。この場合、ｆｏ
＞ｆｃの関係が成り立つ。したがって、出力インピーダ
ンスＺ。ｕ、ｔは、負帰還による低減とＣＬのインピー
ダンスが低下する周波数範囲の重なりとにより、ＣＢ
の内部インピーダンスよりも大幅に小さくなる。
した後の電圧利得なＡとすると、第７図に示すように直
流から１゜まで行なわれ、またコンデンサＣＬのインピ
ーダンスは、ｊｃ以上でｒ以下となる。この場合、ｆｏ
＞ｆｃの関係が成り立つ。したがって、出力インピーダ
ンスＺ。ｕ、ｔは、負帰還による低減とＣＬのインピー
ダンスが低下する周波数範囲の重なりとにより、ＣＢ
の内部インピーダンスよりも大幅に小さくなる。
第８図は出力インピーダンス特性図を示し、これを用い
て検討を行う。負帰還による出力インピーダンスの低減
は、ＡＮＦＢ〉１の周波数範囲でｓ Ｚｏｕｔ ＝ ｒ
／ ＡＭ、Ｂ であるが、”ＮＦＢはＡＭＦＢ〉１の
周波数ｆにおいて’ ｐｎｐｒｒ ＝ ｆβ／Ａ、１で
あるので、Ｚｏｐ ＝ ｒ−Ａ ＃／ｆβ になる。ま
た、コンデンサＣＬのインピーダンスは、Ｚｃ＝ ｔ’
／ωＣでｌＺｃ’ｌ＝ １／ωＣ″−ｆｃｒ／ｆである
。よって、出力インピーダンスの最大値は、ＩＺ、ｕｔ
ｍａｘ ｌ＝＜ｒＬｔ７２石】）／２ となる。また、
交点の周波数は、ｙｍ＝ＪＴ７；７７■ン）１である。
て検討を行う。負帰還による出力インピーダンスの低減
は、ＡＮＦＢ〉１の周波数範囲でｓ Ｚｏｕｔ ＝ ｒ
／ ＡＭ、Ｂ であるが、”ＮＦＢはＡＭＦＢ〉１の
周波数ｆにおいて’ ｐｎｐｒｒ ＝ ｆβ／Ａ、１で
あるので、Ｚｏｐ ＝ ｒ−Ａ ＃／ｆβ になる。ま
た、コンデンサＣＬのインピーダンスは、Ｚｃ＝ ｔ’
／ωＣでｌＺｃ’ｌ＝ １／ωＣ″−ｆｃｒ／ｆである
。よって、出力インピーダンスの最大値は、ＩＺ、ｕｔ
ｍａｘ ｌ＝＜ｒＬｔ７２石】）／２ となる。また、
交点の周波数は、ｙｍ＝ＪＴ７；７７■ン）１である。
ここで、ｆβ／ｆｃを大きく選ぶことにより、すなわち
ＯＰアンプの利得帯域幅積ＢＷ’を太きくしてｊ。
ＯＰアンプの利得帯域幅積ＢＷ’を太きくしてｊ。
を低く選ぶことにより、出力インピーダンスの最大値を
内部抵抗よりも極めて低くすることが可能となる。
内部抵抗よりも極めて低くすることが可能となる。
以上のようにＯＰアンプのオーブン・ループ特性をラグ
リード型にすることにより、広い全周波数範囲において
出力インピーダンスを低くすることが可能である。
リード型にすることにより、広い全周波数範囲において
出力インピーダンスを低くすることが可能である。
第９図は、本発明に係る増幅回路の一実施例の回路図で
ある。
ある。
本回路は、ＯＰアンプの電圧増幅部ＡＭｐ 、同電流増
幅部ＣＢ 、コンデンサＣＬおよび負帰還を施すための
抵抗Ｒ１〜Ｒ４，コンデンサＣ１，Ｃ２から構成されて
おり、４倍の直流電圧利得をもつ電源回路である。ＯＰ
アンプには利得帯域幅積ＢＷが大きなＥＡ １７７１５
ＣＧ（日立製）を用いている。電流増幅器ＣＢは、低
内部抵抗と出力電流能力とを実現するために、図示のよ
うなダイヤモンド回路を採用しており、例えば、コレク
タ損失２０Ｗのトランジスタを出力段に用い、出力電流
を０．５Ａで制限する保護（ロ）路を装備している。負
帰還回路は２系路あり、１つは、マイナ・フィードバッ
ク系路であり、抵抗Ｒ１と、抵抗８８ｍコンデンサＣ１
，Ｃ２の並直列回路とで構成されている。
幅部ＣＢ 、コンデンサＣＬおよび負帰還を施すための
抵抗Ｒ１〜Ｒ４，コンデンサＣ１，Ｃ２から構成されて
おり、４倍の直流電圧利得をもつ電源回路である。ＯＰ
アンプには利得帯域幅積ＢＷが大きなＥＡ １７７１５
ＣＧ（日立製）を用いている。電流増幅器ＣＢは、低
内部抵抗と出力電流能力とを実現するために、図示のよ
うなダイヤモンド回路を採用しており、例えば、コレク
タ損失２０Ｗのトランジスタを出力段に用い、出力電流
を０．５Ａで制限する保護（ロ）路を装備している。負
帰還回路は２系路あり、１つは、マイナ・フィードバッ
ク系路であり、抵抗Ｒ１と、抵抗８８ｍコンデンサＣ１
，Ｃ２の並直列回路とで構成されている。
もう１つの糸路は、回路の電圧利得を決めるメジャー・
フィードバック系路であり、抵抗Ｒ１゜Ｒ２で構成され
ている。
フィードバック系路であり、抵抗Ｒ１゜Ｒ２で構成され
ている。
本回路におけるラグリード型の特性、すなわちマイナ・
フィードバックを施したＯＰアンプの電圧増幅部ＡＭｐ
の特性は、第６図で、ｆｃ＝ｆα＝ ４０ＫＨ２，ｆβ
−４００ｋＨｚ 、ｆａ＝ ６５ ＭＥｚ、 またｆβ
からｆｃの範囲で”ｘｐＢ −４０倍に設定しである。
フィードバックを施したＯＰアンプの電圧増幅部ＡＭｐ
の特性は、第６図で、ｆｃ＝ｆα＝ ４０ＫＨ２，ｆβ
−４００ｋＨｚ 、ｆａ＝ ６５ ＭＥｚ、 またｆβ
からｆｃの範囲で”ｘｐＢ −４０倍に設定しである。
本回路における各種実測特性図を第１０図、第１１図、
第１２図に示す。第１０図は、電流増幅回路ＣＢの特性
と、マイナ・フィードバックを施したＯＰアンプの電圧
増幅部ＡＭＰの特性とを示したものである。第１１図は
、総合伝達特性を示したものである。また、第１２図は
、出力インピーダンス特性を示したものである。出力イ
ンピーダンス特性は、直流から１３ＫＨ２までの周波数
範囲で極めて低く、その最大値は１６２ｍΩ である。
第１２図に示す。第１０図は、電流増幅回路ＣＢの特性
と、マイナ・フィードバックを施したＯＰアンプの電圧
増幅部ＡＭＰの特性とを示したものである。第１１図は
、総合伝達特性を示したものである。また、第１２図は
、出力インピーダンス特性を示したものである。出力イ
ンピーダンス特性は、直流から１３ＫＨ２までの周波数
範囲で極めて低く、その最大値は１６２ｍΩ である。
ここで、さらに高周波数領域での低出力インピーダンス
化を実現するには、容量の異なるコンデンサを並列に接
続すればよい。このとき、コンデンサのリードインダク
タンスが低インピーダンス化の障害となるため、リード
インダクタンスの小さいコンデンサを用いる必要がある
。
化を実現するには、容量の異なるコンデンサを並列に接
続すればよい。このとき、コンデンサのリードインダク
タンスが低インピーダンス化の障害となるため、リード
インダクタンスの小さいコンデンサを用いる必要がある
。
また、この回路におけるステップ応答は、時定数τ＝７
０μＩで０．１−セットアツプ時間が０．５ｍ」の指数
特性を示し、回路図中コンデンサＣ６を取るとリンギン
グが生じるが、τ中１μＩで０．１チセットアッブ時間
が５０μｓになる。
０μＩで０．１−セットアツプ時間が０．５ｍ」の指数
特性を示し、回路図中コンデンサＣ６を取るとリンギン
グが生じるが、τ中１μＩで０．１チセットアッブ時間
が５０μｓになる。
なお、前記実施例では、ＯＰアンプの電圧増幅部ＡＭＰ
のラグリード型の特性を負帰還で実現したが、０Ｐアン
プの電圧増幅部ＣＢの位相補償端子に抵抗、コンデンサ
群を接続した位相補償回路１ においても実現可能である。
のラグリード型の特性を負帰還で実現したが、０Ｐアン
プの電圧増幅部ＣＢの位相補償端子に抵抗、コンデンサ
群を接続した位相補償回路１ においても実現可能である。
なお、上記実施例では出力電流能力を増大させるために
、電流増幅部ＣＢを有するもので説明したが、他の実施
例として第１３図のように電流増幅器がなくても実現す
ることができる。この場合、第７図に示すｆ。はＯＰア
ンプの内部抵抗ρ、コンデンサＣＬによって決まり、Ｏ
Ｐアンプの電圧入出力特性を、上記で述べたように、位
相補償回路によってラグリード型の特性にし、負帰還を
施すことにより、広い周波数範囲内において低い出力イ
ンピーダンスにすることができる。
、電流増幅部ＣＢを有するもので説明したが、他の実施
例として第１３図のように電流増幅器がなくても実現す
ることができる。この場合、第７図に示すｆ。はＯＰア
ンプの内部抵抗ρ、コンデンサＣＬによって決まり、Ｏ
Ｐアンプの電圧入出力特性を、上記で述べたように、位
相補償回路によってラグリード型の特性にし、負帰還を
施すことにより、広い周波数範囲内において低い出力イ
ンピーダンスにすることができる。
また、上記負帰還と位相補償とを併用するようにしても
同様な効果が得られることは明らかである。
同様な効果が得られることは明らかである。
以上、詳細に説明したように、本発明によれば、例えば
直流から数１００ ＭＥ ｚと、従来技術でなる回路の
数百倍から数千倍の広い周波数範囲内において出力イン
ピーダンスを大幅に低減することかでき、従来技術にな
る回路に比較して出力インピーダンスを数十分の−から
数百分の−にすることができるので、電子機器の安定な
電力供給、高精度の電圧供給などに顕著な効果が得られ
る。
直流から数１００ ＭＥ ｚと、従来技術でなる回路の
数百倍から数千倍の広い周波数範囲内において出力イン
ピーダンスを大幅に低減することかでき、従来技術にな
る回路に比較して出力インピーダンスを数十分の−から
数百分の−にすることができるので、電子機器の安定な
電力供給、高精度の電圧供給などに顕著な効果が得られ
る。
第１図は、電源回路の一使用例の接続図、第２図は、従
来の増幅回路の一例のプロックダイカインピーダンスの
実測特性図、第６図、第７図は、本発明の詳細な説明す
るためのボード線図、第８図は、その出力インピーダン
ス特性図、第９図は、本発明に係る増幅回路の一実施例
の回路図、第１０図、第１１図、第１２図は、その各種
実測特性図、第１３図は、本発明に係る増幅回路の他の
実施例のブロックダイヤグラムである。 ＡＭｐ・・−・・・・・・・・電圧増幅部ＣＢ ・・・
・・・・・・・・・・・・電流増幅部Ｒ，，Ｒ１・・・
・・・・・・メジャーフィードバック用の抵Ｒ，、Ｒ，
・・・・・・・・マイナーフィードバック用の抵抗 Ｃ４，Ｃ５・・・・凹・ＮじくコンデンサＣＬ・・・・
・・・・・・・・・・・・・・出力インピーダンス低減
用のコンデンサ ５ 電圧源 箇２０ ＯＰアシプ ＣＢ 愉３図 に 同波数ｆ Ｃａ ｌ；＝＋ ｖ＜−ｃ−：ｑ＜ｐｇ’＆ｉｌｌ受
ΔＶ 勧 ロ４ぐ ｎ４ 第 １０図 ８１１図 Ａ進数 ＋ （１−１ｚ） 第 １２ 図 第１３図
来の増幅回路の一例のプロックダイカインピーダンスの
実測特性図、第６図、第７図は、本発明の詳細な説明す
るためのボード線図、第８図は、その出力インピーダン
ス特性図、第９図は、本発明に係る増幅回路の一実施例
の回路図、第１０図、第１１図、第１２図は、その各種
実測特性図、第１３図は、本発明に係る増幅回路の他の
実施例のブロックダイヤグラムである。 ＡＭｐ・・−・・・・・・・・電圧増幅部ＣＢ ・・・
・・・・・・・・・・・・電流増幅部Ｒ，，Ｒ１・・・
・・・・・・メジャーフィードバック用の抵Ｒ，、Ｒ，
・・・・・・・・マイナーフィードバック用の抵抗 Ｃ４，Ｃ５・・・・凹・ＮじくコンデンサＣＬ・・・・
・・・・・・・・・・・・・・出力インピーダンス低減
用のコンデンサ ５ 電圧源 箇２０ ＯＰアシプ ＣＢ 愉３図 に 同波数ｆ Ｃａ ｌ；＝＋ ｖ＜−ｃ−：ｑ＜ｐｇ’＆ｉｌｌ受
ΔＶ 勧 ロ４ぐ ｎ４ 第 １０図 ８１１図 Ａ進数 ＋ （１−１ｚ） 第 １２ 図 第１３図
Claims (1)
- １、 出力電圧を抵抗で分圧して負帰還を施し、出力に
コンデンサを並列に接続して高周波数の出力インピーダ
ンスを低減するようにした演算増幅器からなる増幅回路
において、演算増幅器の電圧増幅部について、その電圧
利得の周波数特性を所望ラグリード型とするように、反
転入力端子に対してマイナーフィードバックを行う負帰
還回路を付加し、もしくは位相補償端子に対して位相補
償回路を付加しまたは上記負帰還回路および上記位相補
償回路を共に付加することにより、出力インピーダンス
を低減するように構成したことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24404583A JPS60136404A (ja) | 1983-12-26 | 1983-12-26 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24404583A JPS60136404A (ja) | 1983-12-26 | 1983-12-26 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136404A true JPS60136404A (ja) | 1985-07-19 |
Family
ID=17112896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24404583A Pending JPS60136404A (ja) | 1983-12-26 | 1983-12-26 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136404A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393207A (ja) * | 1986-10-07 | 1988-04-23 | Nec Corp | プツシユプル出力段回路 |
| US6201442B1 (en) * | 1995-03-29 | 2001-03-13 | Anthony Michael James | Amplifying circuit |
| EP3499714A1 (en) * | 2017-12-18 | 2019-06-19 | Onkyo Corporation | Amplification device |
-
1983
- 1983-12-26 JP JP24404583A patent/JPS60136404A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393207A (ja) * | 1986-10-07 | 1988-04-23 | Nec Corp | プツシユプル出力段回路 |
| JPH0752816B2 (ja) * | 1986-10-07 | 1995-06-05 | 日本電気株式会社 | プツシユプル出力段回路 |
| US6201442B1 (en) * | 1995-03-29 | 2001-03-13 | Anthony Michael James | Amplifying circuit |
| EP3499714A1 (en) * | 2017-12-18 | 2019-06-19 | Onkyo Corporation | Amplification device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gray et al. | Recent advances in monolithic operational amplifier design | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| Brennan et al. | The CMOS negative impedance converter | |
| US5461265A (en) | High-frequency variable impedance circuit having improved linearity of operating characteristics | |
| Hsiao et al. | A 1.2 V CMOS four-quadrant analog multiplier | |
| JPS60136404A (ja) | 増幅回路 | |
| US6285231B1 (en) | Reference buffer technique for high speed switched capacitor circuits | |
| JPS6378612A (ja) | レベルシフト回路 | |
| US4855627A (en) | Filter circuit | |
| US4035738A (en) | Low noise amplifier | |
| JPH02152311A (ja) | Ａｇｃ回路 | |
| JPS60805B2 (ja) | 反転帰還増幅器 | |
| Chen et al. | Implement Tunable Sub-TΩ On-chip Resistor for Vital Signal Acquisition: A Review | |
| Huang et al. | A 1 V instrumentation amplifier | |
| US20230308055A1 (en) | Methods and apparatus to reduce error in operational amplifiers | |
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| JPH0225286B2 (ja) | ||
| JPS60128702A (ja) | 半導体集積回路装置 | |
| JPH04172004A (ja) | 差動回路 | |
| JPS63263910A (ja) | 電圧比較器 | |
| JPS59231907A (ja) | 差動増幅回路 | |
| JPS6294003A (ja) | 複合形の広帯域バツフア増巾器 | |
| JPH09294052A (ja) | アクティブフィルタ回路 | |
| Lopez-Martin et al. | Power-efficient super class AB OTAs | |
| JPH0481014A (ja) | 時定数回路 |