JP2000151319A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JP2000151319A JP2000151319A JP10338486A JP33848698A JP2000151319A JP 2000151319 A JP2000151319 A JP 2000151319A JP 10338486 A JP10338486 A JP 10338486A JP 33848698 A JP33848698 A JP 33848698A JP 2000151319 A JP2000151319 A JP 2000151319A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- base
- amplitude
- amplifier circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】 出力信号の＋側と−側の減衰量を均等にする
と共に、回路を安定して動作させる。 【解決手段】 入力信号を増幅して、出力信号を出
力する増幅回路１と、 増幅回路１の出力信号の振幅を検出して、振幅が所
定値以上になった際に、増幅回路１への入力信号の振幅
を減衰させる振幅検出減衰回路２を有し、振幅検出減衰
回路２が、ＮＰＮトランジスタＱ１及びＰＮＰトランジ
スタＱ２と、ダイオードＤ１，Ｄ２と、抵抗Ｒ６，Ｒ７
及びコンデンサＣ１，Ｃ２を有し、増幅回路１に、信号
の極性を反転させて出力する極性反転手段が備えられて
いる。
と共に、回路を安定して動作させる。 【解決手段】 入力信号を増幅して、出力信号を出
力する増幅回路１と、 増幅回路１の出力信号の振幅を検出して、振幅が所
定値以上になった際に、増幅回路１への入力信号の振幅
を減衰させる振幅検出減衰回路２を有し、振幅検出減衰
回路２が、ＮＰＮトランジスタＱ１及びＰＮＰトランジ
スタＱ２と、ダイオードＤ１，Ｄ２と、抵抗Ｒ６，Ｒ７
及びコンデンサＣ１，Ｃ２を有し、増幅回路１に、信号
の極性を反転させて出力する極性反転手段が備えられて
いる。
Description
【０００１】
【発明の属する技術分野】本発明はリミッタ回路に関す
る。
る。
【０００２】
【従来の技術】リミッタ回路としては、図６に示すもの
と、図７に示すもの等があり、上記回路は、増幅回路１
と、振幅検出減衰回路２を有し、増幅回路１は、緩衝増
幅回路３と、非反転増幅回路４を有する。各増幅回路
３，４は、入力信号を増幅して、出力するもので、オペ
アンプＸ１，Ｘ２を有する。尚、緩衝増幅回路３は、入
力信号源７からとる電流又は電力を極力小さくする目的
で使用される。
と、図７に示すもの等があり、上記回路は、増幅回路１
と、振幅検出減衰回路２を有し、増幅回路１は、緩衝増
幅回路３と、非反転増幅回路４を有する。各増幅回路
３，４は、入力信号を増幅して、出力するもので、オペ
アンプＸ１，Ｘ２を有する。尚、緩衝増幅回路３は、入
力信号源７からとる電流又は電力を極力小さくする目的
で使用される。
【０００３】オペアンプＸ１の非反転入力端子（＋側入
力端子）には、抵抗Ｒ１を介して、入力信号源７が接続
される。又、オペアンプＸ１の出力端子は反転入力端子
（−側入力端子）に接続されると共に、オペアンプＸ２
の非反転入力端子に接続されている。オペアンプＸ２の
反転入力端子は抵抗Ｒ３を介して接地されると共に、抵
抗Ｒ４を介して、出力端子に接続されている。
力端子）には、抵抗Ｒ１を介して、入力信号源７が接続
される。又、オペアンプＸ１の出力端子は反転入力端子
（−側入力端子）に接続されると共に、オペアンプＸ２
の非反転入力端子に接続されている。オペアンプＸ２の
反転入力端子は抵抗Ｒ３を介して接地されると共に、抵
抗Ｒ４を介して、出力端子に接続されている。
【０００４】振幅検出減衰回路２は、増幅回路１の出力
信号の振幅を検出して、振幅が一定値以上になった際
に、増幅回路１への入力信号の振幅を減衰させるもの
で、図６に示すものでは、ＮＰＮトランジスタＱ１と、
ダイオードＤ１と、抵抗Ｒ６と、コンデンサＣ１を有す
る。ＮＰＮトランジスタＱ１のコレクタは、オペアンプ
Ｘ１の非反転入力端子に接続され、ベースがオペアンプ
Ｘ２の出力端子に接続され、エミッタが接地されてい
る。オペアンプＸ２の出力端子とＮＰＮトランジスタＱ
１のベース間には、ベースにカソード側が接続されるダ
イオードＤ１が介装されると共に、ＮＰＮトランジスタ
Ｑ１のベースとダイオードＤ１の接続点と、グラウンド
間には、抵抗Ｒ６とコンデンサＣ１が並列に介装されて
いる。
信号の振幅を検出して、振幅が一定値以上になった際
に、増幅回路１への入力信号の振幅を減衰させるもの
で、図６に示すものでは、ＮＰＮトランジスタＱ１と、
ダイオードＤ１と、抵抗Ｒ６と、コンデンサＣ１を有す
る。ＮＰＮトランジスタＱ１のコレクタは、オペアンプ
Ｘ１の非反転入力端子に接続され、ベースがオペアンプ
Ｘ２の出力端子に接続され、エミッタが接地されてい
る。オペアンプＸ２の出力端子とＮＰＮトランジスタＱ
１のベース間には、ベースにカソード側が接続されるダ
イオードＤ１が介装されると共に、ＮＰＮトランジスタ
Ｑ１のベースとダイオードＤ１の接続点と、グラウンド
間には、抵抗Ｒ６とコンデンサＣ１が並列に介装されて
いる。
【０００５】又、図７に示す振幅検出減衰回路２は、上
記構成に、更に、ＰＮＰトランジスタＱ２と、ダイオー
ドＤ２と、抵抗Ｒ７と、コンデンサＣ２を付加したもの
で、ＰＮＰトランジスタＱ２のコレクタは、オペアンプ
Ｘ１の非反転入力端子に接続され、ベースがオペアンプ
Ｘ２の出力端子に接続され、エミッタが接地されてい
る。オペアンプＸ２の出力端子とＰＮＰトランジスタＱ
２のベース間には、ベースにアノード側が接続されるダ
イオードＤ２が介装されると共に、ＰＮＰトランジスタ
Ｑ２のベースとダイオードＤ２の接続点と、グラウンド
間には、抵抗Ｒ７とコンデンサＣ２が並列に介装されて
いる。
記構成に、更に、ＰＮＰトランジスタＱ２と、ダイオー
ドＤ２と、抵抗Ｒ７と、コンデンサＣ２を付加したもの
で、ＰＮＰトランジスタＱ２のコレクタは、オペアンプ
Ｘ１の非反転入力端子に接続され、ベースがオペアンプ
Ｘ２の出力端子に接続され、エミッタが接地されてい
る。オペアンプＸ２の出力端子とＰＮＰトランジスタＱ
２のベース間には、ベースにアノード側が接続されるダ
イオードＤ２が介装されると共に、ＰＮＰトランジスタ
Ｑ２のベースとダイオードＤ２の接続点と、グラウンド
間には、抵抗Ｒ７とコンデンサＣ２が並列に介装されて
いる。
【０００６】ところで、図６に示すリミッタ回路では、
増幅回路１に図８（１）（２）に示すような位相の異な
った入力信号の何れかが入力されて、増幅回路１、即
ち、非反転増幅回路４の出力信号の＋側の振幅が所定値
（設定値）以上になると、ＮＰＮトランジスタＱ１のベ
ースに所定値（設定値）以上の＋（正）の電圧が作用し
て、ＮＰＮトランジスタＱ１がオン状態となるが、これ
は、完全なオン状態ではなく、ある程度、エミッタ・コ
レクタ間にインピーダンスを持った状態である。そし
て、緩衝増幅回路３に入力される入力信号の一部がＮＰ
ＮトランジスタＱ１のコレクタからエミッタに流れて、
入力信号の振幅が減衰されて、出力信号の＋側に対して
リミッタ動作が行われ、図９（１）（２）のＡに示すよ
うに、出力信号の＋側の振幅が減衰される。
増幅回路１に図８（１）（２）に示すような位相の異な
った入力信号の何れかが入力されて、増幅回路１、即
ち、非反転増幅回路４の出力信号の＋側の振幅が所定値
（設定値）以上になると、ＮＰＮトランジスタＱ１のベ
ースに所定値（設定値）以上の＋（正）の電圧が作用し
て、ＮＰＮトランジスタＱ１がオン状態となるが、これ
は、完全なオン状態ではなく、ある程度、エミッタ・コ
レクタ間にインピーダンスを持った状態である。そし
て、緩衝増幅回路３に入力される入力信号の一部がＮＰ
ＮトランジスタＱ１のコレクタからエミッタに流れて、
入力信号の振幅が減衰されて、出力信号の＋側に対して
リミッタ動作が行われ、図９（１）（２）のＡに示すよ
うに、出力信号の＋側の振幅が減衰される。
【０００７】
【発明が解決しようとする課題】ところで、振幅検出減
衰回路２では、リミッタ動作のオンは瞬時に行われる
が、振幅検出減衰回路２には、リミッタ動作のオン状態
をある程度持続させるために、ダイオードＤ１、抵抗Ｒ
６、コンデンサＣ１が備えられており、そのオフは抵抗
Ｒ６の抵抗値とコンデンサＣ１の容量により定まる時定
数により、ある程度時間が掛かる。その間、ＮＰＮトラ
ンジスタＱ１のベース電圧は＋に保持される。
衰回路２では、リミッタ動作のオンは瞬時に行われる
が、振幅検出減衰回路２には、リミッタ動作のオン状態
をある程度持続させるために、ダイオードＤ１、抵抗Ｒ
６、コンデンサＣ１が備えられており、そのオフは抵抗
Ｒ６の抵抗値とコンデンサＣ１の容量により定まる時定
数により、ある程度時間が掛かる。その間、ＮＰＮトラ
ンジスタＱ１のベース電圧は＋に保持される。
【０００８】しかし、例えば、図６に示す振幅検出減衰
回路２では、ＮＰＮトランジスタＱ１が一旦オン状態に
なり、次に、緩衝増幅回路３に−側の入力信号が入力さ
れると、ＮＰＮトランジスタＱ１のベース電圧上昇に伴
い、ベース−コレクタ間がオンして、そのオン状態が持
続され、図９（１）（２）のＢに示すように、非反転増
幅回路４の出力信号の−側の振幅が、ＮＰＮトランジス
タＱ１のベース電圧上昇により減衰される。尚、図９
（２）のＣに示すように、出力信号の−側に対してはリ
ミッタ動作は行われない。
回路２では、ＮＰＮトランジスタＱ１が一旦オン状態に
なり、次に、緩衝増幅回路３に−側の入力信号が入力さ
れると、ＮＰＮトランジスタＱ１のベース電圧上昇に伴
い、ベース−コレクタ間がオンして、そのオン状態が持
続され、図９（１）（２）のＢに示すように、非反転増
幅回路４の出力信号の−側の振幅が、ＮＰＮトランジス
タＱ１のベース電圧上昇により減衰される。尚、図９
（２）のＣに示すように、出力信号の−側に対してはリ
ミッタ動作は行われない。
【０００９】又、図７に示すリミッタ回路では、ＮＰＮ
トランジスタＱ１の動作、リミッタ動作による減衰（図
１０（１）Ａ参照）及び、そのベース電圧上昇によるベ
ース−コレクタ間のオンによる出力信号の減衰（図１０
（１）Ｂ参照）は、図６に示すものと同様である。
トランジスタＱ１の動作、リミッタ動作による減衰（図
１０（１）Ａ参照）及び、そのベース電圧上昇によるベ
ース−コレクタ間のオンによる出力信号の減衰（図１０
（１）Ｂ参照）は、図６に示すものと同様である。
【００１０】又、ＰＮＰトランジスタＱ２に関しては、
非反転増幅回路４の出力信号の−側の振幅が所定値以上
になると、ＰＮＰトランジスタＱ２のベースに所定値以
上の−（負）の電圧が作用して、ＰＮＰトランジスタＱ
２がオン状態となる。そして、図１０（２）のＣに示す
ように、緩衝増幅回路３への入力信号の−側の振幅が減
衰されて、非反転増幅回路４の出力信号の−側の振幅が
減衰されると共に、次に、緩衝増幅回路３に入力信号の
＋側が入力されても、ＮＰＮトランジスタＱ１がオンす
る前に、ＰＮＰトランジスタＱ２のベース電圧下降に伴
い、そのベース−コレクタ間がオンしてしまうことがあ
る（減衰量が大である場合）。
非反転増幅回路４の出力信号の−側の振幅が所定値以上
になると、ＰＮＰトランジスタＱ２のベースに所定値以
上の−（負）の電圧が作用して、ＰＮＰトランジスタＱ
２がオン状態となる。そして、図１０（２）のＣに示す
ように、緩衝増幅回路３への入力信号の−側の振幅が減
衰されて、非反転増幅回路４の出力信号の−側の振幅が
減衰されると共に、次に、緩衝増幅回路３に入力信号の
＋側が入力されても、ＮＰＮトランジスタＱ１がオンす
る前に、ＰＮＰトランジスタＱ２のベース電圧下降に伴
い、そのベース−コレクタ間がオンしてしまうことがあ
る（減衰量が大である場合）。
【００１１】即ち、非反転増幅回路４の出力信号の＋側
が所定値を越えて、ＮＰＮトランジスタＱ１のベースに
所定値以上の＋（正）の電圧が作用しないと、ＰＮＰト
ランジスタＱ２のオン状態が持続され、図１０（２）の
Ｄに示すように、非反転増幅回路４の出力信号が、ＰＮ
ＰトランジスタＱ２のベース電圧下降により減衰され
る。
が所定値を越えて、ＮＰＮトランジスタＱ１のベースに
所定値以上の＋（正）の電圧が作用しないと、ＰＮＰト
ランジスタＱ２のオン状態が持続され、図１０（２）の
Ｄに示すように、非反転増幅回路４の出力信号が、ＰＮ
ＰトランジスタＱ２のベース電圧下降により減衰され
る。
【００１２】これを図１１及び図１２に示すグラフを用
いて説明すると、例えば、入力信号源７と抵抗Ｒ１の接
続点の電圧を入力Ｖ（４）とし、両ダイオードＤ１，Ｄ
２の接続点の電圧を出力Ｖ（６）とし、ＮＰＮトランジ
スタＱ１のベースの電圧をベースＶ（３）とし、ＰＮＰ
トランジスタＱ２のベースの電圧をベースＶ（５）とし
た場合において、図１１に示すように、緩衝増幅回路３
に入力Ｖ（４）の＋側が先に入力されて、その振幅が所
定値以上の場合、ベースＶ（３）が上昇して、ＮＰＮト
ランジスタＱ１がオンし、緩衝増幅回路３への入力信号
の振幅が減衰されて、出力Ｖ（６）の振幅が減衰する。
いて説明すると、例えば、入力信号源７と抵抗Ｒ１の接
続点の電圧を入力Ｖ（４）とし、両ダイオードＤ１，Ｄ
２の接続点の電圧を出力Ｖ（６）とし、ＮＰＮトランジ
スタＱ１のベースの電圧をベースＶ（３）とし、ＰＮＰ
トランジスタＱ２のベースの電圧をベースＶ（５）とし
た場合において、図１１に示すように、緩衝増幅回路３
に入力Ｖ（４）の＋側が先に入力されて、その振幅が所
定値以上の場合、ベースＶ（３）が上昇して、ＮＰＮト
ランジスタＱ１がオンし、緩衝増幅回路３への入力信号
の振幅が減衰されて、出力Ｖ（６）の振幅が減衰する。
【００１３】そして、次に、緩衝増幅回路３に入力信号
の−側が入力されると、ＰＮＰトランジスタＱ２がオン
する前に、ＮＰＮトランジスタＱ１のベースＶ（３）の
上昇に伴い、ベースとコレクタ間がオンして、出力Ｖ
（６）の振幅が減衰してしまうことがある（減衰量が大
である場合）。この場合には、ＮＰＮトランジスタＱ１
しか働かず、ＰＮＰトランジスタＱ２のベースＶ（５）
は零の一定値を維持して、ＰＮＰトランジスタＱ２は働
かない。これは、緩衝増幅回路３に入力Ｖ（４）の−側
が先に入力された場合も同様である。
の−側が入力されると、ＰＮＰトランジスタＱ２がオン
する前に、ＮＰＮトランジスタＱ１のベースＶ（３）の
上昇に伴い、ベースとコレクタ間がオンして、出力Ｖ
（６）の振幅が減衰してしまうことがある（減衰量が大
である場合）。この場合には、ＮＰＮトランジスタＱ１
しか働かず、ＰＮＰトランジスタＱ２のベースＶ（５）
は零の一定値を維持して、ＰＮＰトランジスタＱ２は働
かない。これは、緩衝増幅回路３に入力Ｖ（４）の−側
が先に入力された場合も同様である。
【００１４】上記のように、図６及び図７に示す振幅検
出減衰回路２では、出力信号の＋側と−側の減衰量が均
等ではないと共に、トランジスタＱ１，Ｑ２のベースか
らコレクタへの漏れ成分が緩衝増幅回路３への入力側へ
の正帰還となり、不安定となって、発振し易い問題があ
る。
出減衰回路２では、出力信号の＋側と−側の減衰量が均
等ではないと共に、トランジスタＱ１，Ｑ２のベースか
らコレクタへの漏れ成分が緩衝増幅回路３への入力側へ
の正帰還となり、不安定となって、発振し易い問題があ
る。
【００１５】本発明は、上記問題を解決できるリミッタ
回路を提供することを目的とする。
回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴とするところは、 入力信号を増幅
して、出力信号を出力する増幅回路と、 増幅回路の
出力信号の振幅を検出して、振幅が所定値以上になった
際に、増幅回路への入力信号の振幅を減衰させる振幅検
出減衰回路を有し、振幅検出減衰回路が、Ａ．コレクタ
が増幅回路の入力端子に接続され、ベースが増幅回路の
出力端子に接続され、エミッタが接地されたＮＰＮトラ
ンジスタ及びＰＮＰトランジスタと、Ｂ．増幅回路の出
力端子と、ＮＰＮトランジスタのベース間に介装され
て、ベースにカソード側が接続されるダイオードと、
Ｃ．増幅回路の出力端子と、ＰＮＰトランジスタのベー
ス間に介装されて、ベースにアノード側が接続されるダ
イオードと、Ｄ．ＮＰＮトランジスタとダイオードの接
続点と、グラウンド間に、並列に介装される抵抗及びコ
ンデンサと、Ｅ．ＰＮＰトランジスタとダイオードの接
続点と、グラウンド間に、並列に介装される抵抗及びコ
ンデンサを有するリミッタ回路において、増幅回路に、
信号の極性を反転させて出力する極性反転手段が備えら
れた点にある。
に、本発明の特徴とするところは、 入力信号を増幅
して、出力信号を出力する増幅回路と、 増幅回路の
出力信号の振幅を検出して、振幅が所定値以上になった
際に、増幅回路への入力信号の振幅を減衰させる振幅検
出減衰回路を有し、振幅検出減衰回路が、Ａ．コレクタ
が増幅回路の入力端子に接続され、ベースが増幅回路の
出力端子に接続され、エミッタが接地されたＮＰＮトラ
ンジスタ及びＰＮＰトランジスタと、Ｂ．増幅回路の出
力端子と、ＮＰＮトランジスタのベース間に介装され
て、ベースにカソード側が接続されるダイオードと、
Ｃ．増幅回路の出力端子と、ＰＮＰトランジスタのベー
ス間に介装されて、ベースにアノード側が接続されるダ
イオードと、Ｄ．ＮＰＮトランジスタとダイオードの接
続点と、グラウンド間に、並列に介装される抵抗及びコ
ンデンサと、Ｅ．ＰＮＰトランジスタとダイオードの接
続点と、グラウンド間に、並列に介装される抵抗及びコ
ンデンサを有するリミッタ回路において、増幅回路に、
信号の極性を反転させて出力する極性反転手段が備えら
れた点にある。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図１及び図２の図面に基づき説明すると、図１におい
て、図７と同一符号は同一部材、同一部品、同一部分を
示す。この例では、増幅回路１は、緩衝増幅回路３と、
反転増幅回路５を有する。反転増幅回路５には、信号の
極性を反転させて出力する極性反転手段（位相反転器）
を使用しており、具体的には、オペアンプＸ２の反転入
力端子には、抵抗Ｒ３を介して、オペアンプＸ１の出力
端子が接続されると共に、オペアンプＸ２の出力端子が
抵抗Ｒ４を介して接続されている。又、オペアンプＸ２
の非反転入力端子は接地されている。
を図１及び図２の図面に基づき説明すると、図１におい
て、図７と同一符号は同一部材、同一部品、同一部分を
示す。この例では、増幅回路１は、緩衝増幅回路３と、
反転増幅回路５を有する。反転増幅回路５には、信号の
極性を反転させて出力する極性反転手段（位相反転器）
を使用しており、具体的には、オペアンプＸ２の反転入
力端子には、抵抗Ｒ３を介して、オペアンプＸ１の出力
端子が接続されると共に、オペアンプＸ２の出力端子が
抵抗Ｒ４を介して接続されている。又、オペアンプＸ２
の非反転入力端子は接地されている。
【００１８】上記構成例によれば、増幅回路１に図２
（１）（２）に示すような位相の異なった入力信号の何
れかが入力されて、増幅回路１、即ち、反転増幅回路５
の出力信号の−側（＋側）の振幅が所定値（設定値）以
上になると、入力信号の−側（＋側）の振幅を減衰させ
て、図３（１）（２）のＡ（Ｂ）に示すように、出力信
号の＋側（−側）の振幅を減衰させるように動作する。
（１）（２）に示すような位相の異なった入力信号の何
れかが入力されて、増幅回路１、即ち、反転増幅回路５
の出力信号の−側（＋側）の振幅が所定値（設定値）以
上になると、入力信号の−側（＋側）の振幅を減衰させ
て、図３（１）（２）のＡ（Ｂ）に示すように、出力信
号の＋側（−側）の振幅を減衰させるように動作する。
【００１９】即ち、図４に示すように、緩衝増幅回路３
のオペアンプＸ１の非反転入力端子に入力Ｖ（４）の＋
側が先に入力された場合、オペアンプＸ２は、入力信号
の極性を反転させ且つ増幅して出力する極性反転増幅手
段として機能して、入力Ｖ（４）を−側として出力し、
ＰＮＰトランジスタＱ２のベースに負の電圧が作用し
て、ＰＮＰトランジスタＱ２がオンし、出力Ｖ（６）の
必要なリミッタ動作を行う。
のオペアンプＸ１の非反転入力端子に入力Ｖ（４）の＋
側が先に入力された場合、オペアンプＸ２は、入力信号
の極性を反転させ且つ増幅して出力する極性反転増幅手
段として機能して、入力Ｖ（４）を−側として出力し、
ＰＮＰトランジスタＱ２のベースに負の電圧が作用し
て、ＰＮＰトランジスタＱ２がオンし、出力Ｖ（６）の
必要なリミッタ動作を行う。
【００２０】つまり、出力信号の−側の振幅が所定値以
上になると、出力信号の＋側の振幅を減衰させる。又、
次に、入力Ｖ（４）の−側が入力された時に、ＰＮＰト
ランジスタＱ２のベース電圧が下降しているが、入力信
号も−なので、ＰＮＰトランジスタＱ２のベース−コレ
クタ間がオンすることはなく、ＮＰＮトランジスタＱ１
のベースに正の電圧が作用して、ＮＰＮトランジスタＱ
１がオンし、必要なリミッタ動作を行う。
上になると、出力信号の＋側の振幅を減衰させる。又、
次に、入力Ｖ（４）の−側が入力された時に、ＰＮＰト
ランジスタＱ２のベース電圧が下降しているが、入力信
号も−なので、ＰＮＰトランジスタＱ２のベース−コレ
クタ間がオンすることはなく、ＮＰＮトランジスタＱ１
のベースに正の電圧が作用して、ＮＰＮトランジスタＱ
１がオンし、必要なリミッタ動作を行う。
【００２１】上記のように、入力信号の＋側と−側の振
幅の減衰動作、即ち、出力信号の＋側と−側のリミッタ
動作を交互に行わせることができ、出力信号の＋側と−
側の減衰量を均等にでき、リミッタ回路のオン時の歪み
率を改善できると共に、各トランジスタＱ１，Ｑ２のベ
ースからコレクタへの漏れ成分は緩衝増幅回路３のオペ
アンプＸ１の非反転入力端子への負帰還となるので、回
路が安定して、動作する。尚、上記説明においては、オ
ペアンプを一例として説明したが、本発明は、オペアン
プ以外にトランジスタ等を用いることができる。
幅の減衰動作、即ち、出力信号の＋側と−側のリミッタ
動作を交互に行わせることができ、出力信号の＋側と−
側の減衰量を均等にでき、リミッタ回路のオン時の歪み
率を改善できると共に、各トランジスタＱ１，Ｑ２のベ
ースからコレクタへの漏れ成分は緩衝増幅回路３のオペ
アンプＸ１の非反転入力端子への負帰還となるので、回
路が安定して、動作する。尚、上記説明においては、オ
ペアンプを一例として説明したが、本発明は、オペアン
プ以外にトランジスタ等を用いることができる。
【００２２】
【発明の効果】以上詳述したように、本発明によれば、
入力信号の＋側と−側の振幅の減衰動作、即ち、出力信
号の＋側と−側のリミッタ動作を交互に行わせることが
でき、出力信号の＋側と−側の減衰量を均等にでき、リ
ミッタ回路のオン時の歪み率を改善できると共に、トラ
ンジスタのベースからコレクタへの漏れ成分は緩衝増幅
回路のオペアンプの非反転入力端子への負帰還となるの
で、回路が安定して、動作する。
入力信号の＋側と−側の振幅の減衰動作、即ち、出力信
号の＋側と−側のリミッタ動作を交互に行わせることが
でき、出力信号の＋側と−側の減衰量を均等にでき、リ
ミッタ回路のオン時の歪み率を改善できると共に、トラ
ンジスタのベースからコレクタへの漏れ成分は緩衝増幅
回路のオペアンプの非反転入力端子への負帰還となるの
で、回路が安定して、動作する。
【図１】本発明の実施の形態の一例を示す回路図であ
る。
る。
【図２】本発明の実施の形態の一例を示す位相の異なっ
た２通りの入力信号波形である。
た２通りの入力信号波形である。
【図３】本発明の実施の形態の一例を示す位相の異なっ
た２通りの出力信号波形である。
た２通りの出力信号波形である。
【図４】本発明の実施の形態の一例の出力Ｖ（６）と入
力Ｖ（４）のグラフである。
力Ｖ（４）のグラフである。
【図５】本発明の実施の形態の一例のベースＶ（３）と
ベースＶ（５）のグラフである。
ベースＶ（５）のグラフである。
【図６】従来例１を示す回路図である。
【図７】従来例２を示す回路図である。
【図８】従来例１を示す位相の異なった２通りの入力信
号波形である。
号波形である。
【図９】従来例１を示す位相の異なった２通りの出力信
号波形である。
号波形である。
【図１０】従来例２を示す位相の異なった２通りの出力
信号波形である。
信号波形である。
【図１１】従来例２の出力Ｖ（６）と入力Ｖ（４）のグ
ラフである。
ラフである。
【図１２】従来例２のベースＶ（３）とベースＶ（５）
のグラフである。
のグラフである。
１…増幅回路、２…振幅検出減衰回路、３…緩衝増幅回
路、５…反転増幅回路、７…入力信号源、Ｃ１，Ｃ２…
コンデンサ、Ｄ１，Ｄ２…ダイオード、Ｑ１…ＮＰＮト
ランジスタ、Ｑ２…ＰＮＰトランジスタ、Ｒ６，Ｒ７…
抵抗、Ｘ１，Ｘ２…オペアンプ。
路、５…反転増幅回路、７…入力信号源、Ｃ１，Ｃ２…
コンデンサ、Ｄ１，Ｄ２…ダイオード、Ｑ１…ＮＰＮト
ランジスタ、Ｑ２…ＰＮＰトランジスタ、Ｒ６，Ｒ７…
抵抗、Ｘ１，Ｘ２…オペアンプ。
Claims (1)
- 【請求項１】 入力信号を増幅して、出力信号を出
力する増幅回路と、 増幅回路の出力信号の振幅を検出して、振幅が所定
値以上になった際に、 増幅回路への入力信号の振幅を減衰させる振幅検出減衰
回路を有し、 振幅検出減衰回路が、 Ａ．コレクタが増幅回路の入力端子に接続され、ベース
が増幅回路の出力端子に接続され、エミッタが接地され
たＮＰＮトランジスタ及びＰＮＰトランジスタと、 Ｂ．増幅回路の出力端子と、ＮＰＮトランジスタのベー
ス間に介装されて、ベースにカソード側が接続されるダ
イオードと、 Ｃ．増幅回路の出力端子と、ＰＮＰトランジスタのベー
ス間に介装されて、ベースにアノード側が接続されるダ
イオードと、 Ｄ．ＮＰＮトランジスタとダイオードの接続点と、グラ
ウンド間に、並列に介装される抵抗及びコンデンサと、 Ｅ．ＰＮＰトランジスタとダイオードの接続点と、グラ
ウンド間に、並列に介装される抵抗及びコンデンサを有
するリミッタ回路において、 増幅回路に、信号の極性を反転させて出力する極性反転
手段が備えられたことを特徴とするリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10338486A JP2000151319A (ja) | 1998-11-11 | 1998-11-11 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10338486A JP2000151319A (ja) | 1998-11-11 | 1998-11-11 | リミッタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000151319A true JP2000151319A (ja) | 2000-05-30 |
Family
ID=18318617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10338486A Pending JP2000151319A (ja) | 1998-11-11 | 1998-11-11 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000151319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112260667A (zh) * | 2020-11-09 | 2021-01-22 | 苏州坤元微电子有限公司 | 单限幅电路及双限幅电路 |
-
1998
- 1998-11-11 JP JP10338486A patent/JP2000151319A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112260667A (zh) * | 2020-11-09 | 2021-01-22 | 苏州坤元微电子有限公司 | 单限幅电路及双限幅电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| US4513209A (en) | Level detector | |
| US5640128A (en) | Transimpedance amplifier circuit | |
| JP2000151319A (ja) | リミッタ回路 | |
| US6278299B1 (en) | Voltage to current converter | |
| US20020158623A1 (en) | Full wave envelope detector | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| JPS6348469A (ja) | 検波回路 | |
| JP2932502B2 (ja) | 差動増幅回路 | |
| JPS62284506A (ja) | 電力増巾器 | |
| JP2665072B2 (ja) | 増幅回路 | |
| JPH0339927Y2 (ja) | ||
| JPH0451787B2 (ja) | ||
| JPS6223136Y2 (ja) | ||
| JPS6336745Y2 (ja) | ||
| JP3016942B2 (ja) | 利得切換回路 | |
| US5015967A (en) | Integratable amplifier circuit | |
| JPH0413858Y2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPS5868306A (ja) | プツシユプルアンプの過電流保護回路 | |
| JPH02309805A (ja) | 減衰回路 | |
| JPH06152274A (ja) | 増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP3192895B2 (ja) | レベル圧縮回路 |