JP3843855B2 - 電流通信ドライバ - Google Patents

電流通信ドライバ Download PDF

Info

Publication number
JP3843855B2
JP3843855B2 JP2002025745A JP2002025745A JP3843855B2 JP 3843855 B2 JP3843855 B2 JP 3843855B2 JP 2002025745 A JP2002025745 A JP 2002025745A JP 2002025745 A JP2002025745 A JP 2002025745A JP 3843855 B2 JP3843855 B2 JP 3843855B2
Authority
JP
Japan
Prior art keywords
current
transistor
overvoltage
circuit
communication driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002025745A
Other languages
English (en)
Other versions
JP2003229916A (ja
Inventor
重徳 山内
正紀 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002025745A priority Critical patent/JP3843855B2/ja
Publication of JP2003229916A publication Critical patent/JP2003229916A/ja
Application granted granted Critical
Publication of JP3843855B2 publication Critical patent/JP3843855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電流通信ドライバに関するもので、例えば、車両に搭載される加速度センサ等の出力信号を、エアバッグ等の作動制御を行う装置へ伝達する場合に適用して好適である。
【0002】
【従来の技術】
従来より、加速度センサからのデジタルのセンサ信号を出力する方式として、センサ信号を2値化した電流として出力する方法がある。センサ信号を2値化した電流として出力するのに電流通信ドライバが用いられる。従来の電流通信ドライバの回路例を図4に示す。
【0003】
電流通信ドライバは、カレントミラー回路1と、制御回路2と、調整回路3とから構成されている。
【0004】
カレントミラー回路1は、カレントミラー接続された第1、第2の電界効果トランジスタ1a、1bにより構成されている。第1のトランジスタ1aは、ゲートとドレインが接続され、負帰還の作用によりドレインに基準電流(定電流)が流れるようになっている。第2のトランジスタ1bは、ドレインが外付け抵抗R10を介して二次側電源に接続され、ソースがA点に接続され、A点から図示しないワイヤーハーネスを介して図示しない電流検出用トランジスタに接続されており、基準電流に比例した定電流の二次側電流(基準電流に比して大電流のもの)がA点からワイヤハーネスを介して電流検出用トランジスタに流れるようになっている。なお、電流検出用トランジスタは電流を検出すると、エアバッグ用の点火装置を作動させ、エアバッグを展開させるようになっている。
【0005】
制御回路2は、加速度センサからのセンサ信号をデジタル化したデータCGがゲートに入力される電界効果トランジスタ2aを有し、そのドレイン、ソースが第1のトランジスタ1aのドレイン、ソースとそれぞれ接続され、第1のトランジスタ1aのオン、オフを制御する。
【0006】
調整回路3は、トランジスタ30〜37と抵抗R30〜R37とから構成されている。トランジスタ30〜37のゲートには、電流調整用の信号S30〜S37が入力されており、トランジスタ30〜37のオン、オフ状態により抵抗R30〜R37の合成抵抗の抵抗値が変化し、第1のトランジスタ1aのドレインに流れる基準電流の調整が可能となっている。
【0007】
上記した構成において、加速度センサからのセンサ信号CGはトランジスタ2aのゲートに入力され、加速度センサが動作しない通常時はハイレベルである。このときトランジスタ2aはオン状態となり、第1のトランジスタ1aには基準電流が流れないため、二次側電流も流れない。
【0008】
また、車両衝突時のように加速度センサが動作してセンサ信号がローレベルとなると、トランジスタ2aはオフ状態となって、第1のトランジスタ1aに基準電流が流れ、それに比例した二次側電流が第2のトランジスタ1bに流れる。
【0009】
このように、電流通信ドライバは温度や電源電圧に依存しないようにするためにカレントミラー回路構成を採っているのがほとんどであり、カレントミラー回路の二次側には電流制限用の外付け抵抗R10が接続されている。
【0010】
なお、抵抗R10の先に接続される二次側電源の電圧VSは通常6〜8V程度であり、この条件でセンサからのセンサ信号を電流として出力することにより電流通信を行っている。
【0011】
【発明が解決しようとする課題】
一方、二次側電源電圧VSが10V程度であれば、図示しないクランプ回路の動作により、この電流通信ドライバの電源電圧が10V以上にならないように動作するため、カレントミラー回路で生成される二次側電流はほぼ一定である。ところが、車両衝突時に二次側電源ラインが他の電源ラインと短絡し、二次側電源電圧VSが16V以上になる場合が考えられる。このとき、電流通信ドライバの電源電圧も16V以上となり、クランプ回路ではその電源電圧が一定の値を超えないように制御できなくなる。そして、カレントミラー回路1は定電流を流すことができなくなり、二次側電流は指数関数的に増加し、抵抗R10には許容電力能力を超えた電流が流れて破壊してしまう。
【0012】
本発明は上記問題に鑑みたもので、電流通信ドライバにおける上記した外付け抵抗の破壊を防止することを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、二次側電源の電圧(VS)が過電圧になったことを検出する過電圧検出手段(50)と、過電圧検出手段(50)が過電圧を検出した時に、二次側電流を制限する電流制限手段(4)とを備えたことを特徴としている。
【0014】
このことにより、二次側電源の電圧が過電圧になったとしても、カレントミラー回路(1)の第2のトランジスタ(1b)に流れる二次側電流が制限されるため、外付け抵抗(R10)の破壊を防止することができる。
【0015】
上記した電流制限手段(4)としては、請求項2に記載の発明のように、第1、第2のトランジスタ(1a、1b)のゲート電圧を低下させて電流制限を行うもの、あるいは請求項3に記載の発明のように、カレントミラー回路(1)の電流増幅率を低下させて電流制限を行うものとすることができる。
【0016】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0017】
【発明の実施の形態】
(第1実施形態)
本発明の一実施形態を適用した電流通信ドライバの回路構成を図1に示す。なお、上記した従来技術と同一部分には、同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。この第1実施形態では、図4に示した従来の技術と比べて、過電圧検出およびクランプ回路5と電流制限回路4を備えた点が異なっている。
【0018】
過電圧検出およびクランプ回路5は、二次側電源電圧VSが所定電圧以上の過電圧になったことを検出した時に、ハイレベルの制御信号COを出力するとともに、この通信ドライバの電源端子である端子VDD(図2参照)の電圧が一定の値(定格電圧)を超えないように動作する。
【0019】
電流制限回路4は、ゲートに制御信号COが入力される電界効果トランジスタ4aと抵抗R40により構成され、トランジスタ4aのドレインが抵抗R40を介してカレントミラー回路1の第1、第2のトランジスタ1a、1bのゲートに接続されている。過電圧検出およびクランプ回路5からハイレベルの制御信号COが出力されると、この電流制限回路4のトランジスタ4aがオンし、カレントミラー回路1の第1、第2のトランジスタ1a、1bのゲート電圧を所定のレベルまで低下させ、カレントミラー回路1の二次側電流を制限する。
【0020】
図2に、過電圧検出およびクランプ回路5の具体的な構成を示す。過電圧検出およびクランプ回路5は、過電圧検出回路50とクランプ回路51によって構成されている。
【0021】
過電圧検出回路50は、図示しない内部基準電圧VBGR発生回路と二次側電源電圧VSを分圧する抵抗R501〜R503とオペアンプ50aとにより構成されている。抵抗R501は外付け抵抗で、二次側電源端子VSとVDD端子に接続されている。抵抗R502はVDD端子と抵抗R503に接続され、抵抗R502と抵抗R503の接続点がオペアンプ50aの非反転入力端子(+)に接続されている。また、内部基準電圧VBGRがオペアンプ50aの反転入力端子(−)に接続されている。
【0022】
ここで、二次側電源電圧VSが過電圧になってVDD端子の電圧が10V以上になると、抵抗R502とR503の分圧比により、抵抗R502とR503の接続点の電圧が内部基準電圧VBGR(例えば、1.24V)よりも高くなるように設定されており、オペアンプ50aの出力信号である制御信号COはローレベルからハイレベルとなって、過電圧が検出される。
【0023】
クランプ回路51は、電界効果トランジスタ51aからなり、過電圧検出回路50からの制御信号COがトランジスタ51aのゲートに入力され、ドレインは過電圧検出回路50のVDD端子に接続されている。
【0024】
過電圧検出回路50が過電圧を検出して制御信号COがハイレベルとなると、トランジスタ51aがオンし、VDD端子の電圧は低下する。そして、VDD端子の電圧が低下すると、抵抗R502とR503の接続点の電圧が低下し、オペアンプ50aの出力はローレベルとなって、トランジスタ51aがオフし、VDD端子の電圧は上昇する。このような動作を繰り返し、VDD端子の電圧が10Vを超えないように動作する。
【0025】
また、過電圧検出回路50が過電圧を検出して制御信号COがハイレベルとなると、電流制限回路4のトランジスタ4aがオンして、カレントミラー回路1の第1、第2のトランジスタ1a、1bのゲート電圧を所定のレベルまで低下させる。これにより、カレントミラー回路1の二次側電流が制限されるため、二次側電源電圧VSが過電圧になったとしても、カレントミラー回路1の二次側に接続された外付け抵抗R10の破壊を防止することができる。
【0026】
(第2実施形態)
次に、第2の実施形態を、第1の実施形態との相違点を中心に説明する。図3に第2実施形態の回路構成を示す。第2実施形態の構成は基本的に第1実施形態と同様であり、電流制限回路4の構成が異なる。
【0027】
制電流制限回路4は、Nチャネル型電界効果トランジスタ4b、4cと、Pチャネル型電界効果トランジスタ4dと、インバータ41とを有して構成されている。
【0028】
トランジスタ4cと、トランジスタ4dのドレインとソースは互いに接続されており、トランジスタ4cのゲートには、過電圧検出回路31からの制御信号COが入力されている。また、トランジスタ4dのゲートには、制御信号COをインバータ41を介して反転したものが入力されている。トランジスタ4bのゲートは、カレントミラー回路1の第1、第2のトランジスタ1a、1bのゲートに共通に接続(すなわちカレントミラー接続)されている。
【0029】
二次側電源電圧VSが過電圧でなく、制御信号COがローレベルのときには、トランジスタ4c、4dはオフ状態で、カレントミラー回路1の二次側電流は基準電流に比例した電流となるようになっている。
【0030】
また、二次側電源電圧VSが過電圧になると、制御信号COがハイレベルになり、トランジスタ4c、4dはオン状態となり、トランジスタ4c、4dのドレイン−ソース間電圧を無視すると、トランジスタ1aと4bは、ゲート、ドレイン、ソースがそれぞれ接続されたものと等しく、つまりトランジスタ1aと4bが並列接続された状態と等しくなる。ここで、トランジスタ1aと4bのゲート幅Wとゲート長Lの比率W/Lが、ともに例えばW/L=50μm/1.8μmであり、トランジスタ1aとトランジスタ4bを並列接続すると、W/L=100μm/1.8μmとなることから、カレントミラー回路1の電流増幅率は1/2となる。したがって、カレントミラー回路1の二次側に接続された外付け抵抗R10に流れる電流を1/2程度に低減することができ、その結果、抵抗R10が過電流による破壊を防ぐことができる。
【0031】
(その他の実施形態)
本発明の実施にあたり、上記電流通信ドライバは、加速度センサで用いられる電流通信ドライバに限ることなく、各種の産業分野で採用される各種センサで用いられる通信ドライバとして使用されてもよい。
【0032】
また、本発明の実施にあたり、上記実施例にて述べた電界効果トランジスタ1a、1b、4a、4b、4c、4d、5aは、バイポーラトランジスタなどを用いてもよい。
【図面の簡単な説明】
【図1】本発明の第1実施形態における電流通信ドライバの回路構成を示す図である。
【図2】図1における過電圧検出およびクランプ回路の具体的な回路構成の一例を示す図である。
【図3】本発明の第2実施形態における電流通信ドライバの回路構成を示す図である。
【図4】従来の電流通信ドライバの回路構成の一例を示す図である。
【符号の説明】
1・・・カレントミラー回路、1a、1b・・・第1、第2の電界効果トランジスタ、2・・・制御手段、3・・・調整回路、4・・・電流制限手段、5・・・過電圧検出およびクランプ回路、50・・・過電圧検出回路、51・・・クランプ回路

Claims (3)

  1. カレントミラー接続された第1のトランジスタ(1a)と第2のトランジスタ(1b)とを有し、前記第1のトランジスタ(1a)に基準電流が流れたときに、二次側電源から外付け抵抗(R10)を介して前記基準電流に比例した二次側電流が前記第2のトランジスタ(1b)に流れるように構成されたカレントミラー回路(1)と、
    入力信号により前記第1のトランジスタ(1a)をオン、オフ制御する制御手段(2)と、
    前記二次側電源の電圧(VS)が過電圧になったことを検出する過電圧検出手段(50)と、
    前記過電圧検出手段(50)が前記過電圧を検出した時に、前記二次側電流を制限する電流制限手段(4)とを備えたことを特徴とする電流通信ドライバ。
  2. 前記電流制限手段(4)は、前記過電圧検出手段(50)が前記過電圧を検出したときに、前記第1、第2のトランジスタ(1a、1b)のゲート電圧を低下させて前記電流制限を行うものであることを特徴とする請求項1に記載の電流通信ドライバ。
  3. 前記電流制限手段(4)は、前記過電圧検出手段(50)が前記過電圧を検出したときに、前記カレントミラー回路(1)の電流増幅率を低下させて前記電流制限を行うものであることを特徴とする請求項1に記載の電流通信ドライバ。
JP2002025745A 2002-02-01 2002-02-01 電流通信ドライバ Expired - Fee Related JP3843855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002025745A JP3843855B2 (ja) 2002-02-01 2002-02-01 電流通信ドライバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025745A JP3843855B2 (ja) 2002-02-01 2002-02-01 電流通信ドライバ

Publications (2)

Publication Number Publication Date
JP2003229916A JP2003229916A (ja) 2003-08-15
JP3843855B2 true JP3843855B2 (ja) 2006-11-08

Family

ID=27747792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025745A Expired - Fee Related JP3843855B2 (ja) 2002-02-01 2002-02-01 電流通信ドライバ

Country Status (1)

Country Link
JP (1) JP3843855B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6034575B2 (ja) * 2012-03-05 2016-11-30 株式会社デンソー センサ信号生成装置
CN109245507B (zh) * 2018-11-08 2024-02-09 上海艾为电子技术股份有限公司 一种防过冲保护电路

Also Published As

Publication number Publication date
JP2003229916A (ja) 2003-08-15

Similar Documents

Publication Publication Date Title
KR101586525B1 (ko) 전압 조정기
JP5279544B2 (ja) ボルテージレギュレータ
JP4245567B2 (ja) 過電流検出装置
US20080198899A1 (en) Temperature detection circuit
JP4005481B2 (ja) ボルテージ・レギュレータ及び電子機器
US20150205313A1 (en) Voltage regulator and semiconductor device
JP4882710B2 (ja) 負荷駆動装置の故障検出装置および負荷駆動用ic
JP4319012B2 (ja) 過電流保護回路及びボルテージレギュレータ
JP3843855B2 (ja) 電流通信ドライバ
JP2002023868A (ja) 安定化電源回路
KR101207254B1 (ko) 스위칭 레귤레이터
JP3680784B2 (ja) 電源回路
JP3089873B2 (ja) 出力回路
JP2005293067A (ja) ボルテージレギュレータ
JPH1168626A (ja) 電力線利用の電流通信回路
US6894469B2 (en) Power supply circuit
JP4465330B2 (ja) 安定化電源回路の動作制御方法
WO2007135139A1 (en) Circuit for limiting the output swing of an amplifier
JP4903494B2 (ja) ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置
KR0137343B1 (ko) 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법
JP2004227102A (ja) 定電流回路
JP2005328632A (ja) 過電流保護方法及び過電流保護装置
JP4359843B2 (ja) 出力回路
JPH0576133A (ja) 電源用icの短絡保護回路
US20200303920A1 (en) Overshoot current detection and correction circuit for electrical fast transient events

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees