JP2003229916A - 電流通信ドライバ - Google Patents
電流通信ドライバInfo
- Publication number
- JP2003229916A JP2003229916A JP2002025745A JP2002025745A JP2003229916A JP 2003229916 A JP2003229916 A JP 2003229916A JP 2002025745 A JP2002025745 A JP 2002025745A JP 2002025745 A JP2002025745 A JP 2002025745A JP 2003229916 A JP2003229916 A JP 2003229916A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- overvoltage
- circuit
- communication driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Abstract
値化した電流として出力する電流通信ドライバにおい
て、二次側電源とカレントミラー回路の間に接続された
外付け抵抗の破壊を防止する。 【解決手段】 過電圧検出およびクランプ回路5が二次
側電源電圧VSの過電圧を検出すると、電流制限回路4
がカレントミラー回路1における第1、第2のトランジ
スタ1a、1bのゲート電圧を低下させ、外付け抵抗R
10を介して第2のトランジスタ1bに流れる二次側電
流を制限する。
Description
に関するもので、例えば、車両に搭載される加速度セン
サ等の出力信号を、エアバッグ等の作動制御を行う装置
へ伝達する場合に適用して好適である。
のセンサ信号を出力する方式として、センサ信号を2値
化した電流として出力する方法がある。センサ信号を2
値化した電流として出力するのに電流通信ドライバが用
いられる。従来の電流通信ドライバの回路例を図4に示
す。
1と、制御回路2と、調整回路3とから構成されてい
る。
接続された第1、第2の電界効果トランジスタ1a、1
bにより構成されている。第1のトランジスタ1aは、
ゲートとドレインが接続され、負帰還の作用によりドレ
インに基準電流(定電流)が流れるようになっている。
第2のトランジスタ1bは、ドレインが外付け抵抗R1
0を介して二次側電源に接続され、ソースがA点に接続
され、A点から図示しないワイヤーハーネスを介して図
示しない電流検出用トランジスタに接続されており、基
準電流に比例した定電流の二次側電流(基準電流に比し
て大電流のもの)がA点からワイヤハーネスを介して電
流検出用トランジスタに流れるようになっている。な
お、電流検出用トランジスタは電流を検出すると、エア
バッグ用の点火装置を作動させ、エアバッグを展開させ
るようになっている。
信号をデジタル化したデータCGがゲートに入力される
電界効果トランジスタ2aを有し、そのドレイン、ソー
スが第1のトランジスタ1aのドレイン、ソースとそれ
ぞれ接続され、第1のトランジスタ1aのオン、オフを
制御する。
抵抗R30〜R37とから構成されている。トランジス
タ30〜37のゲートには、電流調整用の信号S30〜
S37が入力されており、トランジスタ30〜37のオ
ン、オフ状態により抵抗R30〜R37の合成抵抗の抵
抗値が変化し、第1のトランジスタ1aのドレインに流
れる基準電流の調整が可能となっている。
のセンサ信号CGはトランジスタ2aのゲートに入力さ
れ、加速度センサが動作しない通常時はハイレベルであ
る。このときトランジスタ2aはオン状態となり、第1
のトランジスタ1aには基準電流が流れないため、二次
側電流も流れない。
動作してセンサ信号がローレベルとなると、トランジス
タ2aはオフ状態となって、第1のトランジスタ1aに
基準電流が流れ、それに比例した二次側電流が第2のト
ランジスタ1bに流れる。
源電圧に依存しないようにするためにカレントミラー回
路構成を採っているのがほとんどであり、カレントミラ
ー回路の二次側には電流制限用の外付け抵抗R10が接
続されている。
電源の電圧VSは通常6〜8V程度であり、この条件で
センサからのセンサ信号を電流として出力することによ
り電流通信を行っている。
VSが10V程度であれば、図示しないクランプ回路の
動作により、この電流通信ドライバの電源電圧が10V
以上にならないように動作するため、カレントミラー回
路で生成される二次側電流はほぼ一定である。ところ
が、車両衝突時に二次側電源ラインが他の電源ラインと
短絡し、二次側電源電圧VSが16V以上になる場合が
考えられる。このとき、電流通信ドライバの電源電圧も
16V以上となり、クランプ回路ではその電源電圧が一
定の値を超えないように制御できなくなる。そして、カ
レントミラー回路1は定電流を流すことができなくな
り、二次側電流は指数関数的に増加し、抵抗R10には
許容電力能力を超えた電流が流れて破壊してしまう。
信ドライバにおける上記した外付け抵抗の破壊を防止す
ることを目的とする。
め、請求項1に記載の発明では、二次側電源の電圧(V
S)が過電圧になったことを検出する過電圧検出手段
(50)と、過電圧検出手段(50)が過電圧を検出し
た時に、二次側電流を制限する電流制限手段(4)とを
備えたことを特徴としている。
圧になったとしても、カレントミラー回路(1)の第2
のトランジスタ(1b)に流れる二次側電流が制限され
るため、外付け抵抗(R10)の破壊を防止することが
できる。
求項2に記載の発明のように、第1、第2のトランジス
タ(1a、1b)のゲート電圧を低下させて電流制限を
行うもの、あるいは請求項3に記載の発明のように、カ
レントミラー回路(1)の電流増幅率を低下させて電流
制限を行うものとすることができる。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
形態を適用した電流通信ドライバの回路構成を図1に示
す。なお、上記した従来技術と同一部分には、同一符号
を付して説明を省略し、以下異なる部分についてのみ説
明する。この第1実施形態では、図4に示した従来の技
術と比べて、過電圧検出およびクランプ回路5と電流制
限回路4を備えた点が異なっている。
側電源電圧VSが所定電圧以上の過電圧になったことを
検出した時に、ハイレベルの制御信号COを出力すると
ともに、この通信ドライバの電源端子である端子VDD
(図2参照)の電圧が一定の値(定格電圧)を超えない
ように動作する。
が入力される電界効果トランジスタ4aと抵抗R40に
より構成され、トランジスタ4aのドレインが抵抗R4
0を介してカレントミラー回路1の第1、第2のトラン
ジスタ1a、1bのゲートに接続されている。過電圧検
出およびクランプ回路5からハイレベルの制御信号CO
が出力されると、この電流制限回路4のトランジスタ4
aがオンし、カレントミラー回路1の第1、第2のトラ
ンジスタ1a、1bのゲート電圧を所定のレベルまで低
下させ、カレントミラー回路1の二次側電流を制限す
る。
の具体的な構成を示す。過電圧検出およびクランプ回路
5は、過電圧検出回路50とクランプ回路51によって
構成されている。
準電圧VBGR発生回路と二次側電源電圧VSを分圧す
る抵抗R501〜R503とオペアンプ50aとにより
構成されている。抵抗R501は外付け抵抗で、二次側
電源端子VSとVDD端子に接続されている。抵抗R5
02はVDD端子と抵抗R503に接続され、抵抗R5
02と抵抗R503の接続点がオペアンプ50aの非反
転入力端子(+)に接続されている。また、内部基準電
圧VBGRがオペアンプ50aの反転入力端子(−)に
接続されている。
ってVDD端子の電圧が10V以上になると、抵抗R5
02とR503の分圧比により、抵抗R502とR50
3の接続点の電圧が内部基準電圧VBGR(例えば、
1.24V)よりも高くなるように設定されており、オ
ペアンプ50aの出力信号である制御信号COはローレ
ベルからハイレベルとなって、過電圧が検出される。
タ51aからなり、過電圧検出回路50からの制御信号
COがトランジスタ51aのゲートに入力され、ドレイ
ンは過電圧検出回路50のVDD端子に接続されてい
る。
御信号COがハイレベルとなると、トランジスタ51a
がオンし、VDD端子の電圧は低下する。そして、VD
D端子の電圧が低下すると、抵抗R502とR503の
接続点の電圧が低下し、オペアンプ50aの出力はロー
レベルとなって、トランジスタ51aがオフし、VDD
端子の電圧は上昇する。このような動作を繰り返し、V
DD端子の電圧が10Vを超えないように動作する。
して制御信号COがハイレベルとなると、電流制限回路
4のトランジスタ4aがオンして、カレントミラー回路
1の第1、第2のトランジスタ1a、1bのゲート電圧
を所定のレベルまで低下させる。これにより、カレント
ミラー回路1の二次側電流が制限されるため、二次側電
源電圧VSが過電圧になったとしても、カレントミラー
回路1の二次側に接続された外付け抵抗R10の破壊を
防止することができる。
を、第1の実施形態との相違点を中心に説明する。図3
に第2実施形態の回路構成を示す。第2実施形態の構成
は基本的に第1実施形態と同様であり、電流制限回路4
の構成が異なる。
果トランジスタ4b、4cと、Pチャネル型電界効果ト
ランジスタ4dと、インバータ41とを有して構成され
ている。
ドレインとソースは互いに接続されており、トランジス
タ4cのゲートには、過電圧検出回路31からの制御信
号COが入力されている。また、トランジスタ4dのゲ
ートには、制御信号COをインバータ41を介して反転
したものが入力されている。トランジスタ4bのゲート
は、カレントミラー回路1の第1、第2のトランジスタ
1a、1bのゲートに共通に接続(すなわちカレントミ
ラー接続)されている。
信号COがローレベルのときには、トランジスタ4c、
4dはオフ状態で、カレントミラー回路1の二次側電流
は基準電流に比例した電流となるようになっている。
と、制御信号COがハイレベルになり、トランジスタ4
c、4dはオン状態となり、トランジスタ4c、4dの
ドレイン−ソース間電圧を無視すると、トランジスタ1
aと4bは、ゲート、ドレイン、ソースがそれぞれ接続
されたものと等しく、つまりトランジスタ1aと4bが
並列接続された状態と等しくなる。ここで、トランジス
タ1aと4bのゲート幅Wとゲート長Lの比率W/L
が、ともに例えばW/L=50μm/1.8μmであ
り、トランジスタ1aとトランジスタ4bを並列接続す
ると、W/L=100μm/1.8μmとなることか
ら、カレントミラー回路1の電流増幅率は1/2とな
る。したがって、カレントミラー回路1の二次側に接続
された外付け抵抗R10に流れる電流を1/2程度に低
減することができ、その結果、抵抗R10が過電流によ
る破壊を防ぐことができる。
り、上記電流通信ドライバは、加速度センサで用いられ
る電流通信ドライバに限ることなく、各種の産業分野で
採用される各種センサで用いられる通信ドライバとして
使用されてもよい。
にて述べた電界効果トランジスタ1a、1b、4a、4
b、4c、4d、5aは、バイポーラトランジスタなど
を用いてもよい。
バの回路構成を示す図である。
具体的な回路構成の一例を示す図である。
バの回路構成を示す図である。
す図である。
電界効果トランジスタ、2・・・制御手段、3・・・調整回
路、4・・・電流制限手段、5・・・過電圧検出およびクラン
プ回路、50・・・過電圧検出回路、51・・・クランプ回路
Claims (3)
- 【請求項1】 カレントミラー接続された第1のトラン
ジスタ(1a)と第2のトランジスタ(1b)とを有
し、前記第1のトランジスタ(1a)に基準電流が流れ
たときに、二次側電源から外付け抵抗(R10)を介し
て前記基準電流に比例した二次側電流が前記第2のトラ
ンジスタ(1b)に流れるように構成されたカレントミ
ラー回路(1)と、 入力信号により前記第1のトランジスタ(1a)をオ
ン、オフ制御する制御手段(2)と、 前記二次側電源の電圧(VS)が過電圧になったことを
検出する過電圧検出手段(50)と、 前記過電圧検出手段(50)が前記過電圧を検出した時
に、前記二次側電流を制限する電流制限手段(4)とを
備えたことを特徴とする電流通信ドライバ。 - 【請求項2】 前記電流制限手段(4)は、前記過電圧
検出手段(50)が前記過電圧を検出したときに、前記
第1、第2のトランジスタ(1a、1b)のゲート電圧
を低下させて前記電流制限を行うものであることを特徴
とする請求項1に記載の電流通信ドライバ。 - 【請求項3】 前記電流制限手段(4)は、前記過電圧
検出手段(50)が前記過電圧を検出したときに、前記
カレントミラー回路(1)の電流増幅率を低下させて前
記電流制限を行うものであることを特徴とする請求項1
に記載の電流通信ドライバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025745A JP3843855B2 (ja) | 2002-02-01 | 2002-02-01 | 電流通信ドライバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025745A JP3843855B2 (ja) | 2002-02-01 | 2002-02-01 | 電流通信ドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003229916A true JP2003229916A (ja) | 2003-08-15 |
JP3843855B2 JP3843855B2 (ja) | 2006-11-08 |
Family
ID=27747792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002025745A Expired - Fee Related JP3843855B2 (ja) | 2002-02-01 | 2002-02-01 | 電流通信ドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3843855B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013181946A (ja) * | 2012-03-05 | 2013-09-12 | Denso Corp | センサ信号生成装置 |
CN109245507A (zh) * | 2018-11-08 | 2019-01-18 | 上海艾为电子技术股份有限公司 | 一种防过冲保护电路 |
-
2002
- 2002-02-01 JP JP2002025745A patent/JP3843855B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013181946A (ja) * | 2012-03-05 | 2013-09-12 | Denso Corp | センサ信号生成装置 |
CN109245507A (zh) * | 2018-11-08 | 2019-01-18 | 上海艾为电子技术股份有限公司 | 一种防过冲保护电路 |
CN109245507B (zh) * | 2018-11-08 | 2024-02-09 | 上海艾为电子技术股份有限公司 | 一种防过冲保护电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3843855B2 (ja) | 2006-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101586525B1 (ko) | 전압 조정기 | |
TWI355785B (en) | Voltage regulator | |
US7109761B2 (en) | Comparator circuit | |
JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
JP2004152092A (ja) | 電圧源回路 | |
JP2010191619A (ja) | ボルテージレギュレータ | |
JP4005481B2 (ja) | ボルテージ・レギュレータ及び電子機器 | |
US20120119717A1 (en) | Voltage Regulator Module with Power Gating and Bypass | |
US20150205313A1 (en) | Voltage regulator and semiconductor device | |
US7982522B2 (en) | Semiconductor integrated circuit for realizing an amplifier having ringing reduction circuitry | |
JP4319012B2 (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP3822781B2 (ja) | 安定化電源回路 | |
KR100904111B1 (ko) | 전압 제어 회로 | |
US20050162189A1 (en) | Current limiter of output transistor | |
US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
JP2003229916A (ja) | 電流通信ドライバ | |
JP2005293067A (ja) | ボルテージレギュレータ | |
JP5003105B2 (ja) | 電流制限回路 | |
US11184015B2 (en) | Reference signals generated using internal loads | |
JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
JP2004227102A (ja) | 定電流回路 | |
JP4610453B2 (ja) | 電流検出回路 | |
JP2006325286A (ja) | 過電圧保護機能付き電源装置および過電圧保護回路 | |
JP2927847B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |