JP2003229916A - 電流通信ドライバ - Google Patents
電流通信ドライバInfo
- Publication number
- JP2003229916A JP2003229916A JP2002025745A JP2002025745A JP2003229916A JP 2003229916 A JP2003229916 A JP 2003229916A JP 2002025745 A JP2002025745 A JP 2002025745A JP 2002025745 A JP2002025745 A JP 2002025745A JP 2003229916 A JP2003229916 A JP 2003229916A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- overvoltage
- circuit
- communication driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 カレントミラー回路を有し、センサ信号を二
値化した電流として出力する電流通信ドライバにおい
て、二次側電源とカレントミラー回路の間に接続された
外付け抵抗の破壊を防止する。 【解決手段】 過電圧検出およびクランプ回路５が二次
側電源電圧ＶＳの過電圧を検出すると、電流制限回路４
がカレントミラー回路１における第１、第２のトランジ
スタ１ａ、１ｂのゲート電圧を低下させ、外付け抵抗Ｒ
１０を介して第２のトランジスタ１ｂに流れる二次側電
流を制限する。
値化した電流として出力する電流通信ドライバにおい
て、二次側電源とカレントミラー回路の間に接続された
外付け抵抗の破壊を防止する。 【解決手段】 過電圧検出およびクランプ回路５が二次
側電源電圧ＶＳの過電圧を検出すると、電流制限回路４
がカレントミラー回路１における第１、第２のトランジ
スタ１ａ、１ｂのゲート電圧を低下させ、外付け抵抗Ｒ
１０を介して第２のトランジスタ１ｂに流れる二次側電
流を制限する。
Description
【０００１】
【発明の属する技術分野】本発明は、電流通信ドライバ
に関するもので、例えば、車両に搭載される加速度セン
サ等の出力信号を、エアバッグ等の作動制御を行う装置
へ伝達する場合に適用して好適である。
に関するもので、例えば、車両に搭載される加速度セン
サ等の出力信号を、エアバッグ等の作動制御を行う装置
へ伝達する場合に適用して好適である。
【０００２】
【従来の技術】従来より、加速度センサからのデジタル
のセンサ信号を出力する方式として、センサ信号を２値
化した電流として出力する方法がある。センサ信号を２
値化した電流として出力するのに電流通信ドライバが用
いられる。従来の電流通信ドライバの回路例を図４に示
す。
のセンサ信号を出力する方式として、センサ信号を２値
化した電流として出力する方法がある。センサ信号を２
値化した電流として出力するのに電流通信ドライバが用
いられる。従来の電流通信ドライバの回路例を図４に示
す。
【０００３】電流通信ドライバは、カレントミラー回路
１と、制御回路２と、調整回路３とから構成されてい
る。
１と、制御回路２と、調整回路３とから構成されてい
る。
【０００４】カレントミラー回路１は、カレントミラー
接続された第１、第２の電界効果トランジスタ１ａ、１
ｂにより構成されている。第１のトランジスタ１ａは、
ゲートとドレインが接続され、負帰還の作用によりドレ
インに基準電流（定電流）が流れるようになっている。
第２のトランジスタ１ｂは、ドレインが外付け抵抗Ｒ１
０を介して二次側電源に接続され、ソースがＡ点に接続
され、Ａ点から図示しないワイヤーハーネスを介して図
示しない電流検出用トランジスタに接続されており、基
準電流に比例した定電流の二次側電流（基準電流に比し
て大電流のもの）がＡ点からワイヤハーネスを介して電
流検出用トランジスタに流れるようになっている。な
お、電流検出用トランジスタは電流を検出すると、エア
バッグ用の点火装置を作動させ、エアバッグを展開させ
るようになっている。
接続された第１、第２の電界効果トランジスタ１ａ、１
ｂにより構成されている。第１のトランジスタ１ａは、
ゲートとドレインが接続され、負帰還の作用によりドレ
インに基準電流（定電流）が流れるようになっている。
第２のトランジスタ１ｂは、ドレインが外付け抵抗Ｒ１
０を介して二次側電源に接続され、ソースがＡ点に接続
され、Ａ点から図示しないワイヤーハーネスを介して図
示しない電流検出用トランジスタに接続されており、基
準電流に比例した定電流の二次側電流（基準電流に比し
て大電流のもの）がＡ点からワイヤハーネスを介して電
流検出用トランジスタに流れるようになっている。な
お、電流検出用トランジスタは電流を検出すると、エア
バッグ用の点火装置を作動させ、エアバッグを展開させ
るようになっている。
【０００５】制御回路２は、加速度センサからのセンサ
信号をデジタル化したデータＣＧがゲートに入力される
電界効果トランジスタ２ａを有し、そのドレイン、ソー
スが第１のトランジスタ１ａのドレイン、ソースとそれ
ぞれ接続され、第１のトランジスタ１ａのオン、オフを
制御する。
信号をデジタル化したデータＣＧがゲートに入力される
電界効果トランジスタ２ａを有し、そのドレイン、ソー
スが第１のトランジスタ１ａのドレイン、ソースとそれ
ぞれ接続され、第１のトランジスタ１ａのオン、オフを
制御する。
【０００６】調整回路３は、トランジスタ３０〜３７と
抵抗Ｒ３０〜Ｒ３７とから構成されている。トランジス
タ３０〜３７のゲートには、電流調整用の信号Ｓ３０〜
Ｓ３７が入力されており、トランジスタ３０〜３７のオ
ン、オフ状態により抵抗Ｒ３０〜Ｒ３７の合成抵抗の抵
抗値が変化し、第１のトランジスタ１ａのドレインに流
れる基準電流の調整が可能となっている。
抵抗Ｒ３０〜Ｒ３７とから構成されている。トランジス
タ３０〜３７のゲートには、電流調整用の信号Ｓ３０〜
Ｓ３７が入力されており、トランジスタ３０〜３７のオ
ン、オフ状態により抵抗Ｒ３０〜Ｒ３７の合成抵抗の抵
抗値が変化し、第１のトランジスタ１ａのドレインに流
れる基準電流の調整が可能となっている。
【０００７】上記した構成において、加速度センサから
のセンサ信号ＣＧはトランジスタ２ａのゲートに入力さ
れ、加速度センサが動作しない通常時はハイレベルであ
る。このときトランジスタ２ａはオン状態となり、第１
のトランジスタ１ａには基準電流が流れないため、二次
側電流も流れない。
のセンサ信号ＣＧはトランジスタ２ａのゲートに入力さ
れ、加速度センサが動作しない通常時はハイレベルであ
る。このときトランジスタ２ａはオン状態となり、第１
のトランジスタ１ａには基準電流が流れないため、二次
側電流も流れない。
【０００８】また、車両衝突時のように加速度センサが
動作してセンサ信号がローレベルとなると、トランジス
タ２ａはオフ状態となって、第１のトランジスタ１ａに
基準電流が流れ、それに比例した二次側電流が第２のト
ランジスタ１ｂに流れる。
動作してセンサ信号がローレベルとなると、トランジス
タ２ａはオフ状態となって、第１のトランジスタ１ａに
基準電流が流れ、それに比例した二次側電流が第２のト
ランジスタ１ｂに流れる。
【０００９】このように、電流通信ドライバは温度や電
源電圧に依存しないようにするためにカレントミラー回
路構成を採っているのがほとんどであり、カレントミラ
ー回路の二次側には電流制限用の外付け抵抗Ｒ１０が接
続されている。
源電圧に依存しないようにするためにカレントミラー回
路構成を採っているのがほとんどであり、カレントミラ
ー回路の二次側には電流制限用の外付け抵抗Ｒ１０が接
続されている。
【００１０】なお、抵抗Ｒ１０の先に接続される二次側
電源の電圧ＶＳは通常６〜８Ｖ程度であり、この条件で
センサからのセンサ信号を電流として出力することによ
り電流通信を行っている。
電源の電圧ＶＳは通常６〜８Ｖ程度であり、この条件で
センサからのセンサ信号を電流として出力することによ
り電流通信を行っている。
【００１１】
【発明が解決しようとする課題】一方、二次側電源電圧
ＶＳが１０Ｖ程度であれば、図示しないクランプ回路の
動作により、この電流通信ドライバの電源電圧が１０Ｖ
以上にならないように動作するため、カレントミラー回
路で生成される二次側電流はほぼ一定である。ところ
が、車両衝突時に二次側電源ラインが他の電源ラインと
短絡し、二次側電源電圧ＶＳが１６Ｖ以上になる場合が
考えられる。このとき、電流通信ドライバの電源電圧も
１６Ｖ以上となり、クランプ回路ではその電源電圧が一
定の値を超えないように制御できなくなる。そして、カ
レントミラー回路１は定電流を流すことができなくな
り、二次側電流は指数関数的に増加し、抵抗Ｒ１０には
許容電力能力を超えた電流が流れて破壊してしまう。
ＶＳが１０Ｖ程度であれば、図示しないクランプ回路の
動作により、この電流通信ドライバの電源電圧が１０Ｖ
以上にならないように動作するため、カレントミラー回
路で生成される二次側電流はほぼ一定である。ところ
が、車両衝突時に二次側電源ラインが他の電源ラインと
短絡し、二次側電源電圧ＶＳが１６Ｖ以上になる場合が
考えられる。このとき、電流通信ドライバの電源電圧も
１６Ｖ以上となり、クランプ回路ではその電源電圧が一
定の値を超えないように制御できなくなる。そして、カ
レントミラー回路１は定電流を流すことができなくな
り、二次側電流は指数関数的に増加し、抵抗Ｒ１０には
許容電力能力を超えた電流が流れて破壊してしまう。
【００１２】本発明は上記問題に鑑みたもので、電流通
信ドライバにおける上記した外付け抵抗の破壊を防止す
ることを目的とする。
信ドライバにおける上記した外付け抵抗の破壊を防止す
ることを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、二次側電源の電圧（Ｖ
Ｓ）が過電圧になったことを検出する過電圧検出手段
（５０）と、過電圧検出手段（５０）が過電圧を検出し
た時に、二次側電流を制限する電流制限手段（４）とを
備えたことを特徴としている。
め、請求項１に記載の発明では、二次側電源の電圧（Ｖ
Ｓ）が過電圧になったことを検出する過電圧検出手段
（５０）と、過電圧検出手段（５０）が過電圧を検出し
た時に、二次側電流を制限する電流制限手段（４）とを
備えたことを特徴としている。
【００１４】このことにより、二次側電源の電圧が過電
圧になったとしても、カレントミラー回路（１）の第２
のトランジスタ（１ｂ）に流れる二次側電流が制限され
るため、外付け抵抗（Ｒ１０）の破壊を防止することが
できる。
圧になったとしても、カレントミラー回路（１）の第２
のトランジスタ（１ｂ）に流れる二次側電流が制限され
るため、外付け抵抗（Ｒ１０）の破壊を防止することが
できる。
【００１５】上記した電流制限手段（４）としては、請
求項２に記載の発明のように、第１、第２のトランジス
タ（１ａ、１ｂ）のゲート電圧を低下させて電流制限を
行うもの、あるいは請求項３に記載の発明のように、カ
レントミラー回路（１）の電流増幅率を低下させて電流
制限を行うものとすることができる。
求項２に記載の発明のように、第１、第２のトランジス
タ（１ａ、１ｂ）のゲート電圧を低下させて電流制限を
行うもの、あるいは請求項３に記載の発明のように、カ
レントミラー回路（１）の電流増幅率を低下させて電流
制限を行うものとすることができる。
【００１６】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１７】
【発明の実施の形態】（第１実施形態）本発明の一実施
形態を適用した電流通信ドライバの回路構成を図１に示
す。なお、上記した従来技術と同一部分には、同一符号
を付して説明を省略し、以下異なる部分についてのみ説
明する。この第１実施形態では、図４に示した従来の技
術と比べて、過電圧検出およびクランプ回路５と電流制
限回路４を備えた点が異なっている。
形態を適用した電流通信ドライバの回路構成を図１に示
す。なお、上記した従来技術と同一部分には、同一符号
を付して説明を省略し、以下異なる部分についてのみ説
明する。この第１実施形態では、図４に示した従来の技
術と比べて、過電圧検出およびクランプ回路５と電流制
限回路４を備えた点が異なっている。
【００１８】過電圧検出およびクランプ回路５は、二次
側電源電圧ＶＳが所定電圧以上の過電圧になったことを
検出した時に、ハイレベルの制御信号ＣＯを出力すると
ともに、この通信ドライバの電源端子である端子ＶＤＤ
（図２参照）の電圧が一定の値（定格電圧）を超えない
ように動作する。
側電源電圧ＶＳが所定電圧以上の過電圧になったことを
検出した時に、ハイレベルの制御信号ＣＯを出力すると
ともに、この通信ドライバの電源端子である端子ＶＤＤ
（図２参照）の電圧が一定の値（定格電圧）を超えない
ように動作する。
【００１９】電流制限回路４は、ゲートに制御信号ＣＯ
が入力される電界効果トランジスタ４ａと抵抗Ｒ４０に
より構成され、トランジスタ４ａのドレインが抵抗Ｒ４
０を介してカレントミラー回路１の第１、第２のトラン
ジスタ１ａ、１ｂのゲートに接続されている。過電圧検
出およびクランプ回路５からハイレベルの制御信号ＣＯ
が出力されると、この電流制限回路４のトランジスタ４
ａがオンし、カレントミラー回路１の第１、第２のトラ
ンジスタ１ａ、１ｂのゲート電圧を所定のレベルまで低
下させ、カレントミラー回路１の二次側電流を制限す
る。
が入力される電界効果トランジスタ４ａと抵抗Ｒ４０に
より構成され、トランジスタ４ａのドレインが抵抗Ｒ４
０を介してカレントミラー回路１の第１、第２のトラン
ジスタ１ａ、１ｂのゲートに接続されている。過電圧検
出およびクランプ回路５からハイレベルの制御信号ＣＯ
が出力されると、この電流制限回路４のトランジスタ４
ａがオンし、カレントミラー回路１の第１、第２のトラ
ンジスタ１ａ、１ｂのゲート電圧を所定のレベルまで低
下させ、カレントミラー回路１の二次側電流を制限す
る。
【００２０】図２に、過電圧検出およびクランプ回路５
の具体的な構成を示す。過電圧検出およびクランプ回路
５は、過電圧検出回路５０とクランプ回路５１によって
構成されている。
の具体的な構成を示す。過電圧検出およびクランプ回路
５は、過電圧検出回路５０とクランプ回路５１によって
構成されている。
【００２１】過電圧検出回路５０は、図示しない内部基
準電圧ＶＢＧＲ発生回路と二次側電源電圧ＶＳを分圧す
る抵抗Ｒ５０１〜Ｒ５０３とオペアンプ５０ａとにより
構成されている。抵抗Ｒ５０１は外付け抵抗で、二次側
電源端子ＶＳとＶＤＤ端子に接続されている。抵抗Ｒ５
０２はＶＤＤ端子と抵抗Ｒ５０３に接続され、抵抗Ｒ５
０２と抵抗Ｒ５０３の接続点がオペアンプ５０ａの非反
転入力端子（＋）に接続されている。また、内部基準電
圧ＶＢＧＲがオペアンプ５０ａの反転入力端子（−）に
接続されている。
準電圧ＶＢＧＲ発生回路と二次側電源電圧ＶＳを分圧す
る抵抗Ｒ５０１〜Ｒ５０３とオペアンプ５０ａとにより
構成されている。抵抗Ｒ５０１は外付け抵抗で、二次側
電源端子ＶＳとＶＤＤ端子に接続されている。抵抗Ｒ５
０２はＶＤＤ端子と抵抗Ｒ５０３に接続され、抵抗Ｒ５
０２と抵抗Ｒ５０３の接続点がオペアンプ５０ａの非反
転入力端子（＋）に接続されている。また、内部基準電
圧ＶＢＧＲがオペアンプ５０ａの反転入力端子（−）に
接続されている。
【００２２】ここで、二次側電源電圧ＶＳが過電圧にな
ってＶＤＤ端子の電圧が１０Ｖ以上になると、抵抗Ｒ５
０２とＲ５０３の分圧比により、抵抗Ｒ５０２とＲ５０
３の接続点の電圧が内部基準電圧ＶＢＧＲ（例えば、
１．２４Ｖ）よりも高くなるように設定されており、オ
ペアンプ５０ａの出力信号である制御信号ＣＯはローレ
ベルからハイレベルとなって、過電圧が検出される。
ってＶＤＤ端子の電圧が１０Ｖ以上になると、抵抗Ｒ５
０２とＲ５０３の分圧比により、抵抗Ｒ５０２とＲ５０
３の接続点の電圧が内部基準電圧ＶＢＧＲ（例えば、
１．２４Ｖ）よりも高くなるように設定されており、オ
ペアンプ５０ａの出力信号である制御信号ＣＯはローレ
ベルからハイレベルとなって、過電圧が検出される。
【００２３】クランプ回路５１は、電界効果トランジス
タ５１ａからなり、過電圧検出回路５０からの制御信号
ＣＯがトランジスタ５１ａのゲートに入力され、ドレイ
ンは過電圧検出回路５０のＶＤＤ端子に接続されてい
る。
タ５１ａからなり、過電圧検出回路５０からの制御信号
ＣＯがトランジスタ５１ａのゲートに入力され、ドレイ
ンは過電圧検出回路５０のＶＤＤ端子に接続されてい
る。
【００２４】過電圧検出回路５０が過電圧を検出して制
御信号ＣＯがハイレベルとなると、トランジスタ５１ａ
がオンし、ＶＤＤ端子の電圧は低下する。そして、ＶＤ
Ｄ端子の電圧が低下すると、抵抗Ｒ５０２とＲ５０３の
接続点の電圧が低下し、オペアンプ５０ａの出力はロー
レベルとなって、トランジスタ５１ａがオフし、ＶＤＤ
端子の電圧は上昇する。このような動作を繰り返し、Ｖ
ＤＤ端子の電圧が１０Ｖを超えないように動作する。
御信号ＣＯがハイレベルとなると、トランジスタ５１ａ
がオンし、ＶＤＤ端子の電圧は低下する。そして、ＶＤ
Ｄ端子の電圧が低下すると、抵抗Ｒ５０２とＲ５０３の
接続点の電圧が低下し、オペアンプ５０ａの出力はロー
レベルとなって、トランジスタ５１ａがオフし、ＶＤＤ
端子の電圧は上昇する。このような動作を繰り返し、Ｖ
ＤＤ端子の電圧が１０Ｖを超えないように動作する。
【００２５】また、過電圧検出回路５０が過電圧を検出
して制御信号ＣＯがハイレベルとなると、電流制限回路
４のトランジスタ４ａがオンして、カレントミラー回路
１の第１、第２のトランジスタ１ａ、１ｂのゲート電圧
を所定のレベルまで低下させる。これにより、カレント
ミラー回路１の二次側電流が制限されるため、二次側電
源電圧ＶＳが過電圧になったとしても、カレントミラー
回路１の二次側に接続された外付け抵抗Ｒ１０の破壊を
防止することができる。
して制御信号ＣＯがハイレベルとなると、電流制限回路
４のトランジスタ４ａがオンして、カレントミラー回路
１の第１、第２のトランジスタ１ａ、１ｂのゲート電圧
を所定のレベルまで低下させる。これにより、カレント
ミラー回路１の二次側電流が制限されるため、二次側電
源電圧ＶＳが過電圧になったとしても、カレントミラー
回路１の二次側に接続された外付け抵抗Ｒ１０の破壊を
防止することができる。
【００２６】（第２実施形態）次に、第２の実施形態
を、第１の実施形態との相違点を中心に説明する。図３
に第２実施形態の回路構成を示す。第２実施形態の構成
は基本的に第１実施形態と同様であり、電流制限回路４
の構成が異なる。
を、第１の実施形態との相違点を中心に説明する。図３
に第２実施形態の回路構成を示す。第２実施形態の構成
は基本的に第１実施形態と同様であり、電流制限回路４
の構成が異なる。
【００２７】制電流制限回路４は、Ｎチャネル型電界効
果トランジスタ４ｂ、４ｃと、Ｐチャネル型電界効果ト
ランジスタ４ｄと、インバータ４１とを有して構成され
ている。
果トランジスタ４ｂ、４ｃと、Ｐチャネル型電界効果ト
ランジスタ４ｄと、インバータ４１とを有して構成され
ている。
【００２８】トランジスタ４ｃと、トランジスタ４ｄの
ドレインとソースは互いに接続されており、トランジス
タ４ｃのゲートには、過電圧検出回路３１からの制御信
号ＣＯが入力されている。また、トランジスタ４ｄのゲ
ートには、制御信号ＣＯをインバータ４１を介して反転
したものが入力されている。トランジスタ４ｂのゲート
は、カレントミラー回路１の第１、第２のトランジスタ
１ａ、１ｂのゲートに共通に接続（すなわちカレントミ
ラー接続）されている。
ドレインとソースは互いに接続されており、トランジス
タ４ｃのゲートには、過電圧検出回路３１からの制御信
号ＣＯが入力されている。また、トランジスタ４ｄのゲ
ートには、制御信号ＣＯをインバータ４１を介して反転
したものが入力されている。トランジスタ４ｂのゲート
は、カレントミラー回路１の第１、第２のトランジスタ
１ａ、１ｂのゲートに共通に接続（すなわちカレントミ
ラー接続）されている。
【００２９】二次側電源電圧ＶＳが過電圧でなく、制御
信号ＣＯがローレベルのときには、トランジスタ４ｃ、
４ｄはオフ状態で、カレントミラー回路１の二次側電流
は基準電流に比例した電流となるようになっている。
信号ＣＯがローレベルのときには、トランジスタ４ｃ、
４ｄはオフ状態で、カレントミラー回路１の二次側電流
は基準電流に比例した電流となるようになっている。
【００３０】また、二次側電源電圧ＶＳが過電圧になる
と、制御信号ＣＯがハイレベルになり、トランジスタ４
ｃ、４ｄはオン状態となり、トランジスタ４ｃ、４ｄの
ドレイン−ソース間電圧を無視すると、トランジスタ１
ａと４ｂは、ゲート、ドレイン、ソースがそれぞれ接続
されたものと等しく、つまりトランジスタ１ａと４ｂが
並列接続された状態と等しくなる。ここで、トランジス
タ１ａと４ｂのゲート幅Ｗとゲート長Ｌの比率Ｗ／Ｌ
が、ともに例えばＷ／Ｌ＝５０μｍ／１．８μｍであ
り、トランジスタ１ａとトランジスタ４ｂを並列接続す
ると、Ｗ／Ｌ＝１００μｍ／１．８μｍとなることか
ら、カレントミラー回路１の電流増幅率は１／２とな
る。したがって、カレントミラー回路１の二次側に接続
された外付け抵抗Ｒ１０に流れる電流を１／２程度に低
減することができ、その結果、抵抗Ｒ１０が過電流によ
る破壊を防ぐことができる。
と、制御信号ＣＯがハイレベルになり、トランジスタ４
ｃ、４ｄはオン状態となり、トランジスタ４ｃ、４ｄの
ドレイン−ソース間電圧を無視すると、トランジスタ１
ａと４ｂは、ゲート、ドレイン、ソースがそれぞれ接続
されたものと等しく、つまりトランジスタ１ａと４ｂが
並列接続された状態と等しくなる。ここで、トランジス
タ１ａと４ｂのゲート幅Ｗとゲート長Ｌの比率Ｗ／Ｌ
が、ともに例えばＷ／Ｌ＝５０μｍ／１．８μｍであ
り、トランジスタ１ａとトランジスタ４ｂを並列接続す
ると、Ｗ／Ｌ＝１００μｍ／１．８μｍとなることか
ら、カレントミラー回路１の電流増幅率は１／２とな
る。したがって、カレントミラー回路１の二次側に接続
された外付け抵抗Ｒ１０に流れる電流を１／２程度に低
減することができ、その結果、抵抗Ｒ１０が過電流によ
る破壊を防ぐことができる。
【００３１】（その他の実施形態）本発明の実施にあた
り、上記電流通信ドライバは、加速度センサで用いられ
る電流通信ドライバに限ることなく、各種の産業分野で
採用される各種センサで用いられる通信ドライバとして
使用されてもよい。
り、上記電流通信ドライバは、加速度センサで用いられ
る電流通信ドライバに限ることなく、各種の産業分野で
採用される各種センサで用いられる通信ドライバとして
使用されてもよい。
【００３２】また、本発明の実施にあたり、上記実施例
にて述べた電界効果トランジスタ１ａ、１ｂ、４ａ、４
ｂ、４ｃ、４ｄ、５ａは、バイポーラトランジスタなど
を用いてもよい。
にて述べた電界効果トランジスタ１ａ、１ｂ、４ａ、４
ｂ、４ｃ、４ｄ、５ａは、バイポーラトランジスタなど
を用いてもよい。
【図１】本発明の第１実施形態における電流通信ドライ
バの回路構成を示す図である。
バの回路構成を示す図である。
【図２】図１における過電圧検出およびクランプ回路の
具体的な回路構成の一例を示す図である。
具体的な回路構成の一例を示す図である。
【図３】本発明の第２実施形態における電流通信ドライ
バの回路構成を示す図である。
バの回路構成を示す図である。
【図４】従来の電流通信ドライバの回路構成の一例を示
す図である。
す図である。
１・・・カレントミラー回路、１ａ、１ｂ・・・第１、第２の
電界効果トランジスタ、２・・・制御手段、３・・・調整回
路、４・・・電流制限手段、５・・・過電圧検出およびクラン
プ回路、５０・・・過電圧検出回路、５１・・・クランプ回路
電界効果トランジスタ、２・・・制御手段、３・・・調整回
路、４・・・電流制限手段、５・・・過電圧検出およびクラン
プ回路、５０・・・過電圧検出回路、５１・・・クランプ回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J091 AA01 AA43 CA55 FA04 GP02
HA09 HA25 HA39 KA00 KA01
KA04 KA21 MA22 SA07
5J500 AA01 AA43 AC55 AF04 AH09
AH25 AH39 AK00 AK01 AK04
AK21 AM22 AS07 PG02
5K029 AA06 BB03 CC01 EE02 GG07
Claims (3)
- 【請求項１】 カレントミラー接続された第１のトラン
ジスタ（１ａ）と第２のトランジスタ（１ｂ）とを有
し、前記第１のトランジスタ（１ａ）に基準電流が流れ
たときに、二次側電源から外付け抵抗（Ｒ１０）を介し
て前記基準電流に比例した二次側電流が前記第２のトラ
ンジスタ（１ｂ）に流れるように構成されたカレントミ
ラー回路（１）と、 入力信号により前記第１のトランジスタ（１ａ）をオ
ン、オフ制御する制御手段（２）と、 前記二次側電源の電圧（ＶＳ）が過電圧になったことを
検出する過電圧検出手段（５０）と、 前記過電圧検出手段（５０）が前記過電圧を検出した時
に、前記二次側電流を制限する電流制限手段（４）とを
備えたことを特徴とする電流通信ドライバ。 - 【請求項２】 前記電流制限手段（４）は、前記過電圧
検出手段（５０）が前記過電圧を検出したときに、前記
第１、第２のトランジスタ（１ａ、１ｂ）のゲート電圧
を低下させて前記電流制限を行うものであることを特徴
とする請求項１に記載の電流通信ドライバ。 - 【請求項３】 前記電流制限手段（４）は、前記過電圧
検出手段（５０）が前記過電圧を検出したときに、前記
カレントミラー回路（１）の電流増幅率を低下させて前
記電流制限を行うものであることを特徴とする請求項１
に記載の電流通信ドライバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025745A JP3843855B2 (ja) | 2002-02-01 | 2002-02-01 | 電流通信ドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025745A JP3843855B2 (ja) | 2002-02-01 | 2002-02-01 | 電流通信ドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229916A true JP2003229916A (ja) | 2003-08-15 |
| JP3843855B2 JP3843855B2 (ja) | 2006-11-08 |
Family
ID=27747792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002025745A Expired - Fee Related JP3843855B2 (ja) | 2002-02-01 | 2002-02-01 | 電流通信ドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3843855B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013181946A (ja) * | 2012-03-05 | 2013-09-12 | Denso Corp | センサ信号生成装置 |
| CN109245507A (zh) * | 2018-11-08 | 2019-01-18 | 上海艾为电子技术股份有限公司 | 一种防过冲保护电路 |
-
2002
- 2002-02-01 JP JP2002025745A patent/JP3843855B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013181946A (ja) * | 2012-03-05 | 2013-09-12 | Denso Corp | センサ信号生成装置 |
| CN109245507A (zh) * | 2018-11-08 | 2019-01-18 | 上海艾为电子技术股份有限公司 | 一种防过冲保护电路 |
| CN109245507B (zh) * | 2018-11-08 | 2024-02-09 | 上海艾为电子技术股份有限公司 | 一种防过冲保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3843855B2 (ja) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101586525B1 (ko) | 전압 조정기 | |
| TWI355785B (en) | Voltage regulator | |
| US7109761B2 (en) | Comparator circuit | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
| JP2004152092A (ja) | 電圧源回路 | |
| JP2010191619A (ja) | ボルテージレギュレータ | |
| JP4005481B2 (ja) | ボルテージ・レギュレータ及び電子機器 | |
| US20120119717A1 (en) | Voltage Regulator Module with Power Gating and Bypass | |
| US20150205313A1 (en) | Voltage regulator and semiconductor device | |
| US7982522B2 (en) | Semiconductor integrated circuit for realizing an amplifier having ringing reduction circuitry | |
| JP4319012B2 (ja) | 過電流保護回路及びボルテージレギュレータ | |
| JP3822781B2 (ja) | 安定化電源回路 | |
| KR100904111B1 (ko) | 전압 제어 회로 | |
| US20050162189A1 (en) | Current limiter of output transistor | |
| US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
| JP2003229916A (ja) | 電流通信ドライバ | |
| JP2005293067A (ja) | ボルテージレギュレータ | |
| JP5003105B2 (ja) | 電流制限回路 | |
| US11184015B2 (en) | Reference signals generated using internal loads | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| JP2004227102A (ja) | 定電流回路 | |
| JP4610453B2 (ja) | 電流検出回路 | |
| JP2006325286A (ja) | 過電圧保護機能付き電源装置および過電圧保護回路 | |
| JP2927847B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |