JP5731993B2

JP5731993B2 - 電力増幅装置およびオーディオシステム

Info

Publication number: JP5731993B2
Application number: JP2012014401A
Authority: JP
Inventors: 内明山; 見博幸鶴
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-01-26
Filing date: 2012-01-26
Publication date: 2015-06-10
Anticipated expiration: 2032-01-26
Also published as: CN103227614B; US20130195289A1; US8908886B2; JP2013157664A; CN103227614A

Description

電力増幅装置およびオーディオシステムに関する。

従来、車載用カーオーディオシステムのスピーカ用アンプとして用いられる電力増幅装置には、ＢＴＬ（ＢｒｉｄｇｅＴｉｅｄＬｏａｄ）方式の電力増幅装置がある。

このＢＴＬ方式の電力増幅装置は、一対の増幅回路を備えているため、形式的にはスピーカに出力できる電圧および電流をいずれも２倍にでき、最大出力電力を大きく得られるというメリットがある。

特開２００８−９２２９３号公報

出力端子の誤接続を検出することが可能な電力増幅装置およびオーディオシステムを提供する。

実施形態に従った電力増幅装置は、入力端子に入力された入力信号を増幅した第１の増幅信号を正相出力端子から出力するとともに第２の増幅信号を逆相出力端子から出力するアンプを備える。電力増幅装置は、電源電位が印加される電源線に一端が接続され、第１の出力信号を出力する第１の出力端子に他端が接続された第１の出力トランジスタと、前記第１の出力トランジスタに流れる第１の電流を検出しこの検出結果に基づいた第１の検出信号を第１の検出端子に出力する第１の電流検出回路と、前記第１の出力端子に一端が接続され、接地電位が印加される接地線に他端が接続された第２の出力トランジスタと、前記第２の出力トランジスタに流れる第２の電流を検出しこの検出結果に基づいた第２の検出信号を第２の検出端子に出力する第２の電流検出回路と、前記第１の増幅信号に応じて、前記第１の出力トランジスタと前記第２の出力トランジスタとを相補的にオン／オフするように制御する第１の駆動回路と、を有する第１の増幅回路を備える。電力増幅装置は、前記電源線に一端が接続され、第２の出力信号を出力する第２の出力端子に他端が接続された第３の出力トランジスタと、前記第３の出力トランジスタに流れる第３の電流を検出しこの検出結果に基づいた第３の検出信号を第３の検出端子に出力する第３の電流検出回路と、前記第２の出力端子に一端が接続され、前記接地線に他端が接続された第４の出力トランジスタと、前記第４の出力トランジスタに流れる第４の電流を検出しこの検出結果に基づいた第４の検出信号を第４の検出端子に出力する第４の電流検出回路と、前記第２の増幅信号に応じて、前記第３の出力トランジスタが前記第１の出力トランジスタに対して相補的にオン／オフし且つ前記第３の出力トランジスタと前記第４の出力トランジスタとを相補的にオン／オフするように制御する第２の駆動回路と、を有する第２の増幅回路を備える。電力増幅装置は、前記第１の検出信号と前記第４の検出信号とを比較し、前記第１の電流と前記第４の電流とが第１の所定値以上異なるか否かに応じた第１の比較信号を出力する第１の比較器を備える。電力増幅装置は、前記第２の検出信号と前記第３の検出信号とを比較し、前記第２の電流と前記第３の電流とが第２の所定値以上異なるか否かに応じた第２の比較信号を出力する第２の比較器と、を備える。

図１は、第１の実施形態に係るオーディオシステム１０００の構成の一例を示すブロック図である。図２は、図１に示す第１、第３の電流検出回路Ｄ１、Ｄ３の構成の一例を示す回路図である。図３は、図１に示す第２、第４の電流検出回路Ｄ２、Ｄ４の構成の一例を示す回路図である。図４は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成の一例を示す回路図である。図５は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成の一例を示す回路図である。図６は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成の他の例を示す回路図である。図７は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成のさらに他の例を示す回路図である。図８は、図１に示す出力クリップ検出回路ＣＤの構成の一例を示す回路図である。図９は、図１に示す出力クリップ検出回路ＣＤの構成の他の例を示す回路図である。図１０は、図１に示す出力クリップ検出回路ＣＤの構成のさらに他の例を示す回路図である。図１１は、誤接続状態の４つの例を示す図である。図１２は、電力増幅装置１００の構成の一部の変形例を示す図である。図１３は、図１２に示す実施例１に係る電力増幅装置２００の具体的な動作波形の一例を示す図である。

例えば、ＢＴＬ方式の増幅回路装置を複数有するマルチチャネルパワーアンプシステムにおいて、スピーカを接続する出力端子を異なるチャネルの出力端子との間で接続する状態（以下、クロス誤接続状態）が発生する。この場合、増幅回路は誤接続したワイヤーの配線抵抗と誤接続されたチャネル間のオフセット電圧によって決まる短絡電流を駆動しようとする。

ここで、同一チャネル間のオフセット電圧は増幅回路の帰還作用により一定範囲で管理されるのが一般的である。しかし、異なるチャネル間のオフセット電圧は管理されないことが多い。

したがって、クロス誤接続時に発生する短絡電流もばらつきを持ち、出力トランジスタには短絡電流に応じた電力損失が発生する。

一般的に、増幅回路には過負荷時の電力損失による出力トランジスタのＳＯＡ（ＳａｆｅＯｐｅｒａｔｉｎｇＡｒｅａ）破壊を防ぐために保護回路を設ける。しかし、クロス誤接続時に発生する電力損失には、ばらつきがある。このため、保護回路の状態が保護感度まで到達しない状態が起こりうる。

ここで、保護感度は負荷駆動能力とチップ面積を両立するため、長時間のＳＯＡまで考慮して設計されていないことが多い。

したがって、クロス誤接続状態で出力トランジスタに損失電力が発生した状態を一定時間放置されると、ＳＯＡは損失発生時間に反比例する性質があるため出力トランジスタで発生する電力損失がＳＯＡを超えてしまい破壊に至ってしまう。

近年、車載分野ではエコカーへの流れから停車時にアイドリングストップするシステムが盛んでありカーオーディオシステムにおいては電源電位の瞬時低下、増加が頻発する。

そのような電源変動の中でも電力増幅装置は音切れを生じさせないために、増幅回路の出力電位を切り替えるシステムが主流となっている。しかし、音切れさせない状態で出力電位が切り替わると、一時的にプッシュプル出力トランジスタで電力の不平衡が生じて、保護がかかり音切れを生じる。

そこで、実施形態では、アイドリングストップによる電源電位の瞬時低下、増加においても、より適切に出力端子の誤接続を検出することが可能な電力増幅装置およびオーディオシステムを提供する。

以下、実施形態について図面に基づいて説明する。なお、以下では、ＢＴＬ方式を用いた電力増幅装置を一例に挙げて説明する。

第１の実施形態

図１は、第１の実施形態に係るオーディオシステム１０００の構成の一例を示すブロック図である。

図１に示すように、オーディオシステム１０００は、電力増幅装置１００と、スピーカ１０１と、を備える。

電力増幅装置１００は、入力端子Ｔｉｎに入力された信号を増幅した電力を、第１の出力端子Ｔｏｕｔ１と第２の出力端子Ｔｏｕｔ２との間に出力するようになっている。そして、第１の出力端子Ｔｏｕｔ１と第２の出力端子Ｔｏｕｔ２との間に接続されたスピーカ１０１は、電力増幅装置１００から供給された電力により駆動するようになっている。

また、電力増幅装置１００は、スピーカ１０１が正常に接続されているか否かに応じた信号を第１、第２の比較結果端子ＴＣ１、ＴＣ２に出力するようになっている。

この電力増幅装置１００は、図１に示すように、アンプＡと、第１の増幅回路Ｘ１と、第２の増幅回路Ｘ２と、第１の比較器Ｃ１と、第２の比較器Ｃ２と、出力クリップ検出回路ＣＤと、を備える。

アンプＡは、入力端子Ｔｉｎに入力された入力信号を増幅した第１の増幅信号を正相出力端子Ａ１から出力するとともに第２の増幅信号を逆相出力端子Ａ２から出力するようになっている。

第１の増幅回路Ｘ１は、第１の出力トランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、第２の出力トランジスタ（ｎＭＯＳトランジスタ）Ｍ２と、第１の電流検出回路Ｄ１と、第２の電流検出回路Ｄ２と、第１の駆動回路Ｄｒ１と、を有する。

第１の出力トランジスタＭ１は、電源電位Ｖｃｃが印加される電源線Ｌ１に一端（ソース）が接続され、第１の出力信号Ｓｏｕｔ１を出力する第１の出力端子Ｔｏｕｔ１に他端（ドレイン）が接続されている。

第１の電流検出回路Ｄ１は、第１の出力トランジスタＭ１に流れる第１の電流を検出しこの検出結果に基づいた第１の検出信号ＳＤ１を第１の検出端子ＴＤ１に出力するようになっている。

第２の出力トランジスタＭ２は、第１の出力端子Ｔｏｕｔ１に一端（ドレイン）が接続され、接地電位Ｇｎｄが印加される接地線Ｌ２に他端（ソース）が接続されている。

第２の電流検出回路Ｄ２は、第２の出力トランジスタＭ２に流れる第２の電流を検出しこの検出結果に基づいた第２の検出信号ＳＤ２を第２の検出端子ＴＤ２に出力するようになっている。

第１の駆動回路Ｄｒ１は、第１の増幅信号が入力され、この第１の増幅信号に応じた制御信号を第１、第２の出力トランジスタＭ１、Ｍ２のゲートに出力して、第１、第２の出力トランジスタＭ１、Ｍ２の動作を制御するようになっている。

この第１の駆動回路Ｄｒ１は、プッシュプル出力回路として動作する。すなわち、第１の駆動回路Ｄｒ１は、第１の増幅信号に応じて、第１の出力トランジスタＭ１と第２の出力トランジスタＭ２とを相補的にオン／オフするように制御する。

また、第２の増幅回路Ｘ２は、第３の出力トランジスタ（ｐＭＯＳトランジスタ）Ｍ３と、第４の出力トランジスタ（ｎＭＯＳトランジスタ）Ｍ４と、第３の電流検出回路Ｄ３と、第４の電流検出回路Ｄ４と、第２の駆動回路Ｄｒ２と、を有する。

第３の出力トランジスタＭ３は、電源線Ｌ１に一端（ソース）が接続され、第２の出力信号Ｓｏｕｔ２を出力する第２の出力端子Ｔｏｕｔ２に他端（ドレイン）が接続されている。

第３の電流検出回路Ｄ３は、第３の出力トランジスタＭ３に流れる第３の電流を検出しこの検出結果に基づいた第３の検出信号ＳＤ３を第３の検出端子ＴＤ３に出力するようになっている。

第４の出力トランジスタＭ４は、第２の出力端子Ｔｏｕｔ２に一端（ドレイン）が接続され、接地線Ｌ２に他端（ソース）が接続されている。

第４の電流検出回路Ｄ４は、第４の出力トランジスタＭ４に流れる第４の電流を検出しこの検出結果に基づいた第４の検出信号ＳＤ４を第４の検出端子ＴＤ４に出力するようになっている。

第２の駆動回路Ｄｒ２は、第２の増幅信号が入力され、この第２の増幅信号に応じた制御信号を第３、第４の出力トランジスタＭ３、Ｍ４のゲートに出力して、第３、第４の出力トランジスタＭ３、Ｍ４の動作を制御するようになっている。

この第２の駆動回路Ｄｒ２は、プッシュプル出力回路として動作する。ここで、第２の増幅信号は、第１の増幅信号に対して位相が反転している。すなわち、第２の駆動回路Ｄｒ２は、第２の増幅信号に応じて、第３の出力トランジスタＭ３が第１の出力トランジスタＭ１に対して相補的にオン／オフし且つ第３の出力トランジスタＭ３と第４の出力トランジスタＭ４とを相補的にオン／オフするように制御する。

また、図１に示すように、第１の比較器Ｃ１は、第１の検出信号ＳＤ１と第４の検出信号ＳＤ４とを比較し、第１の電流と第４の電流とが第１の所定値以上異なるか否かに応じた第１の比較信号ＳＣ１を第１の比較結果端子ＴＣ１に出力するようになっている。

第２の比較器Ｃ２は、第２の検出信号ＳＤ２と第３の検出信号ＳＤ３とを比較し、第２の電流と第３の電流とが第２の所定値以上異なるか否かに応じた第２の比較信号ＳＣ２を第２の比較結果端子ＴＣ２に出力するようになっている。

なお、第１の比較信号ＳＣ１が、第１の電流と第４の電流とが第１の所定値以上異なることを示す場合、または、第２の比較信号ＳＣ２が、第２の電流と第３の電流とが第２の所定値以上異なることを示す場合には、第１の出力端子Ｔｏｕｔ１と第２の出力端子Ｔｏｕｔ２との間に、スピーカが正常に接続されていない状態（既述のクロス誤接続状態）であると判断される。なお、第１の所定値と第２の所定値とは同じ値であってもよい。

また、図１に示すように、出力クリップ検出回路ＣＤは、第１の出力信号Ｓｏｕｔ１および第２の出力信号Ｓｏｕｔ２を検出し、この検出結果に応じたクリップ検出信号Ｓ１を出力して、第１の比較器Ｃ１および第２の比較器Ｃ２を制御するようになっている。

ここで、図２は、図１に示す第１、第３の電流検出回路Ｄ１、Ｄ３の構成の一例を示す回路図である。なお、この図２において、第３の電流検出回路Ｄ３に対応する符号は“（）”で囲まれている。図２に示すように、例えば、第１の電流検出回路Ｄ１と第３の電流検出回路Ｄ３とは、同様の回路構成を有する。

図２に示すように、第１の電流検出回路Ｄ１は、例えば、第１の検出トランジスタ（ｐＭＯＳトランジスタ）ＭＤ１を含む。

第１の検出トランジスタＭＤ１は、電源線Ｌ１に一端（ソース）が接続され、第１の出力端子Ｔｏｕｔ１に他端（ドレイン）が接続され、第１の出力トランジスタＭ３のゲートにゲートが接続されている。この第１の検出トランジスタＭＤ１は、第１の出力トランジスタＭ１に流れる第１の電流をカレントミラーした第１の検出電流が流れる。

すなわち、第１の電流検出回路Ｄ１は、第１の検出電流を第１の検出信号ＳＤ１として第１の検出端子ＴＤ１から出力する。

同様に、図２に示すように、第３の電流検出回路Ｄ３は、例えば、第３の検出トランジスタ（ｐＭＯＳトランジスタ）ＭＤ３を含む。

第３の検出トランジスタＭＤ３は、電源線Ｌ１に一端（ソース）が接続され、第２の出力端子Ｔｏｕｔ２に他端（ドレイン）が接続され、第３の出力トランジスタＭ３のゲートにゲートが接続されている。この第３の検出トランジスタＭＤ３は、第３の出力トランジスタＭ３に流れる第３の電流をカレントミラーした第３の検出電流が流れるようになっている。

すなわち、第３の電流検出回路Ｄ３は、第３の検出電流を第３の検出信号ＳＤ３として第３の検出端子ＴＤ３から出力する。

なお、第１の出力トランジスタＭ１のサイズは、第３の出力トランジスタＭ３のサイズと等しくなるように設定されている。

この場合、第１の電流に対する第１の検出電流の第１のミラー比は、第３の電流に対する第３の検出電流の第３のミラー比と等しくなるように設定される。

また、図３は、図１に示す第２、第４の電流検出回路Ｄ２、Ｄ４の構成の一例を示す回路図である。なお、この図３において、第４の電流検出回路Ｄ４に対応する符号は“（）”で囲まれている。図３に示すように、例えば、第２の電流検出回路Ｄ２と第４の電流検出回路Ｄ４とは、同様の回路構成を有する。

図３に示すように、第２の電流検出回路Ｄ２は、例えば、第２の検出トランジスタ（ｎＭＯＳトランジスタ）ＭＤ２を含む。

第２の検出トランジスタＭＤ２は、接地線Ｌ２に一端（ソース）が接続され、第１の出力端子Ｔｏｕｔ１に他端（ドレイン）が接続され、第２の出力トランジスタＭ２のゲートにゲートが接続されている。この第２の検出トランジスタＭＤ２は、第２の出力トランジスタＭ２に流れる第２の電流をカレントミラーした第２の検出電流が流れる。

すなわち、第２の電流検出回路Ｄ２は、第２の検出電流を第２の検出信号ＳＤ２として第２の検出端子ＴＤ２から出力する。

同様に、図３に示すように、第４の電流検出回路Ｄ４は、第４の検出トランジスタ（ｎＭＯＳトランジスタ）ＭＤ４を含む。

第４の検出トランジスタＭＤ４は、接地線Ｌ２に一端（ソース）が接続され、第２の出力端子Ｔｏｕｔ２に他端（ドレイン）が接続され、第４の出力トランジスタＭ４のゲートにゲートが接続されている。この第４の検出トランジスタＭＤ４は、第４の出力トランジスタＭ４に流れる第４の電流をカレントミラーした第４の検出電流が流れる。

すなわち、第１の電流検出回路Ｄ１は、第４の検出電流を第４の検出信号ＳＤ４として第４の検出端子ＴＤ４から出力する。

なお、第２の出力トランジスタＭ２のサイズは、第４の出力トランジスタＭ４のサイズと等しくなるように設定される。

この場合、第２の電流に対する第２の検出電流の第２のミラー比は、第４の電流に対する第４の検出電流の第４のミラー比と等しくなるように設定される。

ここで、図１に示す第１、第２の比較器Ｃ１、Ｃ２の回路構成の具体例について説明する。

図４は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成の一例を示す回路図である。図４の構成は第１、第３の出力トランジスタＭ１、Ｍ３の電流が多い事を検出する。なお、この図４において、第２の比較器Ｃ２に対応する符号は“（）”で囲まれている。図４に示すように、例えば、第１の比較器Ｃ１と第２の比較器Ｃ２とは、同様の回路構成を有する。

図４に示すように、第１の比較器Ｃ１は、入力抵抗Ｚ１と、演算回路Ｃ１ａと、コンパレータＣ１ｂと、を有する。入力抵抗Ｚ１は、第１の検出端子ＴＤ１および第４の検出端子ＴＤ４に一端が接続され、固定電位（接地線Ｌ２）に他端が接続されている。

コンパレータＣ１ｂは、入力抵抗Ｚ１の一端が第１の入力（非反転入力端子）に接続され、基準電圧Ｖｆｅｒが第２の入力（反転入力端子）に印加されている。また基準電圧Ｖｒｅｆ＞接地電位Ｇｎｄである。

演算回路Ｃ１ａは、コンパレータＣ１ｂが出力する信号と出力クリップ検出回路ＣＤが出力するクリップ検出信号Ｓ１とを演算した信号を第１の比較信号ＳＣ１として出力する。

この演算回路Ｃ１ａは、例えば、図４に示すように、コンパレータＣ１ｂが出力した信号とクリップ検出信号Ｓ１とをＡＮＤ演算し、このＡＮＤ演算結果を第１の比較信号ＳＣ１として出力するＡＮＤ回路である。

したがって、クリップ検出信号Ｓ１が“Ｌｏｗ”レベルの場合（すなわち、第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２が電源側または接地側にクリップされている場合）には、ＡＮＤ回路の出力は“Ｌｏｗ”レベルに固定される。

一方、クリップ検出信号Ｓ１が“Ｈｉｇｈ”レベルの場合（すなわち、第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２が電源側または接地側にクリップされていない場合）には、ＡＮＤ回路の出力はコンパレータＣ１ｂが出力する信号に応じて変化する。すなわち、この場合、第１の比較器Ｃ１は、コンパレータＣ１ｂが出力する信号に応じて、第１の比較信号ＳＣ１を出力する。

なお、入力抵抗Ｚ１と基準電圧Ｖｒｅｆとは、電流検出の検出感度を決定するために適切に設定されている。コンパレータは電流検出回路の演算結果が基準電圧以上であるかを判定し、ＡＮＤ回路に出力するように構成される。

演算回路Ｃ２ａは、コンパレータＣ２ｂが出力する信号と出力クリップ検出回路ＣＤが出力するクリップ検出信号Ｓ１とを演算した信号を第２の比較信号ＳＣ２として出力する。

この演算回路Ｃ２ａは、例えば、図４に示すように、コンパレータＣ２ｂが出力した信号とクリップ検出信号Ｓ１とをＡＮＤ演算し、このＡＮＤ演算結果を第２の比較信号ＳＣ２として出力するＡＮＤ回路である。

一方、クリップ検出信号Ｓ１が“Ｈｉｇｈ”レベルの場合（すなわち、第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２が電源側または接地側にクリップされていない場合）には、ＡＮＤ回路の出力はコンパレータＣ２ｂが出力する信号に応じて変化する。すなわち、この場合、第２の比較器Ｃ２は、コンパレータＣ２ｂが出力する信号に応じて、第２の比較信号ＳＣ２を出力する。

既述のように、入力抵抗Ｚ１と基準電圧Ｖｒｅｆとは、電流検出の検出感度を決定するために適切に設定されている。コンパレータは電流検出回路の演算結果が基準電圧以上であるかを判定し、ＡＮＤ回路に出力するように構成される。

図５は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成の一例を示す回路図である。図５の構成は第４、第２の出力トランジスタＭ４、Ｍ２の電流が多い事を検出する。なお、この図５において、第２の比較器Ｃ２に対応する符号は“（）”で囲まれている。図５に示すように、例えば、第１の比較器Ｃ１と第２の比較器Ｃ２とは、同様の回路構成を有する。

図５に示すように、第１の比較器Ｃ１は、入力抵抗Ｚ１と、演算回路Ｃ１ａと、コンパレータＣ１ｂと、を有する。入力抵抗Ｚ１は、第１の検出端子ＴＤ１および第４の検出端子ＴＤ４に一端が接続され、固定電位（電源線Ｌ１）に他端が接続されている。

コンパレータＣ１ｂは、入力抵抗Ｚ１の一端が第２の入力（反転入力端子）に接続され、基準電圧Ｖｆｅｒが第１の入力（非反転入力端子）に印加されている。また基準電圧Ｖｒｅｆ＜電源電位Ｖｃｃである。

この演算回路Ｃ１ａは、例えば、図５に示すように、コンパレータＣ１ｂが出力した信号とクリップ検出信号Ｓ１とをＡＮＤ演算し、このＡＮＤ演算結果を第１の比較信号ＳＣ１として出力するＡＮＤ回路である。

なお、入力抵抗Ｚ１と基準電圧Ｖｒｅｆとは、電流検出の検出感度を決定するために適切に設定されている。コンパレータは電流検出回路の演算結果が基準電圧以下であるかを判定し、ＡＮＤ回路に出力するように構成される。

この演算回路Ｃ２ａは、例えば、図５に示すように、コンパレータＣ２ｂが出力した信号とクリップ検出信号Ｓ１とをＡＮＤ演算し、このＡＮＤ演算結果を第２の比較信号ＳＣ２として出力するＡＮＤ回路である。

既述のように、入力抵抗Ｚ１と基準電圧Ｖｒｅｆとは、電流検出の検出感度を決定するために適切に設定されている。コンパレータは電流検出回路の演算結果が基準電圧以下であるかを判定し、ＡＮＤ回路に出力するように構成される。

また、図６は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成の他の例を示す回路図である。なお、この図６において、第２の比較器Ｃ２に対応する符号は“（）”で囲まれている。図６に示すように、例えば、第１の比較器Ｃ１と第２の比較器Ｃ２とは、同様の回路構成を有する。

図６に示すように、第１の比較器Ｃ１（第２の比較器Ｃ２）は、図４に示す回路構成と比較して、直流電源ＶＳと、感度鈍化抵抗Ｚ２と、をさらに備える。

感度鈍化抵抗Ｚ２は、入力抵抗Ｚ１の一端に一端が接続され、コンパレータＣ１ｂ（Ｃ２ｂ）の第１の入力（非反転入力端子）および第４の検出端子ＴＤ４（第２の検出端子ＴＤ２）に他端が接続されている。

直流電源ＶＳは、コンパレータＣ１ｂ（Ｃ２ｂ）の第２の入力（反転入力端子）に一端（正極）が接続され、固定電位（接地線Ｌ２）に他端（負極）が接続され、基準電圧Ｖｒｅｆａを生成するようになっている。

図６の例では、入力抵抗Ｚ１の他端および直流電源ＶＳの他端は、接地線Ｌ２のみに接続されている。

コンパレータＣ１ｂ（Ｃ２ｂ）は、第１の電流検出回路の演算結果が基準電圧以上であるかを判定し、ＡＮＤ回路に出力するように構成される。ＡＮＤ回路はコンパレータからの論理値と出力検出クリップ回路の出力論理値の論理積を比較器端子に出力する。感度鈍化抵抗Ｚ２は入力抵抗Ｚ１との比率により（例えば、（Ｚ１＋Ｚ２）／Ｚ１＞１）正常動作時の誤動作をより防止することができる。図６に示す回路構成は、第１、第３の出力トランジスタＭ１、Ｍ３の電流不平衡を検出する構成である。

また、図７は、図１に示す第１、第２の比較器Ｃ１、Ｃ２の構成のさらに他の例を示す回路図である。なお、この図７において、第２の比較器Ｃ２に対応する符号は“（）”で囲まれている。図７に示すように、例えば、第１の比較器Ｃ１と第２の比較器Ｃ２とは、同様の回路構成を有する。

図７に示すように、第１の比較器Ｃ１（第２の比較器Ｃ２）は、図５に示す回路構成と比較して、直流電源ＶＳと、感度鈍化抵抗Ｚ２と、をさらに備える。

感度鈍化抵抗Ｚ２は、入力抵抗Ｚ１の一端および第４の検出端子ＴＤ４（第２の検出端子ＴＤ２）に一端が接続され、コンパレータＣ１ｂ（Ｃ２ｂ）の第２の入力（反転入力端子）および第１の検出端子ＴＤ１（第３の検出端子ＴＤ３）に他端が接続されている。

直流電源ＶＳは、コンパレータＣ１ｂ（Ｃ２ｂ）の第１の入力（非反転入力端子）に一端（負極）が接続され、固定電位（電源線Ｌ１）に他端（正極）が接続され、基準電圧Ｖｒｅｆａを生成するようになっている。

図７の例では、入力抵抗Ｚ１の他端および直流電源ＶＳの他端は、電源線Ｌ１のみに接続されている。

コンパレータＣ１ｂ（Ｃ２ｂ）は、第１の電流検出回路の演算結果が基準電圧以下であるかを判定し、ＡＮＤ回路に出力するように構成される。ＡＮＤ回路はコンパレータからの論理値と出力検出クリップ回路の出力論理値の論理積を比較器端子に出力する。感度鈍化抵抗Ｚ２は入力抵抗Ｚ１との比率により（例えば、（Ｚ１＋Ｚ２）／Ｚ１＞１）正常動作時の誤動作をより防止することができる。図７に示す回路構成は、第２、第４の出力トランジスタＭ２、Ｍ４の電流不平衡を検出する構成である。

次に、図１に示す出力クリップ検出回路ＣＤの回路構成の具体例について説明する。

図８は、図１に示す出力クリップ検出回路ＣＤの構成の一例を示す回路図である。

図８に示すように、出力クリップ検出回路ＣＤは、例えば、ＮＯＲ回路ＣＤａと、第１の電源側直流電源ＶＳｂ１と、第２の電源側直流電源ＶＳｂ２と、第１の電源側コンパレータＣＤｂ１と、第２の電源側コンパレータＣＤｂ２と、を含む。

第１の電源側直流電源ＶＳｂ１は、電源線Ｌ１に正極が接続され、第１の電源側基準電圧Ｖｒｅｆｂ１を出力するようになっている。

第２の電源側直流電源ＶＳｂ２は、電源線Ｌ１に正極が接続され、第２の電源側基準電圧Ｖｒｅｆｂ２を出力するようになっている。

第１の電源側コンパレータＣＤｂ１は、第１の電源側直流電源Ｖｒｅｆｂ１の負極に反転入力端子が接続され、第１の出力端子Ｔｏｕｔ１に非反転出力端子が接続されている。

第２の電源側コンパレータＣＤｂ２は、第２の電源側直流電源Ｖｒｅｆｂ２の負極に反転入力端子が接続され、第２の出力端子Ｔｏｕｔ２に非反転出力端子が接続されている。

ＮＯＲ回路ＣＤａは、第１および第２の電源側コンパレータＣＤｂ１、ＣＤｂ２の出力をＮＯＲ演算した結果を、クリップ検出信号Ｓ１として出力するようになっている。

この図８に示す出力クリップ検出回路ＣＤは、第１の出力信号Ｓｏｕｔ１が、電源電位Ｖｃｃから電源電位Ｖｃｃよりも低い第１の電源側基準電圧Ｖｒｅｆｂ１の範囲にある場合、または、第２の出力信号Ｓｏｕｔ２が、電源電位Ｖｃｃから電源電位Ｖｃｃよりも低い第２の電源側基準電圧Ｖｒｅｆｂ２の範囲にある場合には、第１の比較器Ｃ１から第１の比較信号ＳＣ１を出力させない（すなわち、第１の比較器Ｃ１の出力を固定値にする）ように制御し且つ第２の比較器Ｃ２から第２の比較信号ＳＣ２を出力させない（すなわち、第２の比較器Ｃ２の出力を固定値にする）ように制御する。

つまり、出力電位が内部電源Ｖｃｃ付近にある時にはクロス誤接続検出しないようにしている。これは有信号時の誤動作防止に優位となる。

また、図９は、図１に示す出力クリップ検出回路ＣＤの構成の他の例を示す回路図である。

図９に示すように、出力クリップ検出回路ＣＤは、ＮＯＲ回路ＣＤａと、第１の接地側直流電源ＶＳｃ１と、第２の接地側直流電源ＶＳｃ２と、第１の接地側コンパレータＣＤｃ１と、第２の接地側コンパレータＣＤｃ２と、を含む。

第１の接地側直流電源ＶＳｃ１は、接地線Ｌ２に負極が接続され、第１の接地側基準電圧Ｖｒｅｆｃ１を出力するようになっている。

第２の接地側直流電源ＶＳｃ２は、接地線Ｌ２に負極が接続され、第２の接地側基準電圧Ｖｒｅｆｃ２を出力するようになっている。

第１の接地側コンパレータＣＤｃ１は、第１の接地側直流電源ＶＳｃ１の負極に非反転入力端子が接続され、第１の出力端子Ｔｏｕｔ１に反転入力端子が接続されている。

第２の接地側コンパレータＣＤｃ２は、第２の接地側直流電源ＶＳｃ２の負極に非反転入力端子が接続され、第２の出力端子Ｔｏｕｔ２に反転入力端子が接続されている。

ＮＯＲ回路ＣＤａは、第１および第２の接地側コンパレータＣＤｃ１、ＣＤｃ２の出力をＮＯＲ演算した結果を、クリップ検出信号Ｓ１として出力するようになっている。

この図９に示す出力クリップ検出回路ＣＤは、第１の出力信号Ｓｏｕｔ１が、接地電位Ｇｎｄから接地電位Ｇｎｄよりも高い第１の接地側基準電圧Ｖｒｅｆｃ１の範囲にある場合、または、第２の出力信号Ｓｏｕｔ２が、接地電位Ｇｎｄから接地電位Ｇｎｄよりも高い第２の接地側基準電圧Ｖｒｅｆｃ２の範囲にある場合には、第１の比較器Ｃ１から第１の比較信号ＳＣ１を出力させない（すなわち、第１の比較器Ｃ１の出力を固定値にする）ように制御し且つ第２の比較器Ｃ２から第２の比較信号ＳＣ２を出力させない（すなわち、第２の比較器Ｃ２の出力を固定値にする）ように制御する。

また、図１０は、図１に示す出力クリップ検出回路ＣＤの構成のさらに他の例を示す回路図である。

図１０に示すように、出力クリップ検出回路ＣＤは、例えば、ＮＯＲ回路ＣＤａと、第１の電源側直流電源ＶＳｂ１と、第２の電源側直流電源ＶＳｂ２と、第１の電源側コンパレータＣＤｂ１と、第２の電源側コンパレータＣＤｂ２と、第１の接地側直流電源ＶＳｃ１と、第２の接地側直流電源ＶＳｃ２と、第１の接地側コンパレータＣＤｃ１と、第２の接地側コンパレータＣＤｃ２と、を含む。

第１の接地側コンパレータＣＤｃ１は、第１の接地側直流電源ＶＳｃ１の正極に非反転入力端子が接続され、第１の出力端子Ｔｏｕｔ１に反転入力端子が接続されている。

第２の接地側コンパレータＣＤｃ２は、第２の接地側直流電源ＶＳｃ２の正極に非反転入力端子が接続され、第２の出力端子Ｔｏｕｔ２に反転入力端子が接続されている。

ＮＯＲ回路ＣＤａは、第１および第２の電源側コンパレータＣＤｂ１、ＣＤｂ２の出力および第１および第２の接地側コンパレータＣＤｃ１、ＣＤｃ２の出力をＮＯＲ演算した結果を、クリップ検出信号Ｓ１として出力するようになっている。

この図１０に示す出力クリップ検出回路ＣＤは、第１の出力信号Ｓｏｕｔ１が、電源電位Ｖｃｃから電源電位Ｖｃｃよりも低い第１の電源側基準電圧の範囲にある場合、第２の出力信号Ｓｏｕｔ２が、電源電位Ｖｃｃから電源電位Ｖｃｃよりも低い第２の電源側基準電圧の範囲にある場合、第１の出力信号Ｓｏｕｔ１が、接地電位Ｇｎｄから接地電位Ｇｎｄよりも高い第１の接地側基準電圧の範囲にある場合、または、第２の出力信号Ｓｏｕｔ２が、接地電位Ｇｎｄから接地電位Ｇｎｄよりも高い第２の接地側基準電圧の範囲にある場合には、第１の比較器Ｃ１から第１の比較信号ＳＣ１を出力させない（すなわち、第１の比較器Ｃ１の出力を固定値にする）ように制御し且つ第２の比較器Ｃ２から第２の比較信号ＳＣ２を出力させない（すなわち、第２の比較器Ｃ２の出力を固定値にする）ように制御する。

つまり、出力電位が電源電位Ｖｃｃ付近あるいは接地電位Ｇｎｄ付近にある時にはクロス誤接続検出しないようにしている。これは有信号時の誤動作防止に優位となる。

次に、以上のような構成を有する電力増幅装置１００のクロス誤接続状態における動作について説明する。

マルチチャネルを有するパワーアンプシステムにおいて、あるチャネルのＢＴＬ出力の一方の出力端子と異なるチャネルのいずれかの出力端子との間に誤接続により配線抵抗Rsが接続された状態（クロス誤接続状態）を例に挙げて説明する。

図１１は、誤接続状態の４つの例を示す図である。誤接続間のオフセット電圧がVosとした場合（増幅回路１の出力端子電圧が他方に比べて大きいとする）、配線抵抗Rsに流れる電流Ｉｏ（cross_short）は以下の式（１）のように表わされる。

例えば、第１の比較器Ｃ１はこのクロス誤接続状態を検知するものであるため、第１の比較器Ｃ１に入力される電流をIin(COＭP)、入力抵抗をZ１、基準電圧をVref（COＭP）とすると、クロス誤接続状態の判定式は以下の式（２）で表わされる。この式が成立する場合には、第１の比較器Ｃ１はクロス誤接続状態と判定する。（但し、Iin(COＭP)=第１の検出電流I(Ｄ１)−第４の検出電流I(Ｄ４)）

更に、クロス誤接続状態では、I(Ｄ１)>>I(Ｄ４)の関係から以下の式（３）のように書き換えることができる。

第１の電流検出回路Ｄ１に流れる電流は、出力トランジスタＭ１に流れる電流をモニタする。そのため、その電流比を１/ｍ倍にすると、最終的な判定式は以下の式（４）で表わされる。

以上のようにクロス誤接続の判定式は出力トランジスタが流す電流のみをモニタする。アイドリングストップで電力増幅装置１００の出力電位が切り替わり瞬時的に電力に不平衡が生じた場合でも電流は平衡しており誤動作することはない。

以上のように、本実施形態に係る電力増幅装置によれば、出力端子の誤接続を検出することができる。

特に、カーオーディオシステムにてクロス誤接続が発生した際、誤接続するワイヤーの配線抵抗と誤接続するチャネル間のオフセット電圧によって流れる短絡電流で破壊しないよう保護し、更に正常動作時における瞬低、電源上昇、過渡動作時においても誤動作しないことを特徴とする。

（変形例）
以下では、既述の第１の実施形態の変形例について説明する。

図１２は、電力増幅装置１００の構成の一部の変形例を示す図である。なお、図１２において図１と同じ符号は、第１の実施形態と同様の構成を示す。また、この図１２に示されない電力増幅装置１００の他の構成は、図１と同様である。

図１２に示すように、電力増幅装置２００は、中点電位制御回路１と、全差動オペアンプ３と、第１の帰還抵抗Ｒ１と、第２の帰還抵抗Ｒ２と、第３の帰還抵抗Ｒ３と、第４の帰還抵抗Ｒ４と、第１の入力抵抗Ｒ１１と、第２の入力抵抗Ｒ１２と、第１のオペアンプＯＰ１と、第２のオペアンプＯＰ２と、スイッチ回路ＳＷと、を備える。

なお、第１の帰還抵抗Ｒ１と、第２の帰還抵抗Ｒ２と、第３の帰還抵抗Ｒ３と、第４の帰還抵抗Ｒ４と、第１の入力抵抗Ｒ１１と、第２の入力抵抗Ｒ１２と、第１のオペアンプＯＰ１と、第２のオペアンプＯＰ２とは、図１のアンプＡに対応する。また、第１、第２の信号入力端子Ｔｉｎ１、Ｔｉｎ２は、図１の入力端子Ｔｉｎに対応する。

図１に示すように、第１のオペアンプＯＰ１は、非反転入力端子が第１の信号入力端子Ｔｉｎ１に接続されている。

第１の帰還抵抗Ｒ１は、第１のオペアンプＯＰ１の出力端子と第１のオペアンプＯＰ１の反転入力端子との間に接続されている。

第２の帰還抵抗Ｒ２は、一端が第１のオペアンプＯＰ１の反転入力端子に接続されている。

第２のオペアンプＯＰ２は、非反転入力端子が第２の信号入力端子Ｔｉｎ２に接続されている。

第３の帰還抵抗Ｒ３は、一端が第２のオペアンプＯＰ２の反転入力端子に接続され、他端が第２の帰還抵抗Ｒ２の他端に接続されている。

第４の帰還抵抗Ｒ４は、第２のオペアンプＯＰ２の出力端子と第２のオペアンプＯＰ２の反転入力端子との間に接続されている。

なお、第１ないし第４の帰還抵抗Ｒ１〜Ｒ４は、例えば、同じ第１の抵抗値Ｒａをそれぞれ有する。

また、全差動オペアンプ３は、非反転入力端子が第１のオペアンプＯＰ１の出力端子に接続され、反転入力端子が第２のオペアンプＯＰ２の出力端子に接続され、非反転出力端子が第１の信号出力端子Ｔｏｕｔ１に接続され、反転出力端子が第２の信号出力端子に接続されている。この全差動オペアンプ３は、差動利得を一定に保つようになっている。

ここで、図１２に示すように、全差動オペアンプ３は、例えば、第５の帰還抵抗Ｒ５と、第６の帰還抵抗Ｒ６と、第７の帰還抵抗Ｒ７と、第８の帰還抵抗Ｒ８と、第９の帰還抵抗Ｒ９と、第１０の帰還抵抗Ｒ１０と、第３のオペアンプX1と、第４のオペアンプＸ２と、を有する。

第５の帰還抵抗Ｒ５は、一端が全差動オペアンプ３の非反転入力端子（第１のオペアンプＯＰ１の出力端子）に接続されている。

第６の帰還抵抗Ｒ６は、一端が全差動オペアンプ３の反転入力端子（第２のオペアンプＯＰ２の出力端子）に接続されている。

第７の帰還抵抗Ｒ７は、一端が第５の帰還抵抗Ｒ５の他端に接続されている。

第８の帰還抵抗Ｒ８は、一端が第６の帰還抵抗Ｒ６の他端に接続されている。

第３のオペアンプX1は、非反転入力端子が第５の帰還抵抗Ｒ５の他端に接続され、反転入力端子が第８の帰還抵抗Ｒ８の他端に接続され、出力端子が全差動オペアンプ３の非反転出力端子（第１の信号出力端子Ｔｏｕｔ１）に接続されている。

第９の帰還抵抗Ｒ９は、第３のオペアンプX1の出力端子と第３のオペアンプX1の反転入力端子との間に接続されている。

第４のオペアンプＸ２は、非反転入力端子が第６の帰還抵抗Ｒ６の他端に接続され、反転入力端子が第７の帰還抵抗Ｒ７の他端に接続され、出力端子が全差動オペアンプ３の反転出力端子（第２の信号出力端子Ｔｏｕｔ２）に接続されている。

第１０の帰還抵抗Ｒ１０は、第４のオペアンプＸ２の出力端子と第４のオペアンプＸ２の反転入力端子との間に接続されている。

なお、第５および第６の帰還抵抗Ｒ５、Ｒ６は、本実施例では、例えば、同じ第２の抵抗値Ｒｂをそれぞれ有する。

また、第９および第１０の帰還抵抗Ｒ９、Ｒ１０は、本実施例では、例えば、同じ第３の抵抗値Ｒｃをそれぞれ有する。

また、第７および第８の帰還抵抗Ｒ７、Ｒ８の抵抗値は、本実施例では、例えば、第３の抵抗値Ｒｃよりも無視できるほど小さいものとする。

スイッチ回路ＳＷは、第２の帰還抵抗Ｒ２の他端と接地との間に接続されている。

第１の入力抵抗Ｒ１１は、第１の信号入力端子Ｔｉｎ１と基準電圧Ｖｒｅｆが印加される基準端子（ＳＶＲ端子）Ｔｒｅｆとの間に接続されている。

第２の入力抵抗Ｒ１２は、第２の信号入力端子Ｔｉｎ２と基準端子Ｔｒｅｆとの間に接続されている。

なお、基準電圧Ｖｒｅｆは、ＳＶＲフィルタ２により、基準端子Ｔｒｅｆに供給されるようになっている。このＳＶＲフィルタ２は、電源電位Ｖｂａｔ（Ｖｃｃ）を電源電位Ｖｂａｔの中間電圧よりも低い値に分圧して基準電圧Ｖｒｅｆを生成し、且つ、生成した基準電圧Ｖｒｅｆに対する電源電位変動除去比を、基準端子Ｔｒｅｆと接地との間に接続されたキャパシタ（図示せず）により、高めている。

すなわち、基準電圧Ｖｒｅｆは、電源電位Ｖｂａｔがアイドリングストップ等により変動しても、安定しているものである。基準電圧Ｖｒｅｆは、例えば、電源電位Ｖｂａｔの４分の１に設定される。

中点電位制御回路１は、基準電圧Ｖｒｅｆと電源電位（バッテリ電圧）Ｖｂａｔを監視し、この電源電位Ｖｂａｔの値に応じて、スイッチ回路ＳＷを制御するようになっている。

例えば、中点電位制御回路１は、電源電位Ｖｂａｔが予め設定された切替閾値Ｖｔｈ以上である場合（電源電位Ｖｂａｔが安定状態である場合）には、スイッチ回路ＳＷをオンする。一方、中点電位制御回路１は、電源電位Ｖｂａｔが切替閾値Ｖｔｈ未満である場合（電源電位Ｖｂａｔが瞬時に低下した場合）には、スイッチ回路ＳＷをオフする。

なお、切替閾値Ｖｔｈは、第１および第２のオペアンプＯＰ１、ＯＰ２が動作して所定の信号を出力することができる電源電位Ｖｂａｔの値に設定される。この切替閾値Ｖｔｈは、基準電圧Ｖｒｅｆに基づいて設定される。例えば、切替閾値Ｖｔｈは、安定時の電源電位Ｖｂａｔの２分の１よりも高く設定される。この場合、中点電位制御回路１は、電源電位Ｖｂａｔと基準電圧Ｖｒｅｆとを比較した結果に基づいて、スイッチ回路ＳＷを制御することになる。

次に、以上のような構成を有する電力増幅回路の動作、利得及びＤC動作点について説明する。

既述のように、電源電位Ｖｂａｔは、バッテリ電圧である。また、基準端子Ｔｒｅｆは、電源電位Ｖｂａｔの中間電圧よりも低い、例えば電源電位Ｖｂａｔの１／４の電圧を生成し、また外付けコンデンサで電源電位除去比を高めた端子であるとする。また、第１の信号入力端子Ｔｉｎ１には、入力信号が印加され、第２の信号入力端子Ｔｉｎ２は仮想接地点とする。

まず、スイッチ回路ＳＷがオン状態の時、第１のオペアンプＯＰ１の利得Ｋ１は、以下の式（５）に示すように、２倍となる。
Ｋ１＝１＋Ｒ１／Ｒ２＝１+Ｒａ／Ｒａ＝２（５）

第２のオペアンプＯＰ２の利得Ｋ２も同様にして求められる。そして、第２の信号入力端子Ｔｉｎ２は仮想接地点なので、結局、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の差動出力の差動利得ＫＡは、第２のオペアンプＯＰ２の出力が交流接地点となるため、以下の式（６）に示すように、２倍となる。
ＫＡ＝Ｋ１−Ｋ２＝２−０＝２（６）

第１のオペアンプＯＰ１及び第２のオペアンプＯＰ２は、２倍のＤＣアンプでもあり、基準端子Ｔｒｅｆの基準電圧Ｖｒｅｆが安定時の電源電位Ｖｂａｔの１／４の設定である。したがって、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力電位は、電源電位Ｖｂａｔの１／２、つまり、電源電位Ｖｂａｔの中間電位となる。

次に、全差動オペアンプ３の差動利得、すなわち第１のオペアンプＯＰ１および第２のオペアンプＯＰ２の出力から、第１の信号出力端子Ｔｏｕｔ１及び第２の信号出力端子Ｔｏｕｔ２までの差動利得をＫＢとする。この差動利得ＫＢは、既述のように、第７、第８の帰還抵抗の抵抗値が第９、第１０の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Ｒｃ／Ｒｂとなる。

よって、第１の信号入力端子Ｔｉｎ１に入力信号が入力された場合の、電力増幅装置２００の差動利得（第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力利得）Ｋは、Ｋ＝ＫＡ×ＫＢ＝２Ｒｃ／Ｒｂと計算される。

第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、第７、第８の帰還抵抗Ｒ７、Ｒ８の作用により、ほぼ第１のオペアンプＯＰ１の出力電位と第２のオペアンプＯＰ２の出力電位に近い値を示すことになる。もし、Ｒ７、Ｒ８が無ければ、第１のオペアンプＯＰ１および第２のオペアンプＯＰ２のＤＣ利得はほぼ無限大となり、出力電位Ｔｏｕｔ１、Ｔｏｕｔ２が所望の電圧に定まらなくなってしまう。したがって、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、ほぼ電源電位Ｖｂａｔの中間電位を示す。

一方で、スイッチ回路ＳＷがオフ状態の時、第１のオペアンプＯＰ１の利得Ｋ１は、以下の式（７）に示すように、１．５倍となる。
Ｋ１＝１＋Ｒ１／（Ｒ２＋Ｒ３）＝１＋Ｒａ／(２Ｒａ)＝１.５（７）

同様に、スイッチ回路ＳＷがオフ状態の時、第２のオペアンプＯＰ２の利得Ｋ２は、以下の式（８）に示すように、−０.５倍となる。
Ｋ２＝−Ｒ４／（Ｒ２＋Ｒ３）＝−Ｒａ／２Ｒａ＝−０.５（８）

結局、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力の差動利得ＫＡは、以下の式（９）に示すように、２倍となる。
ＫＡ＝Ｋ１−Ｋ２＝１.５-(-０.５)＝２（９）

スイッチ回路ＳＷがオフ状態であるので、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力電位は、ほぼ基準端子Ｔｒｅｆと同電位となり、電源電位Ｖｂａｔの１／４となる。

第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、第７、第８の帰還抵抗Ｒ７、Ｒ８の作用により、ほぼ第１のオペアンプＯＰ１の出力電位と第２のオペアンプＯＰ２の出力電位に近い値を示すことになる。したがって、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、ほぼ電源電位Ｖｂａｔの１／４の電位を示す。

また、既述のように、全差動オペアンプ３の差動利得ＫＢは、第７、第８の帰還抵抗の抵抗値が第９、第１０の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Ｒｃ／Ｒｂとなる。

このように、電力増幅装置２００の差動利得Ｋは、スイッチ回路ＳＷのオン／オフ状態に拘わらず、常に２Ｒｃ／Ｒｂと一定となる。そして、スイッチ回路ＳＷのオン／オフ状態により、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の直流出力電位のみが、電源電位Ｖｂａｔの中間電圧、または電源電位Ｖｂａｔの１／４の電位に変化する。

ここで、電力増幅装置２００の具体的な動作波形の一例について説明する。

図１３は、図１２に示す実施例１に係る電力増幅装置２００の具体的な動作波形の一例を示す図である。

ここでは、切替閾値Ｖｔｈを式（１０）のように設定する。なお、式（１０）において、Ｖｒｅｆは、基準電圧であり、Ｖｈｒは、固定の電圧である。
Ｖｔｈ＝２Ｖｒｅｆ＋Ｖｈｒ（１０）

図１３において、電源電位Ｖｂａｔの波形は、典型的なアイドリングストップ後のエンジン再始動時に発生する、バッテリ電圧の瞬時低下（時間ｔ１〜ｔ４）を示している。なお、時間ｔ１以前、時間ｔ４以降は、電源電位（バッテリ電圧）Ｖｂａｔが安定状態である。

出力直流電圧ＶｏｕｔＤＣは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の電位を示している。

例えば、電源電位Ｖｂａｔが切替閾値Ｖｔｈよりも高い場合（時間ｔ２以前、時間ｔ３以降）、中点電位制御回路１がスイッチ回路ＳＷをオンすることにより、出力直流電圧ＶｏｕｔＤＣは、電源電位Ｖｂａｔの１／２に変化する。

一方、電源電位Ｖｂａｔが切替閾値Ｖｔｈよりも低い場合（時間ｔ２〜ｔ３）、中点電位制御回路１がスイッチ回路ＳＷをオフすることにより、出力直流電圧ＶｏｕｔＤＣは、電源電位Ｖｂａｔの１／４に変化する。

そして、第１の信号出力端子Ｔｏｕｔ１及び第２の信号出力端子Ｔｏｕｔ２には、正相の出力信号と逆相の出力信号が出力される。電源電位Ｖｂａｔの波形の瞬時低下あるいは上昇時に、一方の出力端子がクリップする場合がある（図１３の矢印Ａ）。

しかしながら、本実施例１に係る電力増幅装置２００は、差動利得を一定に保つので、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力は、バッテリ電圧の瞬時低下の前後においても常に所望の出力波形を得られることになる（図１３の矢印Ｂ）。

以上のように、本実施例１に係る電力増幅回路によれば、電源電位が瞬時低下しても所望の出力波形を出力し続けることができる。

そして、本実施例１に係る電力増幅回路を適用したカーオーディオは、アイドリングストップによるエンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、音声出力を途切れさせないようにすることができる。すなわち、ユーザは、エンジン停止から始動時に、このカーオーディオの音声出力を違和感なく聞くことができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００電力増幅装置
１０１スピーカ
１０００オーディオシステム

Claims

入力端子に入力された入力信号を増幅した第１の増幅信号を正相出力端子から出力するとともに第２の増幅信号を逆相出力端子から出力するアンプと、
電源電位が印加される電源線に一端が接続され、第１の出力信号を出力する第１の出力端子に他端が接続された第１の出力トランジスタと、前記第１の出力トランジスタに流れる第１の電流を検出しこの検出結果に基づいた第１の検出信号を第１の検出端子に出力する第１の電流検出回路と、前記第１の出力端子に一端が接続され、接地電位が印加される接地線に他端が接続された第２の出力トランジスタと、前記第２の出力トランジスタに流れる第２の電流を検出しこの検出結果に基づいた第２の検出信号を第２の検出端子に出力する第２の電流検出回路と、前記第１の増幅信号に応じて、前記第１の出力トランジスタと前記第２の出力トランジスタとを相補的にオン／オフするように制御する第１の駆動回路と、を有する第１の増幅回路と、
前記電源線に一端が接続され、第２の出力信号を出力する第２の出力端子に他端が接続された第３の出力トランジスタと、前記第３の出力トランジスタに流れる第３の電流を検出しこの検出結果に基づいた第３の検出信号を第３の検出端子に出力する第３の電流検出回路と、前記第２の出力端子に一端が接続され、前記接地線に他端が接続された第４の出力トランジスタと、前記第４の出力トランジスタに流れる第４の電流を検出しこの検出結果に基づいた第４の検出信号を第４の検出端子に出力する第４の電流検出回路と、前記第２の増幅信号に応じて、前記第３の出力トランジスタが前記第１の出力トランジスタに対して相補的にオン／オフし且つ前記第３の出力トランジスタと前記第４の出力トランジスタとを相補的にオン／オフするように制御する第２の駆動回路と、を有する第２の増幅回路と、
前記第１の検出信号と前記第４の検出信号とを比較し、前記第１の電流と前記第４の電流とが第１の所定値以上異なるか否かに応じた第１の比較信号を出力する第１の比較器と、
前記第２の検出信号と前記第３の検出信号とを比較し、前記第２の電流と前記第３の電流とが第２の所定値以上異なるか否かに応じた第２の比較信号を出力する第２の比較器と、
前記第１の出力信号および前記第２の出力信号を検出し、この検出結果に応じたクリップ検出信号を出力して、第１の比較器および前記第２の比較器を制御する出力クリップ検出回路と、を備え、
前記出力クリップ検出回路は、
前記第１の出力信号が、前記電源電位から前記電源電位よりも低い第１の電源側基準電圧の範囲にある場合、または、前記第２の出力信号が、前記電源電位から前記電源電位よりも低い第２の電源側基準電圧の範囲にある場合には、前記第１の比較器から前記第１の比較信号を出力させないように制御し且つ前記第２の比較器から前記第２の比較信号を出力させないように制御する
ことを特徴とする電力増幅装置。
前記第１の出力信号および前記第２の出力信号を検出し、この検出結果に応じたクリップ検出信号を出力して、第１の比較器および前記第２の比較器を制御する出力クリップ検出回路をさらに備え、
前記出力クリップ検出回路は、
前記第１の出力信号が、前記接地電位から前記接地電位よりも高い第１の接地側基準電圧の範囲にある場合、または、前記第２の出力信号が、前記接地電位から前記接地電位よりも高い第２の接地側基準電圧の範囲にある場合には、前記第１の比較器から前記第１の比較信号を出力させないように制御し且つ前記第２の比較器から前記第２の比較信号を出力させないように制御する
ことを特徴とする請求項１に記載の電力増幅装置。
前記第１の出力信号および前記第２の出力信号を検出し、この検出結果に応じたクリップ検出信号を出力して、第１の比較器および前記第２の比較器を制御する出力クリップ検出回路をさらに備え、
前記出力クリップ検出回路は、
前記第１の出力信号が、前記電源電位から前記電源電位よりも低い第１の電源側基準電圧の範囲にある場合、前記第２の出力信号が、前記電源電位から前記電源電位よりも低い第２の電源側基準電圧の範囲にある場合、前記第１の出力信号が、前記接地電位から前記接地電位よりも高い第１の接地側基準電圧の範囲にある場合、または、前記第２の出力信号が、前記接地電位から前記接地電位よりも高い第２の接地側基準電圧の範囲にある場合には、前記第１の比較器から前記第１の比較信号を出力させないように制御し且つ前記第２の比較器から前記第２の比較信号を出力させないように制御する
ことを特徴とする請求項１に記載の電力増幅装置。
前記出力クリップ検出回路は、
前記電源線に正極が接続され、前記第１の電源側基準電圧を出力する第１の電源側直流電源と、
前記電源線に正極が接続され、前記第２の電源側基準電圧を出力する第２の電源側直流電源と、
前記第１の電源側直流電源の負極に反転入力端子が接続され、前記第１の出力端子に非反転出力端子が接続された第１の電源側コンパレータと、
前記第２の電源側直流電源の負極に反転入力端子が接続され、前記第２の出力端子に非反転出力端子が接続された第２の電源側コンパレータと、
前記第１および第２の電源側コンパレータの出力をＮＯＲ演算した結果を、前記クリップ検出信号として出力するＮＯＲ回路と、を含む
ことを特徴とする請求項１に記載の電力増幅装置。
前記出力クリップ検出回路は、
前記接地線に負極が接続され、前記第１の接地側基準電圧を出力する第１の接地側直流電源と、
前記接地線に負極が接続され、前記第２の接地側基準電圧を出力する第２の接地側直流電源と、
前記第１の接地側直流電源の正極に非反転入力端子が接続され、前記第１の出力端子に反転入力端子が接続された第１の接地側コンパレータと、
前記第２の接地側直流電源の正極に非反転入力端子が接続され、前記第２の出力端子に反転出力端子が接続された第２の接地側コンパレータと、
前記第１および第２の接地側コンパレータの出力をＮＯＲ演算した結果を、前記クリップ検出信号として出力するＮＯＲ回路と、を含むことを特徴とする請求項２に記載の電力増幅装置。
前記出力クリップ検出回路は、
前記電源線に正極が接続され、前記第１の電源側基準電圧を出力する第１の電源側直流電源と、
前記電源線に正極が接続され、前記第２の電源側基準電圧を出力する第２の電源側直流電源と、
前記第１の電源側直流電源の負極に反転入力端子が接続され、前記第１の出力端子に非反転出力端子が接続された第１の電源側コンパレータと、
前記第２の電源側直流電源の負極に反転入力端子が接続され、前記第２の出力端子に非反転出力端子が接続された第２の電源側コンパレータと、
前記接地線に負極が接続され、前記第１の接地側基準電圧を出力する第１の接地側直流電源と、
前記接地線に負極が接続され、前記第２の接地側基準電圧を出力する第２の接地側直流電源と、
前記第１の接地側直流電源の正極に非反転入力端子が接続され、前記第１の出力端子に反転出力端子が接続された第１の接地側コンパレータと、
前記第２の接地側直流電源の正極に非反転入力端子が接続され、前記第２の出力端子に反転出力端子が接続された第２の接地側コンパレータと、
前記第１および第２の電源側コンパレータの出力および前記第１および第２の接地側コンパレータの出力をＮＯＲ演算した結果を、前記クリップ検出信号として出力するＮＯＲ回路と、を含む
ことを特徴とする請求項３に記載の電力増幅装置。
前記第１の電流検出回路は、前記電源線に一端が接続され、前記第１の出力端子に他端が接続され、前記第１の出力トランジスタに流れる前記第１の電流をカレントミラーした第１の検出電流が流れる第１の検出トランジスタを含み、前記第１の検出電流を前記第１の検出信号として前記第１の検出端子から出力し、
前記第２の電流検出回路は、前記接地線に一端が接続され、前記第１の出力端子に他端が接続され、前記第２の出力トランジスタに流れる前記第２の電流をカレントミラーした第２の検出電流が流れる第２の検出トランジスタを含み、前記第２の検出電流を前記第２の検出信号として前記第２の検出端子から出力し、
前記第３の電流検出回路は、前記電源線に一端が接続され、前記第２の出力端子に他端が接続され、前記第３の出力トランジスタに流れる前記第３の電流をカレントミラーした第３の検出電流が流れる第３の検出トランジスタを含み、前記第３の検出電流を前記第３の検出信号として前記第３の検出端子から出力し、
前記第４の電流検出回路は、前記接地線に一端が接続され、前記第２の出力端子に他端が接続され、前記第４の出力トランジスタに流れる前記第４の電流をカレントミラーした第４の検出電流が流れる第４の検出トランジスタを含み、前記第４の検出電流を前記第４の検出信号として前記第４の検出端子から出力する
ことを特徴とする請求項１ないし６のいずれか一項に記載の電力増幅装置。
前記第１の比較器は、
前記第１の検出端子および前記第４の検出端子に一端が接続され、固定電位に他端が接続された入力抵抗と、
前記固定電位に一端が接続された直流電源と、
前記入力抵抗の一端が第１の入力に接続され、前記直流電源の他端が第２の入力に接続されたコンパレータと、を有し、
前記コンパレータが出力する信号に応じて、前記第１の比較信号を出力する
ことを特徴とする請求項１に記載の電力増幅装置。
前記第１の比較器は、前記入力抵抗の一端に一端が接続され、前記コンパレータの前記第１の入力および前記第４の検出端子に他端が接続された感度鈍化抵抗をさらに備える
ことを特徴とする請求項８に記載の電力増幅装置。
前記入力抵抗の他端および前記直流電源の他端は、前記電源線または前記接地線の何れか一方のみに接続されていることを特徴とする請求項８または９に記載の電力増幅装置。
前記コンパレータが出力する信号と前記出力クリップ検出回路が出力するクリップ検出信号とを演算した信号を前記第１の比較信号として出力する演算回路をさらに備える
ことを特徴とする請求項８ないし１０のいずれか一項に記載の電力増幅装置。
前記演算回路は、前記コンパレータが出力する信号と前記第１の比較信号とをＡＮＤ演算し、このＡＮＤ演算結果を前記第１の比較信号として出力するＡＮＤ回路を含む
ことを特徴とする請求項１１に記載の電力増幅装置。
前記第１の比較信号が、前記第１の電流と前記第４の電流とが前記第１の所定値以上異なることを示す場合、または、前記第２の比較信号が、前記第２の電流と前記第３の電流とが前記第２の所定値以上異なることを示す場合には、前記第１の出力端子と前記第２の出力端子との間に、スピーカが正常に接続されていない状態である
ことを特徴とする請求項１ないし１２のいずれか一項に記載の電力増幅装置。
前記第１の出力トランジスタのサイズは、前記第３の出力トランジスタのサイズと等しく、
前記第２の出力トランジスタのサイズは、前記第４の出力トランジスタのサイズと等しい
ことを特徴とする請求項１ないし１３のいずれか一項に記載の電力増幅装置。
前記第１の電流に対する前記第１の検出電流の第１のミラー比は、前記第３の電流に対する前記第３の検出電流の第３のミラー比と等しく、
前記第２の電流に対する前記第２の検出電流の第２のミラー比は、前記第４の電流に対する前記第４の検出電流の第４のミラー比と等しい
ことを特徴とする請求項７に記載の電力増幅装置。
前記第２の増幅信号は、前記第１の増幅信号に対して位相が反転していることを特徴とする請求項１ないし１５のいずれか一項に記載の電力増幅装置。
前記第１および第３の出力トランジスタは、ｐＭＯＳトランジスタであり、
前記第２および第４の出力トランジスタは、ｎＭＯＳトランジスタである
ことを特徴とする請求項１ないし１６のいずれか一項に記載の電力増幅装置。
電力増幅装置と、
スピーカと、を備え、
前記電力増幅装置は、
入力端子に入力された入力信号を増幅した第１の増幅信号を正相出力端子から出力するとともに第２の増幅信号を逆相出力端子から出力するアンプと、
電源電位が印加される電源線に一端が接続され、第１の出力信号を出力する第１の出力端子に他端が接続された第１の出力トランジスタと、前記第１の出力トランジスタに流れる第１の電流を検出しこの検出結果に基づいた第１の検出信号を第１の検出端子に出力する第１の電流検出回路と、前記第１の出力端子に一端が接続され、接地電位が印加される接地線に他端が接続された第２の出力トランジスタと、前記第２の出力トランジスタに流れる第２の電流を検出しこの検出結果に基づいた第２の検出信号を第２の検出端子に出力する第２の電流検出回路と、前記第１の増幅信号に応じて、前記第１の出力トランジスタと前記第２の出力トランジスタとを相補的にオン／オフするように制御する第１の駆動回路と、を有する第１の増幅回路と、
前記電源線に一端が接続され、第２の出力信号を出力する第２の出力端子に他端が接続された第３の出力トランジスタと、前記第３の出力トランジスタに流れる第３の電流を検出しこの検出結果に基づいた第３の検出信号を第３の検出端子に出力する第３の電流検出回路と、前記第２の出力端子に一端が接続され、前記接地線に他端が接続された第４の出力トランジスタと、前記第４の出力トランジスタに流れる第４の電流を検出しこの検出結果に基づいた第４の検出信号を第４の検出端子に出力する第４の電流検出回路と、前記第２の増幅信号に応じて、前記第３の出力トランジスタが前記第１の出力トランジスタに対して相補的にオン／オフし且つ前記第３の出力トランジスタと前記第４の出力トランジスタとを相補的にオン／オフするように制御する第２の駆動回路と、を有する第２の増幅回路と、
前記第１の検出信号と前記第４の検出信号とを比較し、前記第１の電流と前記第４の電流とが第１の所定値以上異なるか否かに応じた第１の比較信号を出力する第１の比較器と、
前記第２の検出信号と前記第３の検出信号とを比較し、前記第２の電流と前記第３の電流とが第２の所定値以上異なるか否かに応じた第２の比較信号を出力する第２の比較器と、
前記第１の出力信号および前記第２の出力信号を検出し、この検出結果に応じたクリップ検出信号を出力して、第１の比較器および前記第２の比較器を制御する出力クリップ検出回路と、を備え、
前記出力クリップ検出回路は、
前記第１の出力信号が、前記電源電位から前記電源電位よりも低い第１の電源側基準電圧の範囲にある場合、または、前記第２の出力信号が、前記電源電位から前記電源電位よりも低い第２の電源側基準電圧の範囲にある場合には、前記第１の比較器から前記第１の比較信号を出力させないように制御し且つ前記第２の比較器から前記第２の比較信号を出力させないように制御する
ことを特徴とするオーディオシステム。