JPH0224277Y2 - - Google Patents
Info
- Publication number
- JPH0224277Y2 JPH0224277Y2 JP1982082567U JP8256782U JPH0224277Y2 JP H0224277 Y2 JPH0224277 Y2 JP H0224277Y2 JP 1982082567 U JP1982082567 U JP 1982082567U JP 8256782 U JP8256782 U JP 8256782U JP H0224277 Y2 JPH0224277 Y2 JP H0224277Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- control
- voltage comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001052 transient effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は、負荷への電源を接断するトランジス
タ・スイツチング回路に係り、特に車用のモータ
又はランプ等の電源をオンオフするスイツチング
トランジスタの破壊を防止した同回路に関する。
タ・スイツチング回路に係り、特に車用のモータ
又はランプ等の電源をオンオフするスイツチング
トランジスタの破壊を防止した同回路に関する。
従来、車用の種々のモータ又はランプ等の電源
をオンオフする際、スイツチング・トランジスタ
を用いた電子回路では、車のバツテリーをはずし
た際や発電機およびイグナイターより直流電圧源
に発生する過渡電圧により、スイツチング・トラ
ンジスタの確実な保護を行なうことが出来なかつ
たため、一般にはリレーが用いられている。
をオンオフする際、スイツチング・トランジスタ
を用いた電子回路では、車のバツテリーをはずし
た際や発電機およびイグナイターより直流電圧源
に発生する過渡電圧により、スイツチング・トラ
ンジスタの確実な保護を行なうことが出来なかつ
たため、一般にはリレーが用いられている。
しかし、従来用いられていたリレーでは、細か
い制御入力信号に対して、細かい制御を行なうこ
とが出来なかつた。
い制御入力信号に対して、細かい制御を行なうこ
とが出来なかつた。
本考案は、従来の回路に保護用電圧比較器を加
えることによつて、スイツチングトランジスタを
保護することを目的とするものであり、以下図面
と共に詳細に説明する。
えることによつて、スイツチングトランジスタを
保護することを目的とするものであり、以下図面
と共に詳細に説明する。
第１図は、本考案の一実施例を示す。第１図に
おいて、１は制御入力信号端子、２は制御用電圧
比較器、３は駆動トランジスタ、４は出力トラン
ジスタでいずれもスイツチングトランジスタとし
て動作し、５は保護用電圧比較器、６は基準電圧
ダイオード、７はツエナーダイオード、８はモー
タ等の負荷、９はダイオード、１０は入力抵抗、
１１，１２は分圧抵抗、１３，１５，１６は電流
制限用抵抗、１４は制御用電圧比較器２の負荷抵
抗、１７は直流電圧源端子である。
おいて、１は制御入力信号端子、２は制御用電圧
比較器、３は駆動トランジスタ、４は出力トラン
ジスタでいずれもスイツチングトランジスタとし
て動作し、５は保護用電圧比較器、６は基準電圧
ダイオード、７はツエナーダイオード、８はモー
タ等の負荷、９はダイオード、１０は入力抵抗、
１１，１２は分圧抵抗、１３，１５，１６は電流
制限用抵抗、１４は制御用電圧比較器２の負荷抵
抗、１７は直流電圧源端子である。
いま、直流電圧源端子１７に電源電圧が定格値
の時（第１図の一実施例として13.2ボルト）制御
入力信号端子１に第２図に示した制御入力信号
V1（一実施例として波高値が５ボルト）が加わる
と、ハイレベルの期間Ｔに保護用電圧比較器５の
出力がハイレベルとなり、制御用電圧比較器２の
出力がハイレベルとなり、駆動トランジスタ３が
オンとなり、出力トランジスタ４がオンとなつ
て、モータ等の負荷８を駆動する。
の時（第１図の一実施例として13.2ボルト）制御
入力信号端子１に第２図に示した制御入力信号
V1（一実施例として波高値が５ボルト）が加わる
と、ハイレベルの期間Ｔに保護用電圧比較器５の
出力がハイレベルとなり、制御用電圧比較器２の
出力がハイレベルとなり、駆動トランジスタ３が
オンとなり、出力トランジスタ４がオンとなつ
て、モータ等の負荷８を駆動する。
ここで、直流電圧源端子１７に、第３図に示す
ような過渡電圧Vpが現われると、電源電圧が分
圧抵抗１１及び１２により分圧されるので、分圧
点の電圧が、基準電圧ダイオード６により決定さ
れた基準電圧（第１図では2.1ボルト）より大き
くなり、保護用電圧比較器５の出力をローレベル
とし、制御用電圧比較器２の入力端子をローレベ
ルとする。このため、制御用電圧比較器２の出力
をローレベルにし、駆動トランジスタ３がオフと
なり、出力トランジスタ４がオフとなり、負荷の
駆動を停止させ、駆動トランジスタ３、出力トラ
ンジスタ４及び制御用電圧比較器２を保護する。
ような過渡電圧Vpが現われると、電源電圧が分
圧抵抗１１及び１２により分圧されるので、分圧
点の電圧が、基準電圧ダイオード６により決定さ
れた基準電圧（第１図では2.1ボルト）より大き
くなり、保護用電圧比較器５の出力をローレベル
とし、制御用電圧比較器２の入力端子をローレベ
ルとする。このため、制御用電圧比較器２の出力
をローレベルにし、駆動トランジスタ３がオフと
なり、出力トランジスタ４がオフとなり、負荷の
駆動を停止させ、駆動トランジスタ３、出力トラ
ンジスタ４及び制御用電圧比較器２を保護する。
さらにこのとき駆動トランジスタ３のコレク
タ・ベース間最大電圧VCBOによつて、制御用電圧
比較器２の出力を保護する。
タ・ベース間最大電圧VCBOによつて、制御用電圧
比較器２の出力を保護する。
又、このとき直流電圧源に接続したツエナーダ
イオード７により、電源電圧が規定のツエナー電
圧に抑えられ、制御用電圧比較器２、保護用電圧
比較器５の各々電源ライン１８，１９を保護す
る。
イオード７により、電源電圧が規定のツエナー電
圧に抑えられ、制御用電圧比較器２、保護用電圧
比較器５の各々電源ライン１８，１９を保護す
る。
尚、直流電圧源に負の過渡電圧が発生した場合
には、ダイオード９のオンにより、前記過渡電圧
はアースされ、回路全体は保護される。
には、ダイオード９のオンにより、前記過渡電圧
はアースされ、回路全体は保護される。
以上の様に、本考案においては、保護用電圧比
較器を設けることにより、制御用電圧比較器及び
駆動トランジスタと出力トランジスタより成るス
イツチングトランジスタを確実に保護できるとい
う利点をもつ。
較器を設けることにより、制御用電圧比較器及び
駆動トランジスタと出力トランジスタより成るス
イツチングトランジスタを確実に保護できるとい
う利点をもつ。
更に、前述の実施例によれば、電源電圧上昇時
にはツエナーダイオードにより、また電源電圧下
降時にはダイオードによつて各々により一層確実
な保護が可能となる。
にはツエナーダイオードにより、また電源電圧下
降時にはダイオードによつて各々により一層確実
な保護が可能となる。
また、従来用いられていたリレーに代わつて、
トランジスタを用いた回路で、リレーと同じ機能
を果たすことが可能であり、特に時定数回路を必
要とせず、コンデンサを用いないので、IC化を
行なう事も可能となる。
トランジスタを用いた回路で、リレーと同じ機能
を果たすことが可能であり、特に時定数回路を必
要とせず、コンデンサを用いないので、IC化を
行なう事も可能となる。
第１図において、本考案の一実施例を示し、第
２図は、第１図の制御入力信号端子に現われる制
御入力信号波形図、第３図は直流電圧源端子に現
われる過渡電圧波形の一例を示す。 主な図番の説明、１……制御入力信号端子、２
……制御用電圧比較器、３……駆動トランジス
タ、４……出力トランジスタ、５……保護用電圧
比較器、６……基準電圧ダイオード、７……ツエ
ナーダイオード、８……負荷、９……ダイオー
ド、１７……直流電圧源端子。
２図は、第１図の制御入力信号端子に現われる制
御入力信号波形図、第３図は直流電圧源端子に現
われる過渡電圧波形の一例を示す。 主な図番の説明、１……制御入力信号端子、２
……制御用電圧比較器、３……駆動トランジス
タ、４……出力トランジスタ、５……保護用電圧
比較器、６……基準電圧ダイオード、７……ツエ
ナーダイオード、８……負荷、９……ダイオー
ド、１７……直流電圧源端子。
Claims (1)
- 負荷を駆動するための制御入力信号が入力され
る制御入力信号端子と、直流電圧源によつて基準
電圧を発生する基準電圧回路と、一方の入力が前
記制御入力信号端子と接続され、且つ、他方の入
力が前記基準電圧回路の出力と接続された制御用
電圧比較器と、前記制御用電圧比較器の出力に基
づいて駆動される駆動トランジスタと、前記駆動
トランジスタの出力に基づいて駆動され、前記負
荷を駆動又は非駆動状態とする出力トランジスタ
と、前記直流電圧源を分圧する分圧回路と、一方
の入力が前記分圧回路の出力と接続され、且つ、
他方の入力が前記基準電圧回路の出力と接続さ
れ、且つ、出力が前記制御用電圧比較器の一方の
入力と接続された保護用電圧比較器と、を備え、
前記直流電圧源の変動時、前記保護用電圧比較器
の出力に基づく前記制御用電圧比較器の出力によ
つて、前記駆動トランジスタ及び前記出力トラン
ジスタをオフすることを特徴としたトランジス
タ・スイツチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8256782U JPS58184930U (ja) | 1982-06-02 | 1982-06-02 | トランジスタ・スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8256782U JPS58184930U (ja) | 1982-06-02 | 1982-06-02 | トランジスタ・スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58184930U JPS58184930U (ja) | 1983-12-08 |
| JPH0224277Y2 true JPH0224277Y2 (ja) | 1990-07-03 |
Family
ID=30091628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8256782U Granted JPS58184930U (ja) | 1982-06-02 | 1982-06-02 | トランジスタ・スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58184930U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135612A (ja) * | 1984-07-27 | 1986-02-20 | Omron Tateisi Electronics Co | 出力開閉素子の短絡保護回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282179A (en) * | 1975-12-29 | 1977-07-09 | Fujitsu Ltd | Transistor protection circuit |
| JPS573298A (en) * | 1980-06-06 | 1982-01-08 | Nec Corp | Memory integrated circuit |
-
1982
- 1982-06-02 JP JP8256782U patent/JPS58184930U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282179A (en) * | 1975-12-29 | 1977-07-09 | Fujitsu Ltd | Transistor protection circuit |
| JPS573298A (en) * | 1980-06-06 | 1982-01-08 | Nec Corp | Memory integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58184930U (ja) | 1983-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142433A (en) | Motor drive circuit | |
| JPS58500835A (ja) | 半導体電流調整器およびスイツチ | |
| EP0349837A2 (en) | An electronic circuit with a protection device against fluctuations in the supply battery voltage | |
| JP3276996B2 (ja) | 保護回路 | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| US4220987A (en) | Converter drive circuit | |
| JPH0224277Y2 (ja) | ||
| US4336562A (en) | H-Switch having short to plus protection | |
| US5047662A (en) | Inductive load driving circuit with inductively induced voltage compensating means | |
| US5103148A (en) | Low voltage circuit to control high voltage transistor | |
| JP2730729B2 (ja) | スイッチング素子駆動装置 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| JP2606604Y2 (ja) | 電子機器の保護回路 | |
| US4400756A (en) | Inductive load driver protection circuits having minimal power dissipation | |
| KR100329386B1 (ko) | 아이지비티 소자의 게이트 드라이브 회로 | |
| EP0408124B1 (en) | Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit | |
| JP3467851B2 (ja) | 短絡回路 | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| JP3559051B2 (ja) | リレーの駆動回路 | |
| JPS593738U (ja) | ブレ−クダウン保護回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| KR930001681Y1 (ko) | 정전압용 트랜지스터 보호회로 | |
| JP2004148869A (ja) | 車両用電力制御装置 | |
| SU1015362A1 (ru) | Устройство защиты от перегрузок и коротких замыканий источника питани посто нного тока | |
| JPH019239Y2 (ja) |